CN101930921A - 提高栅极尺寸均匀性的方法 - Google Patents
提高栅极尺寸均匀性的方法 Download PDFInfo
- Publication number
- CN101930921A CN101930921A CN2009100538136A CN200910053813A CN101930921A CN 101930921 A CN101930921 A CN 101930921A CN 2009100538136 A CN2009100538136 A CN 2009100538136A CN 200910053813 A CN200910053813 A CN 200910053813A CN 101930921 A CN101930921 A CN 101930921A
- Authority
- CN
- China
- Prior art keywords
- etching
- grid
- barc
- reflection layer
- bottom anti
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种提高栅极尺寸均匀性的方法,所述栅极的形成包括:在半导体衬底上依次形成栅氧化层、多晶硅层、底部抗反射层(BARC)及光阻胶;对所述光阻胶进行修剪(trim),用于定义栅极的位置;对所述底部抗反射层进行主刻蚀;对所述底部抗反射层进行过刻蚀;刻蚀所述多晶硅层形成栅极,去除光阻胶及底部抗反射层;关键在于,刻蚀反应腔内采用偏置电压,对光阻胶进行修剪。本发明还公开了一种提高栅极尺寸均匀性的方法。采用该方法能够大大提高栅极尺寸的均匀性,不但降低了栅极侧壁的粗糙度,而且能够提高单线和密线处栅极尺寸的均匀性。
Description
技术领域
本发明涉及半导体制造技术领域,特别涉及一种提高栅极尺寸均匀性的方法。
背景技术
目前,伴随着半导体制造技术的飞速发展,半导体器件为了达到更快的运算速度、更大的数据存储量以及更多的功能,晶片朝向更高的元件密度、高集成度方向发展,半导体器件的栅极变得越来越细且长度变得较以往更短。
多晶硅是制造栅极的优选材料,其具有特殊的耐热性以及较高的刻蚀成图精确性。现有技术中刻蚀形成多晶硅栅的方法包括以下步骤:
步骤11、首先需在半导体衬底100上生成栅极氧化层110,然后在栅极氧化层110上沉积多晶硅层120,随后涂布具有流动性的底部抗反射层(BARC)130和光阻胶140。底部抗反射层130作为吸光层,包括深紫外线吸收氧化物(DUO)等。如图1所示。图1为在半导体衬底上依次沉积栅氧化层、多晶硅层、底部抗反射层及光阻胶的结构示意图。
步骤12、光阻修剪工艺(trim)。即定义出栅极的位置,图案化光阻胶140。一般采用氯气(Cl2)和氧气(O2)相结合干法刻蚀光阻胶140。
步骤13、BARC主刻蚀(Main Etch,ME)。以图案化的光阻胶为掩膜,对BARC进行主刻蚀。BARC宽度与图案化的光阻胶底部宽度相同。一般采用氯气和氧气相结合干法刻蚀BARC。
步骤14、BARC过刻蚀(Over Etch,OE)。以确保整个晶片(wafer)各个地方的BARC全部打开。一般采用氯气和氧气相结合干法刻蚀BARC。
步骤15、以刻蚀后的光阻胶140和BARC层130为掩膜刻蚀多晶硅层120,形成栅极,并去除光阻胶和BARC,如图2所示。图2为形成栅极的结构示意图。
由于栅极的宽度决定着源/漏极到栅极的距离,从而影响着器件的性能,所以,如何形成高质量的栅极是半导体制造工艺中必须关注的问题之一。尤其对于小尺寸器件,光刻栅极时对光刻的精度要求较高,工艺难度较大,由于图案化的光阻胶形状不均匀,很容易出现蚀刻的栅极局部宽度过窄,那么该局部源区极和漏极就可能穿通,导致器件失效。器件尺寸越小,相对来说栅极侧壁粗糙度(poly line wall roughness,LWR)越高,有的位置上栅极的宽度很窄,有的位置上栅极很宽。图3A是形成理想栅极的俯视图。如图3A所示,由于栅极302刻蚀形状良好,该源极301和漏极303工作正常。图3B是局部过窄栅极的俯视图。如图3B所示,由于栅极302局部宽度过窄,该局部源极301和漏极303穿通,形成穿通电流,导致器件失效。
另一方面,按照现有技术中的BARC主刻蚀步骤,采用氯气和氧气相结合干法刻蚀BARC,导致在单线(Iso)处的刻蚀速率大于在密线(Dense)处的刻蚀速率。需要说明的是,器件在wafer上形成,所以会在wafer上制作形成栅极。在同一晶片上,从Iso处到Dense处,间距是逐渐减小的。Iso处和Dense处的区别是指wafer上图案分布的密度不同。具体地,在Iso处的栅极间距比较宽,而在Dense处的栅极间距相对比较窄。这样由于Iso处的刻蚀速率较大,在Iso处和Dense处相同刻蚀时间的情况下,会使刻蚀后的Iso处的栅极尺寸较小,与Dense处的栅极尺寸差异较大,那么Iso处和Dense处的栅极达不到相同的尺寸,就会导致生产出的器件性能降低。
发明内容
有鉴于此,本发明解决的技术问题是:提高栅极尺寸的均匀性,降低栅极侧壁的粗糙度以及提高单线和密线处栅极尺寸的均匀性。
为解决上述技术问题,本发明的技术方案具体是这样实现的:
本发明公开了一种提高栅极尺寸均匀性的方法,所述栅极的形成包括:
在半导体衬底上依次形成栅氧化层、多晶硅层、底部抗反射层BARC及光阻胶;
对所述光阻胶进行修剪trim,用于定义栅极的位置;
对所述底部抗反射层进行主刻蚀;
对所述底部抗反射层进行过刻蚀;
刻蚀所述多晶硅层形成栅极,去除光阻胶及底部抗反射层;
关键在于,刻蚀反应腔内采用偏置电压,对光阻胶进行修剪。
所述偏置电压为50~200伏。
采用氯气和氧气相结合对光阻胶进行修剪。
该方法进一步包括所述底部抗反射层进行主刻蚀步骤分两步执行。
所述底部抗反射层进行主刻蚀步骤包括:
采用氯气和氧气相结合刻蚀BARC;
采用溴化氢和氧气相结合刻蚀BARC。
所述底部抗反射层进行主刻蚀步骤包括:
采用溴化氢和氧气相结合刻蚀BARC;
采用氯气和氧气相结合刻蚀BARC。
所述光阻胶进行修剪、底部抗反射层进行主刻蚀的方法为干法刻蚀。
本发明还公开了一种提高栅极尺寸均匀性的方法,所述栅极的形成包括:
在半导体衬底上依次形成栅氧化层、多晶硅层、底部抗反射层BARC及光阻胶;
对所述光阻胶进行修剪trim,用于定义栅极的位置;
对所述底部抗反射层进行主刻蚀;
对所述底部抗反射层进行过刻蚀;
刻蚀所述多晶硅层形成栅极,去除光阻胶及底部抗反射层;
关键在于,所述底部抗反射层进行主刻蚀步骤分两步执行。
所述底部抗反射层进行主刻蚀步骤包括:
采用氯气和氧气相结合刻蚀BARC;
采用溴化氢和氧气相结合刻蚀BARC。
所述底部抗反射层进行主刻蚀步骤包括:
采用溴化氢和氧气相结合刻蚀BARC;
采用氯气和氧气相结合刻蚀BARC。
由上述的技术方案可见,在刻蚀形成栅极的过程中,本发明在光阻修剪工艺中设置刻蚀偏置电压及BARC主刻蚀中分两步平衡单线和密线处BARC的刻蚀速率,从而大大提高了栅极尺寸的均匀性,包括降低栅极侧壁的粗糙度以及提高单线和密线处栅极尺寸的均匀性。
附图说明
图1为在半导体衬底上依次沉积栅氧化层、多晶硅层、底部抗反射层及光阻胶的结构示意图。
图2为形成栅极的结构示意图。
图3A和3B为形成理想栅极和局部宽度过窄栅极的俯视图。
图4为本发明中刻蚀形成多晶硅栅的方法流程示意图。
图5为光阻修剪工艺中采用偏置电压对光阻胶进行刻蚀时,随着偏置电压的变化,栅极LWR值的变化。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白,以下参照附图并举实施例,对本发明进一步详细说明。
在刻蚀形成栅极的过程中,本发明在光阻修剪工艺中设置刻蚀偏置电压及BARC主刻蚀中分两步平衡单线和密线处BARC的刻蚀速率,从而大大提高了栅极尺寸的均匀性,包括降低栅极侧壁的粗糙度以及提高单线和密线处栅极尺寸的均匀性。
本发明中刻蚀形成多晶硅栅的方法包括以下步骤,流程图如图4所示。
步骤21、首先需在半导体衬底100上生成栅极氧化层110,然后在栅极氧化层110上沉积多晶硅层120,随后涂布具有流动性的底部抗反射层130和光阻胶140。底部抗反射层130作为吸光层,包括深紫外线吸收氧化物等。如图1所示。
步骤22、光阻修剪工艺。即定义出栅极的位置,图案化光阻胶140。一般采用氯气和氧气相结合干法刻蚀光阻胶140。刻蚀采用等离子体刻蚀的方法,在刻蚀反应腔内进行。较佳地,本发明在刻蚀反应腔内,设置刻蚀时的偏置电压在50伏至200伏之间。相比于现有技术中不采用偏置电压来说,有效减少了栅极的LWR,采用偏置电压主要用于提高等离子体对光阻胶的轰击能力,特别是刻蚀光阻胶两侧的较粗糙的侧壁。上述范围为优选范围,偏置电压小于50伏时,作用不显著,而大于200伏时,由于等离子的轰击,又会消耗很多光阻胶,那么在后续刻蚀多晶硅层的时候,也会消耗一些光阻胶,由于光阻胶已经过量消耗,所以导致多晶硅栅还未形成,光阻胶就消耗完毕,没有了光阻胶的遮挡,刻蚀形成的栅极尺寸显然会小于目标栅极尺寸值。将偏置电压设置在50伏至200伏之间,就可以克服上述缺陷,大大降低了LWR,形成理想的栅极俯视图如图3A所示。从图5中可以看出,随着偏置电压的增加,栅极LWR的值也是逐渐减小的。图5为光阻修剪工艺中采用偏置电压对光阻胶进行刻蚀时,随着偏置电压的变化,栅极LWR值的变化。栅极LWR值越低说明形成栅极尺寸的均匀性越高,从图中也可以看出越接近200伏,形成的栅极尺寸均匀性也越高,所以将100伏、150伏或200伏作为本发明中的优选值。其中,横坐标为偏置电压,单位为伏特(V),纵坐标为LWR值,单位为纳米(nm),这里LWR为本领域中的专业术语,描述栅极侧壁的粗糙度,该栅极侧壁指的是从图3A所示的俯视图观察到的栅极侧壁。
步骤23、BARC主刻蚀。以图案化的光阻胶为掩膜,对BARC进行主刻蚀。BARC宽度与图案化的光阻胶底部宽度相同。
本发明的主刻蚀步骤分为两步进行。首先采用氯气和氧气相结合干法刻蚀BARC;然后采用溴化氢(HBr)和氧气相结合干法刻蚀BARC。其中,溴化氢和氧气相结合在Iso处的刻蚀速率小于在Dense处的刻蚀速率。由于现有技术中只采用氯气和氧气相结合刻蚀BARC,导致在Iso处的刻蚀速率大于在Dense处的刻蚀速率,所以本发明该步骤的主要目的在于平衡Iso处和Dense处的BARC刻蚀速率,这样虽然在BARC主刻蚀的第一过程中Iso处的刻蚀速率大于在Dense处的刻蚀速率,导致Iso处的BARC消耗较快,使得栅极尺寸较小,但是在BARC主刻蚀的第二过程中,又采用了溴化氢和氧气相结合对BARC继续进行刻蚀,补偿了Iso处的BARC较快地消耗。从而使最终刻蚀形成的Iso处和Dense处的栅极尺寸相同。
显然,本步骤中也可以先进行溴化氢和氧气相结合的BARC刻蚀,再进行氯气和氧气相结合的BARC刻蚀,都可以达到本发明的提高Iso处和Dense处栅极尺寸均匀性的目的。而且本步骤中主刻蚀的时间可以根据刻蚀气体的流量具体确定。
步骤24、BARC过刻蚀。以确保整个wafer各个地方的BARC全部打开。一般采用氯气和氧气相结合干法刻蚀BARC。
步骤25、以刻蚀后的光阻胶140和BARC层130为掩膜刻蚀多晶硅层120,形成栅极,并去除光阻胶和BARC。
本发明中,从两方面考虑来提高栅极尺寸的均匀性,显然,本发明的一具体实施例可以在现有技术的基础上只在步骤22光阻胶修剪工艺中,采用偏置电压来刻蚀光阻胶,来降低栅极LWR值;或者另一实施例也可以在现有技术的基础上只在步骤23BARC主刻蚀中将刻蚀分为两步执行,来提高Iso处和Dense处栅极尺寸的均匀性。综上所述,采用图4中刻蚀栅极的流程只是本发明的优选实施例,该实施例从两方面实现了栅极尺寸均匀性的提高。
以上所述仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内,所作的任何修改、等同替换以及改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种提高栅极尺寸均匀性的方法,所述栅极的形成包括:
在半导体衬底上依次形成栅氧化层、多晶硅层、底部抗反射层BARC及光阻胶;
对所述光阻胶进行修剪trim,用于定义栅极的位置;
对所述底部抗反射层进行主刻蚀;
对所述底部抗反射层进行过刻蚀;
刻蚀所述多晶硅层形成栅极,去除光阻胶及底部抗反射层;
其特征在于,刻蚀反应腔内采用偏置电压,对光阻胶进行修剪。
2.如权利要求1所述的方法,其特征在于,所述偏置电压为50~200伏。
3.如权利要求2所述的方法,其特征在于,采用氯气和氧气相结合对光阻胶进行修剪。
4.如权利要求1、2或3所述的方法,其特征在于,该方法进一步包括所述底部抗反射层进行主刻蚀步骤分两步执行。
5.如权利要求4所述的方法,其特征在于,所述底部抗反射层进行主刻蚀步骤包括:
采用氯气和氧气相结合刻蚀BARC;
采用溴化氢和氧气相结合刻蚀BARC。
6.如权利要求4所述的方法,其特征在于,所述底部抗反射层进行主刻蚀步骤包括:
采用溴化氢和氧气相结合刻蚀BARC;
采用氯气和氧气相结合刻蚀BARC。
7.如权利要求1所述的方法,其特征在于,所述光阻胶进行修剪、底部抗反射层进行主刻蚀的方法为干法刻蚀。
8.一种提高栅极尺寸均匀性的方法,所述栅极的形成包括:
在半导体衬底上依次形成栅氧化层、多晶硅层、底部抗反射层BARC及光阻胶;
对所述光阻胶进行修剪trim,用于定义栅极的位置;
对所述底部抗反射层进行主刻蚀;
对所述底部抗反射层进行过刻蚀;
刻蚀所述多晶硅层形成栅极,去除光阻胶及底部抗反射层;
其特征在于,所述底部抗反射层进行主刻蚀步骤分两步执行。
9.如权利要求8所述的方法,其特征在于,所述底部抗反射层进行主刻蚀步骤包括:
采用氯气和氧气相结合刻蚀BARC;
采用溴化氢和氧气相结合刻蚀BARC。
10.如权利要求8所述的方法,其特征在于,所述底部抗反射层进行主刻蚀步骤包括:
采用溴化氢和氧气相结合刻蚀BARC;
采用氯气和氧气相结合刻蚀BARC。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910053813A CN101930921B (zh) | 2009-06-25 | 2009-06-25 | 提高栅极尺寸均匀性的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910053813A CN101930921B (zh) | 2009-06-25 | 2009-06-25 | 提高栅极尺寸均匀性的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101930921A true CN101930921A (zh) | 2010-12-29 |
CN101930921B CN101930921B (zh) | 2012-09-26 |
Family
ID=43370003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910053813A Active CN101930921B (zh) | 2009-06-25 | 2009-06-25 | 提高栅极尺寸均匀性的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101930921B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105957792A (zh) * | 2016-06-30 | 2016-09-21 | 上海华力微电子有限公司 | 半导体结构的刻蚀方法 |
CN110648905A (zh) * | 2019-09-25 | 2020-01-03 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制备方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040087153A1 (en) * | 2002-10-31 | 2004-05-06 | Yan Du | Method of etching a silicon-containing dielectric material |
US7316785B2 (en) * | 2004-06-30 | 2008-01-08 | Lam Research Corporation | Methods and apparatus for the optimization of etch resistance in a plasma processing system |
CN100517577C (zh) * | 2006-09-30 | 2009-07-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的栅极制造方法 |
CN100483634C (zh) * | 2006-11-28 | 2009-04-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的栅极制造方法和半导体器件 |
-
2009
- 2009-06-25 CN CN200910053813A patent/CN101930921B/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105957792A (zh) * | 2016-06-30 | 2016-09-21 | 上海华力微电子有限公司 | 半导体结构的刻蚀方法 |
CN110648905A (zh) * | 2019-09-25 | 2020-01-03 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101930921B (zh) | 2012-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8921189B2 (en) | Method for fabricating semiconductor device | |
CN100527359C (zh) | 多晶硅的刻蚀方法 | |
CN102315112B (zh) | 堆栈金属栅极的刻蚀方法 | |
CN102184852A (zh) | 双掺杂多晶硅刻蚀方法 | |
CN110391240A (zh) | 存储器元件及其制造方法 | |
CN100468636C (zh) | 金属氧化物半导体器件栅极结构的形成方法 | |
CN101930921B (zh) | 提高栅极尺寸均匀性的方法 | |
CN100517577C (zh) | 半导体器件的栅极制造方法 | |
CN102194678B (zh) | 刻蚀栅极的方法 | |
CN100561671C (zh) | 半导体器件栅极的制造方法 | |
CN100369204C (zh) | 利用双镶嵌工艺来制造t型多晶硅栅极的方法 | |
TW202036785A (zh) | 快閃記憶體裝置及其製造方法 | |
KR20060120977A (ko) | 플래시 메모리 소자의 제조방법 | |
KR100800379B1 (ko) | 비휘발성 메모리 소자의 게이트 제조방법 | |
CN108091555A (zh) | 一种半导体器件的制造方法 | |
CN100517578C (zh) | 半导体器件的栅极制造方法 | |
CN101728255B (zh) | 在晶圆上制造栅极的方法 | |
CN105070718B (zh) | 一种降低sonos存储器串联电阻的方法 | |
US20210265369A1 (en) | Raised pad formations for contacts in three-dimensional structures on microelectronic workpieces | |
CN102054679B (zh) | 一种多晶硅层间介质刻蚀方法 | |
KR100792401B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
KR100838377B1 (ko) | 듀얼 폴리 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
KR20240134880A (ko) | 마스크 토포그래피의 변동들을 감소시키기 위한 방법 | |
KR100752175B1 (ko) | 플라즈마 반응 부산물을 이용한 박막의 패터닝 방법 | |
CN117276066A (zh) | 半导体器件的制备方法以及半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |