CN101924079A - 一种半导体芯片封装结构 - Google Patents

一种半导体芯片封装结构 Download PDF

Info

Publication number
CN101924079A
CN101924079A CN 201010234248 CN201010234248A CN101924079A CN 101924079 A CN101924079 A CN 101924079A CN 201010234248 CN201010234248 CN 201010234248 CN 201010234248 A CN201010234248 A CN 201010234248A CN 101924079 A CN101924079 A CN 101924079A
Authority
CN
China
Prior art keywords
gallium nitride
semiconductor chip
layer
chip package
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201010234248
Other languages
English (en)
Other versions
CN101924079B (zh
Inventor
范爱民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Jiexinwei Semiconductor Technology Co., Ltd.
Original Assignee
范爱民
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 范爱民 filed Critical 范爱民
Priority to CN 201010234248 priority Critical patent/CN101924079B/zh
Publication of CN101924079A publication Critical patent/CN101924079A/zh
Application granted granted Critical
Publication of CN101924079B publication Critical patent/CN101924079B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种半导体芯片封装结构，该半导体芯片被真空包覆于包覆体中，所述半导体芯片可以是氮化镓晶体管、氮化镓放大器模块或者氮化镓单片微波集成电路，上述氮化镓晶体管由下至上依次包括基片、半导体层和隔离层，该氮化镓晶体管还包括源极、漏极和栅极，所述源极和漏极设置于所述隔离层上且电性连接所述半导体层，所述栅极设置于所述隔离层上，所述栅极位于所述源极和漏极之间。上述氮化镓晶体管真空封装于包覆体中，真空条件下，在器件表面不设置钝化层或者设置很薄的一层钝化层均可以消除所封氮化镓晶体管的电流崩塌效应，同时可以减小所封装氮化镓晶体管的寄生电容。

Description

一种半导体芯片封装结构
技术领域
本发明涉及一种半导体芯片封装结构。
背景技术
第三代半导体氮化镓(GaN)的介质击穿电场远远高于第一代半导体硅(Si)或第二代半导体砷化镓(GaAs)，高达3MV/cm，使其电子器件能承受很高的电压。同时，氮化镓可以与其他镓类化合物半导体(III族氮化物半导体)形成异质结结构。由于III族氮化物半导体具有强烈的自发极化和压电极化效应，在异质结的界面附近，可以形成很高电子浓度的二维电子气(2DEG)沟道。这种异质结结构也有效的降低了电离杂质散射，因此沟道内的电子迁移率大大提升。在此异质结基础上制成的氮化镓高电子迁移率晶体管(HEMT)能在高频率导通高电流，并具有很低的导通电阻。这些特性使氮化镓HEMT特别适用于制造高频的大功率射频器件和高耐压大电流的开关器件。
由于二维电子气沟道内的电子有很高的迁移率，所以氮化镓HEMT相对于硅器件而言，开关速率大大提高。同时高浓度的二维电子气也使得氮化镓HEMT具有较高的电流密度，适用于大电流功率器件的需要。另外，氮化镓是宽禁带半导体，能工作在较高的温度。硅器件在大功率工作环境下往往需要额外的降温器件来确保其正常工作，而氮化镓无须这样，或者对降温要求较低。因此氮化镓功率器件有利于节省空间和成本。
可是，氮化镓晶体管射频性能已经受到直流-射频电流崩塌效应的限制，例如，氮化镓HEMT(高电子迁移率晶体管)遭受着“直流到射频的电流崩塌效应”的影响，此效应按静态IV(电流-电压)特性和动态(例：栅延迟测试)IV特性的差异定义。根据报道，电流崩塌效应由响应较慢的表面陷阱导致。在先前的技术中，通过使用SiN(氮化硅)钝化来抑制这这种效应带来的问题，但是SiN沉积对材料表面和沉积条件都很敏感，从而导致很差的可重复性，这是它的不利之处。
例如，使用一种厚绝缘层钝化的方法以减小电流崩塌效应，但是这种方法又带来其它一些问题。首先，介电常数高于空气或者真空的绝缘钝化层会引入很多的寄生电容；其次，在绝缘层上均匀可控地刻蚀栅长很短的栅槽(＜200nm)非常困难。目前，常见的一种解决方案是使用了很薄的SiN钝化层(如2纳米)以减小寄生电容，制造超高频fT(电流增益截止频率)的HEMT器件；可是，薄的SiN层不足以去除DC-RF电流崩塌效应。从器件设计的角度来说，在电流崩塌和fT之间折中考虑是一个很困难的问题。
现在需要的是，改善制作氮化镓基无电流崩塌效应器件的方法，例如，HEMT(高电子迁移率晶体管)，尤其是没有SiN钝化的氮化镓HEMT，或者很薄SiN钝化层的氮化镓HEMT。
发明内容
本发明的目的是提供一种半导体芯片封装结构，其能有效改善直流-射频电流崩塌效应。
为了实现上述目的，本发明采用如下技术方案：
一种半导体芯片封装结构，包括半导体芯片和包覆体，所述半导体芯片被真空包覆于所述包覆体中，所述半导体芯片为氮化镓芯片。
所述氮化镓芯片为氮化镓晶体管、氮化镓放大器模块或者氮化镓单片微波集成电路。
所述氮化镓晶体管由下至上依次包括基片、半导体层和隔离层，该氮化镓晶体管还包括源极、漏极和栅极，所述源极和漏极设置于所述隔离层上且电性连接所述半导体层，所述栅极设置于所述隔离层上，所述栅极位于所述源极和漏极之间。
所述包覆体外设置有电性连接对应源极、漏极和栅极的外接端口。
所述隔离层上设置有钝化层。
所述钝化层的厚度小于20nm。
所述氮化镓晶体管还包括设置于所述基片和所述半导体层之间的成核层，所述半导体层和所述隔离层之间形成异质结，所述半导体层的材料为氮化物半导体材料，所述隔离层的材料为与所述半导体层的材料形成异质结的半导体材料。
所述半导体层和所述隔离层的材料为InxAlyGazN1-x-y-z(0≤x，y，z≤1)；所述钝化层的材质为SiN、GaN或SiO2，所述基片的材料为蓝宝石、SiC、GaN或Si。
所述包覆体中空气的压强小于1.0×10-2Torr。
与现有技术相比，本发明具有以下优点：本发明一种半导体芯片封装结构，将半导体芯片真空封装于包覆体中，所述半导体芯片可以是氮化镓晶体管、氮化镓放大器模块或者氮化镓单片微波集成电路。当采用真空封装的形式，因为电流崩塌效应被降低，可以采用薄的钝化介质层或者不采用钝化介质层。薄的钝化介质层或者不采用钝化介质层的优点在于可以降低寄生电容，缺点在于会引起电流崩塌效应。采用真空封装的形式，弥补了这种结构的缺点，因为器件在真空形式下电流崩塌效应减弱或消失。采用真空封装和薄的钝化介质层(或者不采用钝化介质层)可以实现没有电流崩塌的超高频氮化镓器件。
附图说明
图1示出了一种具有2纳米氮化硅钝化层的AlGaN/GaN高电子迁移率晶体管分别在空气和真空环境下，直流和脉冲电流-电压测量结果的比较图；
图2a示出了一种GaN/AlGaN/GaN高电子迁移率晶体管，在空气环境下，直流和脉冲电流-电压测量结果的比较图；
图2b示出了一种GaN/AlGaN/GaN高电子迁移率晶体管，在真空环境下，直流和脉冲电流-电压测量结果的比较图；
图3为真空封装GaN模块的示意图；
图4示出了一种高电子迁移率晶体管的横截面示意图及其有限元电场模拟图和寄生电容与SiN厚度的关系图；
图5为本发明一种半导体芯片封装结构的示意图。
具体实施方式
下面结合附图对本发明优选的实施例进行详细的说明。
图1显示了一种拥有2纳米SiN钝化层的AlGaN/GaN高电子迁移率晶体管在空气环境下(三角形标记)和真空环境下(正方形标记)的80微秒脉冲电流电压测量结果，同时显示了直流电流电压测量结果(圆形标记)。其中源-漏电流(IDS)作为源-漏电压(VDS)的函数，测量直流和80微秒脉冲电流电压对应的栅电压VG从关态(-4V)到0V，步长为1V(VG＝-4，-3，-2，-1，0V)。图1显示了：在空气环境下有很大的直流-射频电流崩塌效应，可是在真空环境下没有电流崩塌效应。
同样的结果也在被其它介质层钝化的器件上观察到，例如，用GaN钝化的器件，如图2a和图2b所示。图2a和图2b比较了拥有50纳米GaN钝化层的AlGaN/GaN高电子迁移率晶体管的直流(正方形标记)、80微秒脉冲(菱形标记)和200纳秒脉冲(正方形标记)的电流电压特性。在空气环境下(图2a)和真空环境下(图2b)，测量了直流、80微秒脉冲和200纳秒脉冲的电流电压特性，其中源-漏电流IDS作为源-漏电压VDS的函数，栅电压VG从关态(-5V)到1V，步长为1V(VG＝-5，-4，-3，-2，-1，0，1V)。图2a显示了在空气环境下(压强＝1大气压，温度＝297K)很大的直流-射频电流崩塌效应，同时，图2b表明在真空环境下(压强＝1.2×10-4Torr，温度＝299K)消除了器件的电流崩塌效应。本发明中，真空环境中压强小于1.0×10-2Torr时，均能显著的消除器件的电流崩塌效应；在真空环境中压强小于1.2×10-4Torr时，器件的电流崩塌效应会进一步的降低。
图1和图2表明在真空环境下可以消除电流崩塌效应。在空气环境下，相对于直流电流，射频电流严重下降，表现出直流-射频电流崩塌效应。在真空环境下，射频电流略高于直流电流(由于自热效应减小)，直流-射频电流崩塌效应大大降低或者消除。
一旦在真空环境下直流-射频电流崩塌效应消失，本发明可以采用薄绝缘钝化层的结构(＜20nm)，薄钝化层结构，可以降低器件的寄生电容，大大提高器件的截止频率，或者本发明可以不需要绝缘钝化层。(前面已指出厚的绝缘层会增加更多的寄生电容)。薄钝化层或者无钝化层的结构，可以降低器件的寄生电容，大大提高器件的fT(截止频率)。同时，高频器件的栅长需要非常小。采用薄钝化层或者无钝化层的结构，可以获得很好的刻蚀形貌(在厚的钝化层中可是细小的槽栅非常困难)。
图3显示了真空封装设计的示意图。在图3中，氮化镓芯片可以是单个氮化镓芯片、也可以是多个氮化镓芯片。氮化镓芯片可以是氮化镓晶体管、氮化镓放大器模块或者氮化镓单片微波集成电路(MMIC)。在上述氮化镓芯片中可以使用的器件类型有高电子迁移率晶体管、金属半导体场效应晶体管、异质结双极型晶体管，或者任何其他类型的电子或光电器件。形成这些器件的材料可以由AlxGayIn1-x-yN或者其它材料系统组成，这些材料可以是镓极性、氮极性、非极性、半极性或者其它氮化物不同极性的混合。
图4显示了一种高电子迁移率晶体管的有限元电场模拟结果，其中CGD是栅漏电容，Cgsint表示本征栅源电容，Cpara表示寄生电容，同时渐变颜色代表等势线，靠近Gate处的颜色代表1V，远离Gate处的颜色代表0V。结果表明：寄生电容随着SiN钝化层厚度的增加而增加。在模拟中，本发明在栅金属上加1V电压，同时衬底、源极和漏极接地。通过积分栅下面的电荷，可以得到本征电容(本征电容＝“ε/d”，ε是栅和地之间材料的介电常数，一般为AlGaN，约为9；d是栅和二维电子气之间的距离，一般为5-20nm，依赖于器件的设计)，寄生电容可以通过边缘区域镜像电荷的积分得到。
请参阅图5所示，首先利用本领域技术人员公知的沉积方法，例如CVD、VPE、MOCVD、LPCVD、PECVD、脉冲激光沉积(PLD)、原子层外延、MBE、溅射、蒸发等，在衬底1(或基片1)上沉积半导体层，该基片1可以是蓝宝石(Sapphire)、SiC、GaN、Si或者本领域的技术人员公知的任何其他适合生长氮化镓材料的任何基片或衬底，本发明对此没有任何限制。
在基片1上是可选的成核层2，用于在其上生长半导体层。应该理解，也可以不形成成核层2，而直接在基片1上形成半导体层。
在成核层2上是半导体层3，其可以是基于氮化物的任何半导体材料，例如III族氮化物半导体材料，其中III价原子包括铟、铝、镓或其组合。具体地，半导体层3可以包括氮化镓(GaN)以及其他镓类化合物半导体材料，例如AlGaN、InGaN等，也可以是镓类化合物半导体材料与其他半导体材料的叠层。镓类半导体材料的极性可以是Ga-极性，也可以是N-极性、非极性或者半极性。
在半导体层3上是隔离层4，其是能够与下面的半导体层3形成异质结的任何半导体材料，包括镓类化合物半导体材料或III族氮化物半导体材料，例如InxAlyGazN1-x-y-z(0≤x，y，z≤1)。也就是说，本发明对于半导体层3和隔离层4没有任何限制，只要二者之间能够形成异质结即可。由于在半导体层3和隔离层4之间形成半导体异质结，在异质结界面上的极化电荷引入了高浓度的二维电子气(2DEG)。同时由于电离杂质散射被大大降低，电子具有很高的电子迁移率。
在隔离层4上即是本专利发明的封装环境，如图5所示，包覆体9可以是陶瓷材料或者其它材料，这些封装材料可以承受大气压的压力。器件封装环境8为真空状态。在这样的真空条件下，可以消除所封装器件的电流崩塌效应，同时可以减小所封装器件的寄生电容。所封装器件的源极5、漏极6和栅极7都可以引出包覆体9，形成外接端口，同时保证所封装器件封装环境的真空度。
同时，可以采用薄的钝化层10，使器件的电流崩塌效应进一步降低。钝化层可以是各种绝缘材料，如SiN、GaN和SiO2等。
应该理解，本发明是从封装的角度来消除半导体器件的电流崩塌效应，提高器件的截止频率，因此上述描述的耗尽型的氮化镓HEMT只是一个例子，本发明并不限于此。本发明既适用于工作在射频环境下的砷化镓HEMT，氮化镓HEMT，也可以适用于其他形式的晶体管，如金属氧化层半导体场效应晶体管(MOSFET)，金属绝缘层半导体场效应晶体管(MISFET)，双异质结场效应晶体管(DHFET)，结型场效应晶体管(JFET)，金属半导体场效应晶体管(MESFET)，金属绝缘层半导体异质结场效应晶体管(MISHFET)或者其他场效应晶体管。并且，这些器件可以是增强型的，也可以是耗尽型的。
以上虽然通过一些示例性的实施例对本发明的半导体器件以及用于制造半导体器件的方法进行了详细的描述，但是以上这些实施例并不是穷举的，本领域技术人员可以在本发明的精神和范围内实现各种变化和修改。因此，本发明并不限于这些实施例，本发明的范围仅以所附权利要求书为准。

Claims (9)

1.一种半导体芯片封装结构，其特征在于：包括半导体芯片和包覆体(9)，所述半导体芯片被真空包覆于所述包覆体(9)中，所述半导体芯片为氮化镓芯片。
2.如权利要求1所述半导体芯片封装结构，其特征在于：所述氮化镓芯片为氮化镓晶体管、氮化镓放大器模块或者氮化镓单片微波集成电路。
3.如权利要求2所述半导体芯片封装结构，其特征在于：所述氮化镓晶体管由下至上依次包括基片(1)、半导体层(3)和隔离层(4)，该氮化镓晶体管还包括源极(5)、漏极(6)和栅极(7)，所述源极(5)和漏极(6)设置于所述隔离层(4)上且电性连接所述半导体层(3)，所述栅极(7)设置于所述隔离层(4)上，所述栅极(7)位于所述源极(5)和漏极(6)之间。
4.如权利要求3所述半导体芯片封装结构，其特征在于：所述包覆体(9)外设置有电性连接对应源极(5)、漏极(6)和栅极(7)的外接端口。
5.如权利要求3所述半导体芯片封装结构，其特征在于：所述隔离层(4)上设置有钝化层(10)。
6.如权利要求5所述半导体芯片封装结构，其特征在于：所述钝化层(10)的厚度小于20nm。
7.如权利要求3所述半导体芯片封装结构，其特征在于：所述氮化镓晶体管还包括设置于所述基片(1)和所述半导体层(3)之间的成核层(2)，所述半导体层(3)和所述隔离层(4)之间形成异质结，所述半导体层(3)的材料为氮化物半导体材料，所述隔离层(4)的材料为与所述半导体层(3)的材料形成异质结的半导体材料。
8.如权利要求3所述半导体芯片封装结构，其特征在于：所述半导体层(3)和所述隔离层(4)的材料为InxAlyGazN1-x-y-z(0≤x，y，z≤1)；所述钝化层(10)的材质为SiN、GaN或SiO2，所述基片(1)的材料为蓝宝石、SiC、GaN或Si。
9.如权利要求1至8中任一项所述半导体芯片封装结构，其特征在于：所述包覆体(9)中空气的压强小于1.0×10-2Torr。
CN 201010234248 2010-07-22 2010-07-22 一种半导体芯片封装结构 Active CN101924079B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010234248 CN101924079B (zh) 2010-07-22 2010-07-22 一种半导体芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010234248 CN101924079B (zh) 2010-07-22 2010-07-22 一种半导体芯片封装结构

Publications (2)

Publication Number Publication Date
CN101924079A true CN101924079A (zh) 2010-12-22
CN101924079B CN101924079B (zh) 2012-10-31

Family

ID=43338894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010234248 Active CN101924079B (zh) 2010-07-22 2010-07-22 一种半导体芯片封装结构

Country Status (1)

Country Link
CN (1) CN101924079B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347579A (zh) * 2013-07-31 2015-02-11 瑞萨电子株式会社 半导体装置
US9190393B1 (en) 2013-09-10 2015-11-17 Delta Electronics, Inc. Low parasitic capacitance semiconductor device package
CN108470723A (zh) * 2017-03-30 2018-08-31 苏州能讯高能半导体有限公司 半导体器件及其制造方法
CN116626460A (zh) * 2023-04-18 2023-08-22 山东大学 一种确定GaN晶体管纳米尺寸栅长二维电子气面密度的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020185965A1 (en) * 2001-06-11 2002-12-12 Lumileds Lighting, U.S., Llc Phosphor-converted light emitting device
US6534850B2 (en) * 2001-04-16 2003-03-18 Hewlett-Packard Company Electronic device sealed under vacuum containing a getter and method of operation
US6933244B2 (en) * 2002-01-22 2005-08-23 Massachusetts Institute Of Technology Method of fabrication for III-V semiconductor surface passivation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534850B2 (en) * 2001-04-16 2003-03-18 Hewlett-Packard Company Electronic device sealed under vacuum containing a getter and method of operation
US20020185965A1 (en) * 2001-06-11 2002-12-12 Lumileds Lighting, U.S., Llc Phosphor-converted light emitting device
US6933244B2 (en) * 2002-01-22 2005-08-23 Massachusetts Institute Of Technology Method of fabrication for III-V semiconductor surface passivation

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347579A (zh) * 2013-07-31 2015-02-11 瑞萨电子株式会社 半导体装置
US9190393B1 (en) 2013-09-10 2015-11-17 Delta Electronics, Inc. Low parasitic capacitance semiconductor device package
CN108470723A (zh) * 2017-03-30 2018-08-31 苏州能讯高能半导体有限公司 半导体器件及其制造方法
CN116626460A (zh) * 2023-04-18 2023-08-22 山东大学 一种确定GaN晶体管纳米尺寸栅长二维电子气面密度的方法
CN116626460B (zh) * 2023-04-18 2024-01-30 山东大学 一种确定GaN晶体管纳米尺寸栅长二维电子气面密度的方法

Also Published As

Publication number Publication date
CN101924079B (zh) 2012-10-31

Similar Documents

Publication Publication Date Title
US20230420526A1 (en) Wide bandgap transistors with gate-source field plates
CN105283958B (zh) GaN HEMT的共源共栅结构
CN1950945B (zh) 具有多个场板的宽能带隙晶体管
EP2270870B1 (en) Wide bandgap hemts with source connected field plates
US20200091332A1 (en) Semiconductor device
US20160181410A1 (en) Semiconductor Device with Low-Conducting Field-controlling Element
US20230170393A1 (en) Group III Nitride-Based Transistor Device
CN112204748A (zh) 具有最佳化场板设计的功率半导体装置
US20230036698A1 (en) Reverse blocking gallium nitride high electron mobility transistor
CN101924079B (zh) 一种半导体芯片封装结构
CN108807524A (zh) 半导体器件及其制造方法
CN201887035U (zh) 一种半导体芯片封装结构
CN201820759U (zh) 一种场效应晶体管
US10985253B2 (en) Semiconductor devices with multiple channels and three-dimensional electrodes
Bergman et al. InAs/AlSb HFETs with f/sub/spl tau//and f/sub max/above 150 GHz for low-power MMICs
CN101924129B (zh) 一种场效应晶体管
CN106373996B (zh) 半导体装置
Xie et al. 100 nm T-gate GaN-on-Si HEMTs fabricated with CMOS-compatible metallization for microwave and mm-Wave applications
Tack et al. An industrial 650V GaN DHEMT cascode technology
Zhang et al. In-situ-SiN/AlN/Al 0.05 Ga 0.95 N High Electron-Mobility Transistors on Si-Substrate Using Al 2 O 3/SiO 2 Passivation
CN216597586U (zh) 一种增强型氮化镓高电子迁移率晶体管结构
KR101873219B1 (ko) 질화갈륨계 전력 스위칭 장치
CN113725215A (zh) 一种具有隔离结构的氮化镓集成电路
Sattu et al. Low loss AlInN/GaN Monolithic Microwave Integrated Circuit switch
CN115863420A (zh) 一种半导体器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SUZHOU DYNAX SEMICONDUCTOR INC.

Free format text: FORMER OWNER: XI'AN DYNAX SEMICONDUCTOR CO., LTD.

Effective date: 20130418

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 710075 XI'AN, SHAANXI PROVINCE TO: 215300 SUZHOU, JIANGSU PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20130418

Address after: 215300 No. 18 Feng Feng Road, hi tech Zone, Jiangsu, Kunshan

Patentee after: Suzhou Dynax High-Energy Semiconductor Co., Ltd.

Address before: 710075 innovation building, No. 25, Gaoxin Road, Xi'an hi tech Zone, Shaanxi, N701

Patentee before: Xi'an Nengxun Micro-Electronics Co., Ltd.

C53 Correction of patent for invention or patent application
CB03 Change of inventor or designer information

Inventor after: Pei Die

Inventor before: Fan Aimin

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: FAN AIMIN TO: PEI YI

ASS Succession or assignment of patent right

Owner name: NANJING NAXING MICRO-COMMUNICATION TECHNOLOGY CO.,

Free format text: FORMER OWNER: SUZHOU DYNAX SEMICONDUCTOR INC.

Effective date: 20150304

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 215300 SUZHOU, JIANGSU PROVINCE TO: 210019 NANJING, JIANGSU PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20150304

Address after: 210019, 314, building 3, 04, 18 Jiangdong Street, Jialing District, Nanjing, Jiangsu, Jianye

Patentee after: Nanjing star Micro Communication Technology Co., Ltd.

Address before: 215300 No. 18 Feng Feng Road, hi tech Zone, Jiangsu, Kunshan

Patentee before: Suzhou Dynax High-Energy Semiconductor Co., Ltd.

TR01 Transfer of patent right

Effective date of registration: 20180910

Address after: 215123 311-B, 2 northwestern District, 99 Jinji Hu Road, Suzhou Industrial Park, Jiangsu.

Patentee after: Suzhou Jiexinwei Semiconductor Technology Co., Ltd.

Address before: 210019, 3, 314, 04, 18 East Street, Jialing River, Jianye District, Nanjing, Jiangsu.

Patentee before: Nanjing star Micro Communication Technology Co., Ltd.

TR01 Transfer of patent right