CN101924020B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN101924020B
CN101924020B CN2010102057580A CN201010205758A CN101924020B CN 101924020 B CN101924020 B CN 101924020B CN 2010102057580 A CN2010102057580 A CN 2010102057580A CN 201010205758 A CN201010205758 A CN 201010205758A CN 101924020 B CN101924020 B CN 101924020B
Authority
CN
China
Prior art keywords
layer
diamond
gallium nitride
diamond layer
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010102057580A
Other languages
English (en)
Other versions
CN101924020A (zh
Inventor
宋健民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Kezhuan Technology Co ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN101924020A publication Critical patent/CN101924020A/zh
Application granted granted Critical
Publication of CN101924020B publication Critical patent/CN101924020B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种半导体装置及其制造方法。在一方面中，举例而言，一种制造半导体装置的方法可包括将一钻石层的一工作表面抛光成一大致平坦的表面、将一缓冲层沉积于该钻石层的该工作表面上、及将一半导体层沉积于该缓冲层上。在一特定方面中，该缓冲层的C轴定向于垂直该钻石层的该工作表面。

Description

半导体装置的制造方法
优先权资料 
本发明主张2009年6月16日提出申请的美国第61/187,557号临时专利申请案的权益，该文献整合于本申请中以作为参考。 
技术领域
本发明涉及电子科学及材料科学领域，特别是涉及一种半导体装置及其制造方法。 
背景技术
在许多已发展国家中，对大部分居民而言电子装置为其生活必需品，电子装置的使用及依赖日益增加，产生了对体积小、速度快电子装置的需求，随着电子电路速度加快且尺寸减小，这些装置的散热却成为问题。 
电子装置一般包含具有整体连接电子组件的印刷电路板，这些组件使电子装置具有全面的功能性。这些电子组件(诸如处理器、晶体管、电阻器、电容器、发光二极管(LED)等)在工作时会产生大量的热；随着热量积累，会引起与所述电子组件相关的各种热问题，大量的热不但会影响电子装置的可靠度，电子装置甚至更可能失效；例如，累积在电子组件内部的热及在印刷电路板的表面上的热可导致元件烧坏或引起短路而使装置失效。因此，热量的积累最终会影响电子装置的功能寿命，此问题对于具有高功率及高电流需求的电子组件以及支撑其的印刷电路板尤其重要。 
现有已知技术采用诸如风扇、热沉(heat sink)、热电致冷芯片(Peltier)装置及液体冷却装置等各种散热装置，作为减少电子装置中热量积累的方法，因为速度加快及功率消耗增多会使热积累增加，故所述散热装置的尺寸一般必须增大，以便发挥功效，且亦可能需要电力来驱动操作。举例而言，必须增加风扇尺寸及加快其速度以加大气流，且增加热沉尺寸以增大热容及表面积；然而，因应较小电子装置的需求，不仅不适合使用尺寸渐增的所述散热装置，而且可能会需要更小尺寸的散热装置。 
因此，适当散热电子装置的方法及相关装置不断地被研究，同时，除了为了达到冷却效果之外，也将散热装置在电子装置上的尺寸及功率的限制减到最小。 
发明内容
本发明的目的是提供一种半导体装置及其制造方法，其除了达到冷却效果之外，也将散热装置在电子装置上的尺寸及功率的限制减到最小。 
为达到上述目的，本发明提供一种半导体装置及其制造方法。在一方面中，举例而言，一种制造半导体装置的方法可包括将一钻石层的一工作表面抛光成一大致平坦的表面、将一缓冲层沉积于该钻石层的该工作表面上、及将一半导体层沉积于该缓冲层上。在一特定方面中，该缓冲层的C轴定向于垂直该钻石层的该工作表面。 
其可涵盖多种缓冲层，且应包括有助于改进钻石层与半导体层之间晶格匹配性的任何缓冲层。在一方面中，举例而言，缓冲层可为碳化物、氧化物、氮化物或其组合，其中缓冲层与钻石层为区域匹配(domain matched)，缓冲层材料的非限制性实例可包括碳化钛(TiC)、碳化锆(ZrC)、石墨烯(graphene)、氮化铝(AlN)、氮化硼铝((B，Al)N)、氮化钛(TiN)、氮化钽(TaN)、氧化锌(ZnO)、氧化镍(NiO)及其组合，另外，其同时可涵盖众多可用于半导体层中的半导体材料，非限制性实例可包括氮化镓(GaN)、氮化硼铝((B，Al)N)、氮化铝(AlN)及其组合。 
在本发明的另一方面中，一种制造半导体装置的方法，其步骤可包括将一石墨烯层沉积于一基板的工作表面上、对该石墨烯层施加压力及热，以助于使该石墨烯层与至少50％的基板原子对准、及将一氮化镓层沉积于该石墨烯层上；在另一方面中，该基板可为一钻石层，且将该石墨烯层沉积于该钻石层的工作表面上，其步骤可包括将该钻石层的工作表面抛光成一大致平坦的表面、及对该石墨烯层施加压力及热，以在该石墨烯层界面处，使至少一部分的该钻石层重组成为大 致上为单晶的钻石晶格。其他的实施例中基板可包括但不限于金属、玻璃、陶瓷、单晶硅、多晶硅、半导体及其组合。 
在本发明的另一方面中，一种制造半导体装置的方法，其步骤可包括将一钻石层的一工作表面抛光成一大致平坦的表面、将一缓冲层沉积于该钻石层的该工作表面上、将一氮化镓材料沉积于该缓冲层上以形成多个氮化镓岛状物、及使该多个氮化镓岛状物在平行及垂直于该缓冲层的方向上生长形成一氮化镓层，在成长阶段之前，氮化镓岛状物依据形成所述岛状物的特定技术及材料而定，可具有各种尺寸。在一方面中，举例而言，氮化镓岛状物在成长之前，各自的直径小于约100nm；在另一方面中，氮化镓岛状物在成长之前，各自的直径为约10nm至约50nm。 
在本发明的另一方面中，一种制造半导体装置的方法，其步骤可包括将一钻石层的一工作表面抛光成一大致平坦的表面、将一氮化镓材料沉积于该钻石层的该工作表面上以形成多个氮化镓岛状物、及使该多个氮化镓岛状物在平行及垂直于该钻石层的工作表面的方向上成长形成一氮化镓层。 
在本发明的另一方面中，一种制造立方晶格半导体装置的方法，其步骤可包括将一钻石层的一工作表面抛光成一大致平坦的表面、将一缓冲层沉积于该钻石层的该工作表面上、及将一氮化镓材料沉积于该缓冲层上，以致于该缓冲层使该氮化镓材料定向成为一立方体系氮化镓层。尽管可涵盖各种缓冲材料，但可包括但不限于选自钛、铬、铪、钒、铌、钽中的碳化物或氮化物，及其组合，在一特定方面中，缓冲层为氮化钛。 
在本发明的又一方面中，提供一种钻石半导体装置，其包括一具有一经抛光的工作表面的p型掺杂钻石层、一沉积于该钻石层的该经抛光的工作表面上的缓冲层、及一沉积于该缓冲层上大致上为单晶的n型掺杂半导体层。可涵盖多个半导体层，其实施例包括但不限于氮化镓、氮化铝、氮化硼铝、氮化铝及其组合，在一特定方面中，半导体层为具有立方晶格方向排列的氮化镓层。 
由此，本发明的各种特征已广泛地概述，以便可更加理解以下本发明的实施方式，且可更认识到本发明对此项技术所作的贡献，根据 以下本发明的实施方式，本发明的其他特征将更为清晰，亦可通过实施本发明来得以了解。 
附图说明
图1为根据本发明的一个具体实例的半导体装置的侧视剖面示意图。 
图2为根据本发明的一个具体实例的半导体装置的侧视剖面示意图。 
具体实施方式
定义 
在描述及主张本发明时，将根据下文所阐明的定义使用以下术语。 
除非上下文另外明确说明，否则单数形式“一”及“该”包括复数的用法，举例而言，提及“一(种)掺杂剂”包括提及一或多种这样的掺杂剂，而提及“该钻石层”包括提及一或多个这样的钻石层。 
如本文所用的“气相沉积”是指使用气相沉积技术来形成材料，“气相沉积”是指一种经由气相在一基板上形成或沉积材料的方法，气相沉积方法可包括任何但不限于以下的方法：化学气相沉积(CVD)及物理气相沉积(PVD)，可由本技术领域的技术人员对各气相沉积方法作出多种变化，气相沉积方法的实施例包括热丝CVD、射频CVD、激光CVD(LCVD)、激光切除、保形钻石涂布法、金属有机CVD(MOCVD)、溅镀、热蒸发PVD、离子化金属PVD(IMPVD)、电子束PVD(EBPVD)、反应性PVD及其类似方法。 
如本文所用的“化学气相沉积”或“CVD”，是指以蒸气形式在一表面上以化学方式形成或沉积钻石粒子的任何方法，各种CVD技术在此项技术中为熟知的。 
如本文所用的“物理气相沉积”或“PVD”，是指以蒸气形式在一表面上以物理方式形成或沉积钻石粒子的任何方法，各种PVD技术在此项技术中为熟知的。 
如本文所用的“钻石”是指一种在晶格中，碳原子以sp3键结于其他碳原子的四面体配位的晶体结构。特定而言，各碳原子由四个其他碳 原子围绕，且键结于该四个其他碳原子，该四个其他碳原子各位于一正四面体的顶端。此外，在周围温度条件下，任何两个碳原子之间的键长为1.54埃，且任何两个键之间的角度为109度28分16秒(190°28’16”)，但实验结果可能略有改变，钻石的结构及其物理、电学性质在此项技术中为熟知的。 
如本文所用的“变形四面体配位”，是指具不规则性或已偏离如上所述的钻石的正常四面体结构的碳原子四面体键结结构。该变形一般会使一些键变长及其他键变短，而且使键之间的键角发生变化。另外，四面体的变形可改变碳原子的特征及性质，使该种结构的特征介于以sp3构型键结的碳(也就是钻石)与以sp2构型键结的碳(也就是石墨)的特征之间，无晶钻石为此具有以变形四面体键结方式键结的碳原子的一个实施例。 
如本文所用的“类钻碳”，是指一种以碳原子作为主要元素且大部分所述碳原子以变形四面体配位形式键结的含碳材料；类钻碳(DLC)典型地可用PVD法形成，但也可使用CVD或其他方法，诸如气相沉积法。值得注意的是，类钻碳材料可包含多种其他元素作为杂质或掺杂剂，所述其他元素包括但不限于氢、硫、磷、硼、氮、硅、钨等。 
如本文所用的“无晶钻石”，是指一种以碳原子作为主要元素，且一部分所述碳原子以变形四面体配位形式键结的类钻碳。在一方面中，无晶钻石中的碳的量可为至少约90％，其中至少约20％的碳以变形四面体配位形式键结，无晶钻石亦具有高于钻石(176个原子/立方公分)的原子密度，此外，无晶钻石及钻石材料在融化后会收缩。 
技术用语“热传递”、“热运动”及“热传输”可互换使用，且是指热自较高温度区域传送至较冷温度区域的运动，热运动意指包括本技术领域的技术人员已知的任何热传输机制，诸如但不限于导热、对流、辐射等。 
如本文所用的技术用语“发射”，是指热或光自固体材料转移至空气中的过程。 
如本文所用的“发光表面”，是指意欲发射光的装置或物体的表面。光可包括可见光及紫外光谱内的光，发光表面的实施例可包括但不限于可发射光的LED的氮化层或结合在LED中的半导体层的氮化物层。 
如本文所用的技术用语“区域匹配”，是指在界面或基板上离散区域内任一簇完全键结的分布中一部分原子的化学键结，或在基板的大部分区域至所有区域上，每隔一个原子或每隔几个原子的结合。 
如本文所用的技术用语“平坦”及“平坦度”，是用以指全面及局部意义上的基板平坦度。全面平坦度定义为整块基板上存在的弯曲量，局部平坦度是指基板的粗糙度，通常称为RA。因此，“RA”是指通过凸部与其相邻凹部的高度差，决定表面粗糙度的测量值。 
如本文所用的“基板”，是指一种可接合各种材料形成半导体或钻石底半导体装置的支撑表面。基板可为为了达成特定结果所需的任何形状、厚度或材料，且包括但不限于金属、合金、陶瓷及其混合物。此外，在一些方面中，基板可为现有半导体装置或晶圆，或可为能够被接合至适当装置中的材料。 
如本文所用的技术用语“大致上”是指某一作用、特征、性质、状态、结构、项目或结果的完全或几乎完全的程度。举例而言，被“大致上”封闭的一物体，意谓该物体被完全封闭或被几乎完全封闭，在一些情况下，偏离绝对完全性的确切容许程度可视特定情形而定。然而，一般而言，接近完全将具有与获得绝对及全面完全时一般的总体结果；“大致上”的使用当在否定含义下使用时，同样适用于指完全或接近完全无某一作用、特征、性质、状态、结构、项目或结果，举例而言，“大致上不含”粒子的组合物，将完全无粒子，或几乎完全无粒子以致于产生的效应与完全无粒子时一般。换言之，“大致上不含”某一成份或元素的组合物，实际上仍可含有该项目，只要不会存在具有影响的效应即可。 
如本文所用的技术用语“约”用于提供数值范围临界值些许弹性，使其指定值可略高于或略低于临界值。 
为方便起见，如本文所用的多个项目、结构要素、组成要素及/或材料可呈现于常见清单中。然而，应将这些清单理解为似乎将清单的各成员个别鉴别为独立及唯一的成员。因此，在无相反指示下，不应仅基于该清单的个别成员在共同群中的呈现将其视为同一清单的任何其他成员的实际等效形式。 
浓度、数量及其他数值数据在本文中可以范围形式表示或呈现。 应了解，该类范围形式仅为了方便及简洁起见而使用，且因此应灵活地解释为不仅包括明确列为范围的界限的数值，而且包括范围内涵盖的所有个别数值或子范围，就如同明确列出各数值及子范围一般，举例而言，“约1至约5”的数值范围应解释为不仅包括明确列出的约1至约5的值，而且包括指定范围内的个别值及子范围。因此，在此数值范围内包括：个别值，诸如2、3及4；及子范围，诸如1至3、2至4及3至5等；而且个别地包括1、2、3、4及5。 
此同样的原则适用于仅列出如最小值或最大值的一个数值的范围，此外，不管所述范围或特征的广度如何，该类解释均应适用。 
本发明 
本发明提供结合传导性钻石层的半导体装置及制造所述装置的方法。应注意，尽管大部分以下描述专门针对于诸如LED的发光装置，但本发明的保护范围不应因此受限制，且所述技术同样适用于其他类型的半导体装置。 
半导体装置的散热技术通常具有挑战性，尤其对于发光半导体装置而言。由半导体装置工作产生的大部分热易于累积在半导电层内部，因此影响装置的效率。举例而言，LED可由多个氮化物层配置而成一发光表面。随着LED在电子及照明装置中变得日益重要，持续开发技术以提高LED的功率；散热功率递增的趋势已导致这些装置面临散热的问题。这些装置典型均具有小尺寸的特性，因此更加剧了散热的问题，这些装置会使具有大体积性质的传统铝制热鳍片的散热片无法发挥功效。另外，所述传统散热片若位于LED的发光表面，会阻碍光的发射；若欲使散热片不干扰氮化物层或发光表面的功能，其通常必须位于LED与诸如电路板的支撑结构间的接面处，如此一来，散热片位置相对远离大部分热量积聚的地方，也就是发光表面及氮化物层。 
在LED封装内形成钻石层可使LED即便在高功率下亦可做适当地散热，同时维持LED小尺寸封装。另外，在发光的半导体装置与不发光的半导体装置中，由于通常构成半导体层的材料相对不具有良好的导热性，故会将热量滞留在这些半导体层内；再加上半导体层与钻石层之间的晶格不匹配，会减缓热传导，因此更增加热量的积累。 
本发明的装置及方法是在一基板上形成大致上为单晶的半导体材 料的新颖技术。在一些方面中，该基板为钻石层，且改善半导体与钻石层之间的晶格匹配程度后，可大大改进装置的散热性能。另外，应注意，由钻石层提供的好处可能不仅局限于散热性能，因而本发明的保护范围不应受限于此。 
在本发明的一方面中，诸如氮化镓的半导体层可在钻石基板上生长为大致上为单晶的晶格结构；氮化镓通常具有如板状六方晶系的纤锌矿结构(wurtzitic structure)。由于与钻石的晶格不匹配程度较大，故氮化镓不能在整个表面上与钻石键结，这是因为难以控制由热膨胀差异所导致的变形。然而，因为其具有板状形态，所以氮化镓可沿诸如经抛光的基板此种平坦表面对准，经抛光的平坦表面可用于支撑沿其基面对准的氮化镓，以便使氮化镓材料的C轴垂直于基板。换言之，可使氮化镓在离散区域内沿基板的平坦表面相匹配，一旦此举发生，则可将所述区域连接至相对无应力的连续晶格。因此，该区域匹配可使诸如多晶钻石的多晶基板随着上覆区域匹配层成长而恢复为单晶。此可通过半导体接种至钻石基板而达成，利用这个方法时，所有晶种的晶格排列均在同一方向；接着晶种分别可在平行及垂直于钻石基板的平面的方向上横向及向上成长。因此，晶种之间的间隙最终填满连续半导体材料层。随着半导体层成长，可能存在的晶界得以大大减少或消除，以形成大致上为单晶的半导体层。在一些情况下，可另外使用热循环来促进此过程。 
当氮化镓材料或其他半导体可沉积于平坦基板上的离散区域中时，在一些方面下，可利用缓冲层将半导体晶种定位在单一方向。相对于基板的沉积表面且定位在单晶晶格方向的缓冲层，可使半导体晶种定位在单一方向；一旦将晶种以单一方向定向，接着形成的半导体亦沿横向(与缓冲层平行)及向上(与缓冲层垂直)成长在相同结晶方位上。图1所示的是具有已沉积氮化镓晶种16的缓冲层14的钻石层12。虚线轮廓18描绘当持续沉积时，氮化镓层的成长情形，这些半导体材料“岛状物”因此而成长且最终融合成为一个大致上为单晶的层。GaN岛状物的尺寸可视多种因素而变化；然而，在一方面中，各个氮化镓岛状物在成长之前各自的直径小于约100nm；在另一方面中，各个氮化镓岛状物在成长之前各自的直径为约10nm至约50nm。 
另外，岛状物之间的间距可变化，在一些方面中，间距可约等于岛状物的尺寸。因此，举例而言，若岛状物直径为30nm，则各岛状物之间将有30nm的间距。此外，正如所述，GaN材料可沿垂直于钻石层工作表面的C轴方向排列，因而，来自氮化镓材料的镓可沿A-B轴排列。 
应注意，随着半导体沿垂直方向成长，已存在于晶格中的晶体差排被逐渐消除。在一些方面中，也可使用热循环来加速地消除差排。 
所得半导体装置具有以磊晶方式连接至下伏基板的半导体层，该半导体层大致上为单晶。在下伏基板为钻石的情况下，由于钻石晶格与半导体晶格之间十分匹配，故热传递性质得以改进，这些高品质半导体可用于各种装置中，包括LED、激光二极管、p-n接面装置、p-i-n接面装置、SAW及BAW滤波器及其类似装置。 
图2所示，是一种具有抛光表面24钻石层22的半导体装置，将缓冲层26沉积于钻石层22的抛光表面24上，且将大致上为单晶的半导体层28沉积于缓冲层26上，可涵盖众多类型的钻石材料。实施例包括但不限制于天然及合成钻石材料、多晶钻石、单晶钻石及其类似材料。在一方面中，钻石材料可为多晶钻石层，应注意，可利用提供任何类型的钻石层，经适当抛光以作为提供半导体及/或缓冲层沉积的一大致平坦的表面，可利用各种不同的方法抛光钻石层，须视生长方法及钻石层相对于抛光装置的方向而定。举例而言，可在生长表面上形成及抛光钻石层，或当移除晶种模时，钻石层可在晶种表面上形成且加以抛光。在一方面中，钻石层在生长表面上抛光，此与在一些方面中自晶种表面抛光相比可能较佳，因为晶种表面处产生的许多差排在成长过程中得以修复。另外，钻石层的厚度会影响抛光所需的时间量及工作量，因此，在一些方面中，利用薄于应用所需厚度的钻石层为有益的。在一方面中，举例而言，钻石层的厚度可小于50μm；在另一方面中，钻石层的厚度可为20μm或20μm以下；在另一方面中，钻石层的厚度可为约1μm至约30μm；在另一方面中，钻石层的厚度可为约5μm至约30μm；在另一方面中，钻石层的厚度可为小于约1μm。 
众多缓冲层材料均可用于本文所述的技术中，在一方面中，举例而言，缓冲层可为碳化物、氮化物、氧化物或其组合，但是缓冲层材 料必须能够与钻石层区域匹配，因此，可使用符合此要求的任何碳化物、氮化物或氧化物，实施例包括但不限于诸如碳化钛、碳化锆、石墨烯、氮化铝、氮化硼铝、氮化钛、氮化钽、氧化锌、氧化镍及其组合。另外，可以对缓冲材料具可行性的任何已知的晶格配置来沉积形成该缓冲层，且可添加化学计算量或非化学计算量的碳化物或氮化物形成元素，诸如钛。举例而言，缓冲层可以纤锌矿结构、六面晶系、立方晶系、非晶形或其组合形式沉积。 
如上所述，将缓冲层及/或半导体层沉积于一大致平坦的表面上，平坦度意谓全面平坦度或局部平坦度；全面平坦度为表面层上存在的弯曲量，虽然全面平坦度对半导体材料的沉积影响较小，该弯曲量依旧会影响总体产物及制造过程，因此在多数情况下应将弯曲量其减到最小，在一方面中，举例而言，在沿基板2时长的距离内，在凸部或凹部的弯曲均应小于约2μm。在本申请中，更重要的平坦度量度为基板的局部平坦度，该局部平坦度或光滑度被称为RA，且在本文中有更特定的定义，在一方面中，基板的RA应小于或等于约15nm；在另一方面中，基板的RA应在约1nm与约10nm之间。另外，抛光诸如钻石的基板的各种方法在此项技术中为熟知的，且应将任何此类抛光方法视为在本发明范畴内，该类方法的一个非限制性实例为CMP工艺。在本发明的方面中，将钻石层沉积于硅或其他基板上，该类基板可额外有助于在抛光期间固持及定位钻石层。 
钻石材料具有极佳的导热性质，此使其可理想地结合至如本文所述的半导体装置中。因此，半导体装置中存在的热传递可自装置中至钻石材料加速其传递。应注意，本发明不限于特定热传输理论。因而，在一方面中，自装置内部的热加速运动可至少部分归因于热量进入或经过钻石层；由于钻石的导热性质，热可经由钻石层快速横向扩散至半导体装置的边缘，边缘周围存在的热将更快速地消散至空气或诸如散热器或装置支撑物的周围结构中；另外，钻石层与半导体装置结合的一部分表面积曝露于空气中，因此钻石层将更快速消散来自这些装置的热。因为钻石的热导率大于半导体层或与其热耦接的其他结构的热导率，所以可由钻石层作为热沉。因此，将半导体层中累积的热量引入钻石层中，且热量横向扩散自装置散出。如此热量加速传递，可 使半导体装置具有非常低的工作温度。另外，加速热传递不仅可冷却半导体装置，而且可减少位于半导体装置附近许多电子组件上的热负载。 
应了解，以下关于钻石沉积技术为一般论述，其有可能或不可能适用在特定层或特定应用中，且所述技术可在本发明的各种方面之间广泛变化。一般而言，钻石层可用包括各种气相沉积技术的任何已知方法形成。许多已知的气相沉积技术可用来形成这些钻石层，最常见的气相沉积技术包括化学气相沉积(CVD)及物理气相沉积(PVD)，但若欲获得类似性质及结果，则可使用任何类似方法。在一方面中，可利用CVD技术，诸如热灯丝、微波电浆、氧乙炔焰、射频CVD、激光CVD(LCVD)、金属有机CVD(MOCVD)、激光切除、保形钻石涂布法及直流电弧技术。典型CVD技术使用气体反应物以层或薄膜的形式沉积钻石或类钻材料，这些气体一般包括少量(也就是小于约5％)以氢气稀释的含碳材料，诸如甲烷。各种特定CVD工艺，包括设备及条件，以及CVD用于半导体层的方法为本技术领域的技术人员所熟知。在另一方面中，可利用PVD技术，诸如溅镀、阴极电弧及热蒸发；另外，可额外使用分子束磊晶法(MBE)、原子层沉积(ALD)及其类似方法，此外，可使用特定沉积条件以便调整欲沉积材料的确切类型，类钻碳、无晶钻石或纯钻石。 
可在基板的生长表面上形成适当的成核增强层，以便改进钻石层的品质及沉积时间。如所描述，可将钻石层沉积于包括例如硅晶圆或模具的各种适当材料上。特定而言，欲形成钻石层，可通过将可适用的核(诸如钻石核)沉积于基板的钻石生长表面上，接着使用气相沉积技术使核成长成为钻石薄膜或层，在本发明的一方面中，可将薄的成核增强层涂布于基板上以增强钻石层的成长，接着将钻石核置于成核增强层上，经由CVD进行钻石层的成长。 
本技术领域的技术人员可识别出能作为成核增强物的各种适当材料。在本发明的一方面中，成核增强物可为选自一种由金属、金属合金、金属化合物、碳化物、碳化物形成元素及其混合物组成的材料中。碳化物形成材料的实施例可包括但不限于钨(W)、钽(Ta)、钛(Ti)、锆(Zr)、铬(Cr)、钼(Mo)、硅(Si)及锰(Mn)；另外，碳化物的实施例包括 碳化钨(WC)、碳化硅(SiC)、碳化钛(TiC)、碳化锆(ZrC)及其混合物。 
成核增强层为一足够薄层，在使用时不会对钻石层的热传输性质造成负面影响。在一方面中，成核增强层的厚度可能小于约0.1μm。在另一方面中，厚度可小于约10nm；在另一方面中，成核增强层的厚度小于约5nm；在本发明的另一方面中，成核增强层的厚度小于约3nm。 
利用许多不同的方法，可以提高钻石层成核表面上的钻石品质，该钻石层是以气相沉积技术制成。举例而言，钻石粒子品质可通过降低甲烷流动速率，且增加钻石沉积前期期间的总气体压力来提高。所述措施可降低碳的分解速率，且提高氢原子的浓度。因此，较高百分比的碳将以sp3键结结构沉积，且所形成的钻石核的品质得以提高。另外，可增加基板的生长表面或成核增强层上所沉积钻石粒子的成核速率，以降低钻石粒子之间的间隙大小。提高成核速率的方法的实施例包括但不限于：将适当量(通常约100伏特)的负偏压施用于生长表面；用可部分保留于生长表面上的精细钻石浆料或粉末抛光成长表面，及诸如通过碳、硅、铬、锰、钛、钒、锆、钨、钼、钽及其类似物的离子植入或通过PVD或PECVD等方法控制成长表面的组成。与CVD工艺相比，PVD工艺典型可在较低温度下进行，在一些情况下，可低于约200℃，诸如约150℃。提高钻石成核的其他方法可易于为本技术领域的技术人员所了解。 
在本发明的一方面中，钻石层可形成为保形钻石层，保形钻石涂布法可提供优于现有已知钻石膜工艺的好处，保形钻石涂布法可在包括非平面基板的各种基板上进行。在没有偏压的情况，可在钻石成长的条件下预处理生长表面，以形成碳膜。钻石成长条件可为现有已知钻石CVD沉积在没有施加偏压下的条件；结果，可形成典型小于约100埃 
Figure BSA00000154788600121
的碳薄膜，预处理步骤可在诸如约200℃至约900℃，几乎任何生长温度下执行，但低于约500℃较佳，不受任何特定理论束缚，碳薄膜可在短时间(例如小于1小时)内形成，且为具氢端的非晶质碳。 
在形成碳薄膜之后，接着生长表面可经钻石生成条件以形成保形钻石层。钻石成长条件可为通常用于传统CVD钻石成长条件。然而，不同于现有已知钻石膜生长，使用以上预处理步骤产生的钻石膜产生保形钻石膜，大致上不需孕核时间，保形钻石膜即可在整个生长表面 上开始成长。另外，连续膜(例如大致上无晶粒边界者)，可在约80nm之内成长。与具有晶界的层相比，大致上无晶界的钻石层可更有效地移动热量。 
根据本发明方面，钻石层可具有能使半导体装置散热冷却的任何厚度，厚度可视应用及半导体装置结构而变化。举例而言，较大散热要求可能需要较厚钻石层，厚度也可视用于钻石层的材料而变化；也就是说，在一方面中，钻石层的厚度可为约10至约50μm；在另一实例中，钻石层的厚度可能小于或等于约10μm；在另一实例中，钻石层的厚度可为约50μm至约100μm；在另一实例中，钻石层的厚度可能大于约50μm。 
另外，在一些方面中，钻石层可为传导性钻石层。可利用各种技术来使钻石层具有传导性，所述技术为本技术领域的技术人员所已知。举例而言，可将各种杂质掺杂至钻石层的晶格中，所述杂质可包括诸如硅、硼、磷、氮、锂、铝、镓等元素。在一特定方面中，举例而言，可用硼掺杂在钻石层中，以形成p型传导性钻石层。杂质也可包括晶格内的金属粒子，但不可干扰装置的功能(例如阻挡LED发出的光)。在一特定方面中，可用硼掺杂在钻石层中，以产生p型半导体材料。 
许多种半导体材料皆可用于本发明的装置中，半导体层可包括适用于形成电子装置、半导体装置或其类似装置的任何材料中。许多半导体是以硅、镓、铟及锗为基础中。然而，适用于半导体层的材料可包括但不限于硅、碳化硅、硅锗、砷化镓、氮化镓、锗、硫化锌、磷化镓、锑化镓、磷砷化镓铟、磷化铝、砷化铝、砷化铝镓、氮化镓、氮化硼、氮化铝、砷化铟、磷化铟、锑化铟、氮化铟及其复合物。然而，在一方面中，半导体层可包括硅、碳化硅、砷化镓、氮化镓、磷化镓、氮化铝、氮化铟、氮化铟镓、氮化铝镓或这些材料的复合物。 
在一些其他具体实例中，可形成非以硅为基础的装置，诸如以砷化镓、氮化镓、锗、氮化硼、氮化铝、基于铟的材料及其复合物为基础的装置中；在另一具体实例中，半导体层可包含氮化镓、氮化铟镓、氮化铟及其组合。在一特定方面中，半导体材料为氮化镓；在另一特定方面中，半导体材料为氮化铝。其他可使用的半导体材料包括氧化铝(Al2O3)、氧化铍(BeO)、钨、钼、c-Y2O3、c-(γ0.9La0.1)2O3、c-Al23O27N5、 c-MgAl2O4、t-MgF2、石墨及其混合物，在一特定方面中，半导体材料可为氮化镓；在另一特定方面中，半导体材料可为氮化硼铝或氮化硼。应注意，掺杂半导体材料可为现有已知的技术；在一特定方面中，可用硅掺杂氮化镓以形成n型半导体材料。 
另外，半导体材料可具有任何已知的结构，例如但不限于立方晶系(闪锌矿(zincblende或sphalerite))、纤锌矿结构、菱形六面体、石墨结构、乱层石墨(turbostratic)、热解结构(pyrolytic)、六方晶系、非晶形或其组合。如所描述，半导体层14可用本技术领域的技术人员已知的任何方法形成，可利用各种已知的气相沉积方法沉积所述层且可使沉积以渐进方式发生。另外，可在任一所述沉积步骤之间进行表面处理，以便为后续沉积提供光滑表面，该表面处理可通过任何已知方法，诸如通过化学蚀刻、抛光、擦光、研磨等来实现。 
本发明另外提供制造立方晶系氮化镓层及相关装置的方法。氮化镓通常以纤锌矿结构形式沉积于基板上，但纤锌矿结构形式的氮化镓具有压电特性，当作为一些应用时会造成阻碍。举例而言，当电流过纤锌矿结构的氮化镓LED时，氮化镓晶格将依流过该层的电量而相对移动，此运动产生内应力，最终限制了LED可产生的发光量。因为立方晶系的氮化镓不具有压电特性，所以可消除这些问题。 
在一方面中，举例而言，一种制造立方晶格半导体装置的方法，其步骤可包括将一钻石层的一工作表面抛光成一大致平坦的表面、将一缓冲层沉积于该钻石层的该工作表面上、及将一氮化镓材料沉积于该缓冲层上，该缓冲层使该氮化镓材料定向为一立方晶系的氮化镓层。如本文所述，缓冲层可使沉积的氮化镓晶种沿单一方向定向，因而，具有立方晶系定向的缓冲层可使氮化镓晶种以立方晶系定向沉积；因此，因为晶种呈立方晶系定向，所以由此成长的氮化镓材料将为立方晶系。 
许多材料可用来形成立方晶系氮化镓的缓冲层。实施例包括但不限制于钛、铬、铪、钒、铌、钽的碳化物或氮化物及其组合，可添加化学计算量或非化学计算量添加所述元素。举例而言，一种适用的缓冲层为氮化钛，在氮化钛层上沉积氮化镓，氮化镓将沉积且成长为立方晶系的氮化镓层。 
在本发明的另一方面中，石墨烯层可用作缓冲层以定向沉积于其上的半导体层，石墨烯层可沉积于基板上且以热压的方式使其与基板晶格对准排列。举例而言，若基板为钻石层，石墨烯层的每两个或三个碳原子将会与钻石层中的碳原子对准，此尤其可适用于非单晶的钻石层；通过如所述般与石墨烯层对准，使多晶钻石层有效地转化为上面可沉积诸如氮化镓的半导体的单晶晶格。此对准配置不仅降低了半导体内的热应力，而且可改进热传递。 
因此，在一方面中，提供一种制造半导体装置的方法。该类方法可包括将一石墨烯层沉积于一基板的工作表面上、对该石墨烯层施加压力及热，以助于使该石墨烯层与至少50％的基板原子对准、及将一氮化镓层沉积于该石墨烯层上；在另一方面中，该基板可为一钻石层，且将该石墨烯层沉积于该钻石层的工作表面上，其步骤可包括将该钻石层的工作表面抛光成一大致平坦的表面、及对该石墨烯层施加压力及热，以在该石墨烯层界面处使至少一部分的该钻石层重组成为大致上为单晶的钻石晶格。除钻石层外，适当基板材料包括金属、玻璃、陶瓷、单晶硅、多晶硅、半导体及其组合。 
在另一方面中，石墨烯可用作两个非钻石层之间的缓冲层。举例而言，可将石墨烯层定位于硅基板与氮化铟半导体层之间；通过热及压力使这些材料退火，形成连接有磊晶氮化铟层的硅晶圆，接着可利用此表面来成长氮化镓层，所得氮化镓铟((In，Ga)N)材料为立方晶系。 
实施例 
以下实施例说明根据本发明的方面制造半导体装置的各种技术。然而，应了解，以下内容仅例示或说明本发明原理的应用，本技术领域的技术人员可在不背离本发明的精神及范畴的情况下，设计出众多修改及替代性组成、方法及系统，本发明的权利要求书意欲涵盖所述修改及配置。因此，尽管以上已详细地描述了本发明，但以下实施例结合本发明的若干个特定具体实例提供进一步的细情。 
实施例1 
向经抛光的(100)方向的硅晶圆溅镀厚约10nm的非晶硅，通过现有已知微影技术蚀刻涂层，使原始晶格的纳米岛状物(宽约10μm)裸露，接着将晶圆置放于CVD系统中以生长钻石膜。 
使用极低甲烷含量(H2的0.5％)以避免钻石自发成核，施加偏压使钻石在晶格岛状物上成长；随后，将甲烷含量升至1％，以增强钻石膜的生长，直至厚度为10μm，此时产生(100)方向钻石膜的准单晶，将钻石膜抛光至平坦度(RA)仅有数纳米，使用分子束磊晶法(MBE)在界面处生长出氮化铝。随后，形成具有相同间距的纳米棒，所述纳米棒最终由连续的氮化镓晶格覆盖。 
实施例2 
在硅晶圆上形成厚度约20μm的CVD钻石层，将该钻石层抛光至平坦度小于每时2μm，及RA小于1μm。对经抛光的表面进行溅镀，以形成数纳米的非晶氮化铝层，如实施例1中般，使用MBE法来生长出具有均匀分布及类似晶体方向的氮化镓岛状物，借助于MBE使氮化镓岛状物成长成连续的氮化镓层。 
实施例3 
如实施例2中所述溅镀氮化钛的钻石膜，通过氮化钛→氮化铝→氮化镓的方法，使氮化钛层化至氮化镓，因为氮化钛与氮化铝之间的晶格相似，所以氮化铝在氮化钛上沉积结果为立方体系氮化铝层。以类似的方式，氮化铝层上所沉积的氮化镓层也定向为立方晶系层。 
当然，应了解，以上所述的配置仅例示说明本发明原理的应用。本技术领域的技术人员可在不背离本发明的精神及范畴的情况下，设计出众多修改及替代性配置，且本发明的权利要求书意欲涵盖所述修改及配置。因此，尽管以上已结合目前本发明的最实用及最佳的具体实施例，内容详细具体地描述了本发明，但是本技术领域的技术人员应显而易知的是，可在不背离本文所述的原理及概念的情况下对包括(但不限于)尺寸、材料、形状、形式、功能及操作方式的变化作修改，以进行组合及使用。 

Claims (1)

1.一种半导体装置的制造方法，其特征在于：
将一石墨烯层沉积于一基板的工作表面上；
对该石墨烯层施加压力及热以有助于使该石墨烯层与至少50％的基板原子对准；以及
将一氮化镓层沉积于该石墨烯层上；
其中，该基板为一钻石层，且将该石墨烯层沉积于该钻石层的工作表面上包括：
将该钻石层的工作表面抛光成一大致平坦的表面；及
对该石墨烯层施加压力及热以在该石墨烯层界面处使至少一部分的该钻石层重组成为大致上为单晶的钻石晶格。
CN2010102057580A 2009-06-16 2010-06-17 半导体装置的制造方法 Active CN101924020B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18755709P 2009-06-16 2009-06-16
US61/187,557 2009-06-16

Publications (2)

Publication Number Publication Date
CN101924020A CN101924020A (zh) 2010-12-22
CN101924020B true CN101924020B (zh) 2012-09-05

Family

ID=43305656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102057580A Active CN101924020B (zh) 2009-06-16 2010-06-17 半导体装置的制造方法

Country Status (3)

Country Link
US (3) US8183086B2 (zh)
CN (1) CN101924020B (zh)
TW (1) TW201101373A (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US20110108854A1 (en) * 2009-11-10 2011-05-12 Chien-Min Sung Substantially lattice matched semiconductor materials and associated methods
US20140021444A1 (en) * 2010-05-31 2014-01-23 Snu R&Db Foundation Electronic device and manufacturing method thereof
US20120261721A1 (en) * 2011-04-18 2012-10-18 Raytheon Company Semiconductor structures having nucleation layer to prevent interfacial charge for column iii-v materials on column iv or column iv-iv materials
JP6100789B2 (ja) * 2011-10-21 2017-03-22 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． スロット付き基板を用いることによる低い反りのウエハ接合
CN102412352A (zh) * 2011-11-10 2012-04-11 杭州创元光电科技有限公司 用石墨烯制作的大功率led光源封装结构及其生产工艺
JP5591784B2 (ja) 2011-11-25 2014-09-17 株式会社東芝 配線及び半導体装置
US8686527B2 (en) * 2012-06-22 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Porous Si as CMOS image sensor ARC layer
CN102856173B (zh) * 2012-09-29 2015-03-18 京东方科技集团股份有限公司 一种多晶硅薄膜及其制备方法、阵列基板、显示装置
US9259818B2 (en) * 2012-11-06 2016-02-16 Sinmat, Inc. Smooth diamond surfaces and CMP method for forming
US9240317B2 (en) 2013-03-28 2016-01-19 Umm Al-Qura University High temperature GaN based super semiconductor and fabrication process
GB201319117D0 (en) 2013-10-30 2013-12-11 Element Six Technologies Us Corp Semiconductor device structures comprising polycrystalline CVD Diamond with improved near-substrate thermal conductivity
CN103779193A (zh) * 2014-01-27 2014-05-07 苏州能讯高能半导体有限公司 基于金刚石衬底的氮化物半导体器件及其制备方法
US9064698B1 (en) 2014-03-30 2015-06-23 International Business Machines Corporation Thin-film gallium nitride structures grown on graphene
DE102014107909A1 (de) * 2014-06-05 2015-12-17 Infineon Technologies Ag Leiterplatten und Verfahren zu deren Herstellung
FR3029683B1 (fr) * 2014-12-05 2017-01-13 Commissariat Energie Atomique Dispositif electronique a element filaire s'etendant a partir d'une couche electriquement conductrice comportant du carbure de zirconium ou du carbure de hafnium
CN104916527B (zh) * 2015-05-15 2018-03-02 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
TWI546425B (zh) * 2015-05-22 2016-08-21 國立成功大學 鑽石成核方法及其所形成之結構
CN104900497A (zh) * 2015-06-15 2015-09-09 北京工业大学 一种在非金属衬底上直接生长石墨烯的方法
US20170037534A1 (en) * 2015-08-07 2017-02-09 North Carolina State University Direct conversion of h-bn into c-bn and structures for a variety of applications
US9728483B2 (en) 2015-12-09 2017-08-08 Honeywell Federal Manufacturing & Technologies, Llc Method of forming an integrated circuit with heat-mitigating diamond-filled channels
CN106024584A (zh) * 2016-05-27 2016-10-12 清华大学 半导体结构以及制备半导体结构的方法
CN106024760B (zh) * 2016-06-02 2018-06-29 中国科学院上海微系统与信息技术研究所 一种用于磁场屏蔽的半导体器件及其制作方法
KR102422422B1 (ko) * 2017-06-01 2022-07-19 삼성전자주식회사 그래핀을 포함하는 반도체 소자 및 그 제조방법
CN110828292A (zh) * 2018-08-13 2020-02-21 西安电子科技大学 基于复合衬底的半导体器件及其制备方法
WO2020263845A1 (en) * 2019-06-24 2020-12-30 Akash Systems, Inc. Material growth on wide-bandgap semiconductor materials
CN113355650B (zh) * 2020-03-03 2023-03-10 核工业理化工程研究院 AlN-金刚石热沉、制备方法和应用以及半导体激光器封装件
CN112750690A (zh) * 2021-01-18 2021-05-04 西安电子科技大学 金刚石衬底上的N极性面GaN/InAlN异质结及制备方法
CN112981535B (zh) * 2021-04-20 2021-08-24 北京科技大学 一种金刚石基氮化镓复合衬底的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1993802A (zh) * 2004-05-13 2007-07-04 宋健民 钻石底半导体装置及形成方法
CN101047215A (zh) * 2006-03-30 2007-10-03 中国砂轮企业股份有限公司 钻石基板及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5373171A (en) * 1987-03-12 1994-12-13 Sumitomo Electric Industries, Ltd. Thin film single crystal substrate
EP0669412B1 (en) * 1994-02-25 2002-05-22 Sumitomo Electric Industries, Ltd. Aluminim nitride thin film substrate and process for producing same
JP3344441B2 (ja) * 1994-03-25 2002-11-11 住友電気工業株式会社 表面弾性波素子
JP3168961B2 (ja) * 1997-10-06 2001-05-21 住友電気工業株式会社 ダイヤモンド基板及びダイヤモンド基板の評価方法並びにダイヤモンド表面弾性波フィルタ
US6416865B1 (en) * 1998-10-30 2002-07-09 Sumitomo Electric Industries, Ltd. Hard carbon film and surface acoustic-wave substrate
US6815241B2 (en) * 2002-09-25 2004-11-09 Cao Group, Inc. GaN structures having low dislocation density and methods of manufacture
EP1589916A2 (en) * 2003-02-07 2005-11-02 Optobionics Corporation Implantable device using diamond-like carbon coating
JP2008528420A (ja) * 2005-01-26 2008-07-31 アポロ ダイヤモンド，インク ダイヤモンド上の窒化ガリウム発光デバイス
TWI269436B (en) * 2006-04-03 2006-12-21 Univ Tamkang Substrate used for surface acoustic wave device
JP2009076694A (ja) * 2007-09-20 2009-04-09 Panasonic Corp 窒化物半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1993802A (zh) * 2004-05-13 2007-07-04 宋健民 钻石底半导体装置及形成方法
CN101047215A (zh) * 2006-03-30 2007-10-03 中国砂轮企业股份有限公司 钻石基板及其制作方法

Also Published As

Publication number Publication date
CN101924020A (zh) 2010-12-22
US20130126903A1 (en) 2013-05-23
US20100314627A1 (en) 2010-12-16
TW201101373A (en) 2011-01-01
US20140231825A1 (en) 2014-08-21
US8183086B2 (en) 2012-05-22

Similar Documents

Publication Publication Date Title
CN101924020B (zh) 半导体装置的制造方法
TWI402385B (zh) 鑽石底半導體裝置以及其相關方法
US7799600B2 (en) Doped diamond LED devices and associated methods
US8753911B2 (en) Diamond LED devices and associated methods
CN101241883A (zh) 氮化镓层的制备方法
US20110024767A1 (en) Semiconductor Substrates, Devices and Associated Methods
US7867802B2 (en) Diamond LED devices and associated methods
US20180158672A1 (en) Crystalline Semiconductor Growth on Amorphous and Poly-Crystalline Substrates
JP6479198B2 (ja) 単結晶ｉｉｉａ族窒化物層を備える半導体ウェハ
US7846767B1 (en) Semiconductor-on-diamond devices and associated methods
US8778784B2 (en) Stress regulated semiconductor devices and associated methods
US20150035123A1 (en) Curvature compensated substrate and method of forming same
TW201133945A (en) Diamond LED devices and associated methods
US7781256B2 (en) Semiconductor-on-diamond devices and associated methods
US20140159055A1 (en) Substrates for semiconductor devices
TWI698553B (zh) 氮化鋁陶瓷基板表面改質的方法
US8110846B2 (en) Diamond semiconductor devices and associated methods
US20240113174A1 (en) Laminate and method of manufacturing laminate
Wang et al. Effect of TMGa flux on GaN films deposited on Ti coated on glass substrates at low temperature
CN108110108A (zh) Si基LED外延片及制造方法
Bi Subject Index of Volume 392r1
TW201446995A (zh) 一種薄膜濺鍍技術可製作ｐ型ＧａＮ為主的ＩＩＩ－ｎｉｔｒｉｄｅ半導體薄膜
TW201823528A (zh) 可磊晶之散熱基板與其製作方法
TW201110283A (en) Diamond based semiconductor device and its associated method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211223

Address after: Building 21b, Vanke enterprise residence, No. 63, Qianwan 1st Road, Nanshan District, Shenzhen, Guangdong

Patentee after: Shenzhen Qianhai Kechuang graphene New Technology Research Institute

Address before: Taipei County, Taiwan, China

Patentee before: Song Jianmin

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231010

Address after: 518000, 2nd Floor, Unit B, Building 21, Vanke Qianhai Enterprise Mansion, No. 63 Qianwan 1st Road, Qianhai Shengang Cooperation Zone, Nanshan Street, Qianhai Shengang Cooperation Zone, Shenzhen, Guangdong Province

Patentee after: Shenzhen Kezhuan Technology Co.,Ltd.

Address before: Building 21B, Vanke Enterprise Mansion, No. 63 Qianwan 1st Road, Nanshan District, Shenzhen, Guangdong Province, 518000

Patentee before: Shenzhen Qianhai Kechuang graphene New Technology Research Institute

TR01 Transfer of patent right