CN101911475B - 具有低噪声和低转换损失的正交射频混频器 - Google Patents

具有低噪声和低转换损失的正交射频混频器 Download PDF

Info

Publication number
CN101911475B
CN101911475B CN200980101694.5A CN200980101694A CN101911475B CN 101911475 B CN101911475 B CN 101911475B CN 200980101694 A CN200980101694 A CN 200980101694A CN 101911475 B CN101911475 B CN 101911475B
Authority
CN
China
Prior art keywords
switch
coupled
difference
duty cycle
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980101694.5A
Other languages
English (en)
Other versions
CN101911475A (zh
Inventor
阿尔贝托·奇卡利尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN101911475A publication Critical patent/CN101911475A/zh
Application granted granted Critical
Publication of CN101911475B publication Critical patent/CN101911475B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/145—Balanced arrangements with transistors using a combination of bipolar transistors and field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0084—Lowering the supply voltage and saving power

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

在本发明的一个实施例中，揭示一种用于信号的卷积的方法，其包括：产生各自彼此异相九十度的倍数的四个相控半工作循环时钟；将所述四个相控半工作循环时钟耦合到四相半工作循环混频器中；以及响应于所述四个相控半工作循环时钟而开关所述四相半工作循环混频器中的开关，以将差分输入信号与所述四个相控半工作循环时钟卷积，从而同时产生双差分输出端口上的差分同相输出信号和差分正交相输出信号。

Description

具有低噪声和低转换损失的正交射频混频器
技术领域
本发明的实施例大体涉及无线电发射器和无线电接收器。更特定来说，本发明的实施例涉及射频(RF)混频器。
背景技术
射频(RF)混频器一般为用于改变输入信号中的一者的频率的三端口射频组件。在无线电发射器中，RF混频器还可被称为升频转换器。当用于无线电接收器中时，RF混频器还可被称为降频转换器。
RF混频器可为有源组件或无源组件。为实现小规模大小，RF混频器通常使用由接收电源的晶体管形成的有源组件，以使得其可与其它射频组件和装置一起集成到集成电路中。
现参看背景技术图1，说明RF混频器100的示意符号。所述混频器100具有两个输入端口LO、IF/RF和一个输出端口RF/IF。如果用作升频转换器，那么输入端口为本地振荡输入端口LO和中频输入端口IF，且输出端口为射频输出端口RF。如果混频器用作降频转换器，那么输入端口为本地振荡输入端口LO和射频输入端口RF，且输出端口为中频输出端口IF。LO端口接收来自振荡信号源的本地振荡信号。
混频器的目的为改变信号的频率，同时理想地保持关于信号的其它一切相同。在图1中，第一信号以特定频率f1耦合到混频器100的IF/RF端口。载波信号以第二频率(f2)耦合到混频器100的LO端口。在混频器100的RF/IF输出端口处形成可选择性地使用的两个不同输出信号。为升频转换到较高频率输出信号，选择具有等于两个输入频率的和(f1+f2)的频率的同相输出信号。为降频转换到较低频率输出信号，选择具有等于两个输入频率之间的差(f1-f2)的频率的输出信号。
举例来说，语音的声波处于20到20,000赫兹的低频范围中。另一方面，蜂窝式通信系统的载波频率处于高得多的频带中(例如，900,000,000赫兹)。举例来说，为了用蜂窝式电话谈话，语音频率需要升频转换到蜂窝式通信中所使用的蜂窝式载波频率。一个或一个以上混频器用于将人类语音的频带或范围改变到蜂窝式载波频率的频带。
混频器的一个重要特性为转换增益。转换增益为输出信号的振幅与输入信号的振幅(并非本地振荡LO信号)的比率。可将转换增益表达为功率比。如果转换增益小于一(分数)，那么实际存在穿过混频器的损失。
混频器的另一重要特性为其噪声指数(NF)。通过将混频器的输入端口(并非本地振荡LO输入端口)处的信噪比(SNR)除以混频器的输出端口处的信噪比(SNR)并将比率转换为分贝来确定混频器的噪声指数。
因此，可通过增大转换增益并降低噪声指数来改进混频器。通过在混频器中增大转换增益并降低噪声指数，对于其它RF组件的要求可较宽松，进而产生使用较少集成电路裸片面积的较简单的设计且可能产生具有较少噪声的放大的功率节省设计。
发明内容
通过所附权利要求书来概述本发明的实施例。
附图说明
图1是说明射频混频器的示意符号的背景技术图。
图2A是四相半(50％)工作循环正交混频器系统的第一实施例的功能框图。
图2B是说明图2A的四相半(50％)工作循环正交混频器系统中所说明的混频器的示范性实施方案的示意图。
图3A到图3D说明响应于四个相控半工作循环时钟的图2A、图2B中所展示的混频器中的开关的开关活动。
图4A到图4D是说明四相中的每一者的四个相控半工作循环时钟或本地振荡信号的波形图。
图5A是四相半(50％)工作循环正交混频器系统的第二实施例的功能框图。
图5B是说明图5A的四相半(50％)工作循环正交混频器系统中所说明的混频器的示范性实施方案的示意图。
图6A到图6D说明响应于四个相控半工作循环时钟的图5A、图5B中所展示的混频器中的开关的开关活动。
图7A到图7D是说明四相中的每一者的四个相控半工作循环时钟或本地振荡信号的波形图。
图8说明其中可使用本发明的实施例的简化无线电系统的功能框图。
图9说明可应用于实施图2A和图5A中所说明的正交混频器的不同类型的开关。
具体实施方式
在本发明的实施例的以下详细描述中，陈述众多特定细节以便提供对本发明的详尽理解。然而，所属领域的技术人员将显而易见，可在无这些特定细节的情况下实践本发明的实施例。在其它情形下，未详细描述众所周知的方法、程序、组件和电路以免不必要地混淆本发明的实施例的各方面。
前言
本发明的实施例包括用于具有提供低噪声和低转换损失的转移函数的平衡百分之五十工作循环混频器的方法、设备和系统。
25％工作循环混频器产生极少噪声且具有低转换损失，其两者均为RF混频器中的所要质量。然而，25％工作循环混频器遭受具有本地振荡器端口上的信号的升高时间和下降时间的极严格的要求。此外，极难以产生用于25％工作循环混频器的操作的四个25％工作循环矩形波形的良好控制集合。
因此，希望设计一种混频器，其以具有50％工作循环的方形波形来与25％工作循环混频器的内部产生的转移函数一起操作以实现低噪声和低转换损失。
四相半工作循环混频器系统
现参看图2A，说明四相半(50％)工作循环正交混频器系统200的第一实施例的功能框图。
正交混频器系统200包括正交混频器204。混频器系统200进一步包括如图所示耦合在一起的电(例如，电流或电压)差分信号源202、四相半(50％)工作循环正交混频器204的第一实施例、双差分电(例如，分别为电流或电压)负载206和四相时钟产生器或本地振荡器208。在集成电路中，一个或一个以上层中的导电迹线可用于将系统的元件耦合在一起。四相半工作循环正交混频器204也可称为串联-并联双平衡开关混频器。
举例来说，电(例如，电流或电压)差分信号源202提供与RF输入信号或IM输入信号成比例的RF-IN和RF-INb上的差分电流或电压信号。差分电流或电压信号耦合到混频器204中。
四相半工作循环混频器204具有双端或差分输入端口201以接收RF-IN和RF-INb上的差分电流或电压输入信号。混频器204具有双差分同相/正交相输出端口210，其包括第一差分同相输出端口(BB-I、BB-Ib)210A和第二差分正交相输出端口(BB-Q、BB-Qb)210B。混频器204进一步接收来自时钟产生器或本地振荡器208的四个相控半工作循环时钟信号LO-I、LO-Ib、LO-Q和LO-Qb。
混频器204包括如图所示耦合在一起的开关211A-218A和开关211B-218B。开关211A-218A如图所示在混频器204的差分输入端口201与双差分输出端口210之间分别串联耦合到开关218A-218B。举例来说，开关211A在输入RF-IN与输出BB-I之间串联耦合到开关211B以形成串联耦合的开关211A-211B。此外，若干对串联耦合的开关如图所示进一步在混频器204的差分输入端口201与双差分输出端口210之间并联耦合。举例来说，串联耦合开关211A-211B如图所示在混频器204的差分输入端口(RF-IN、RF-INb)201与双差分输出端口(BB-I)210之间并联耦合到串联耦合的开关217A-217B。
归因于所述开关的耦合，混频器204也可称为串联-并联开关混频器或串联-并联双平衡混频器。因为通常功率未直接供应到开关，所以混频器204可被视为无源混频器。
如图2A中所展示，开关211A-218A和开关211B-218B具有耦合到四个相控半工作循环时钟或本地振荡信号LO-I、LO-Ib、LO-Q和LO-Qb中的一者的相应控制输入。本地振荡器信号LO-I耦合到开关211A、212A、215A和216A的控制输入。本地振荡器信号LO-Ib耦合到开关213A、214A、217A和218A的控制输入。本地振荡器信号LO-Q耦合到开关212B、213B、216B和217B的控制输入。本地振荡器信号LO-Qb耦合到开关211B、214B、215B和218B的控制输入。
参看图3A到图3D和图4A到图4D来描述响应于四个相控半工作循环时钟或本地振荡信号LO-I、LO-Ib、LO-Q和LO-Qb的开关211A-218A和开关211B-218B的开关活动。响应于四个相控半工作循环时钟的混频器204中的开关的开关活动在时间/频率域中将差分输入信号与四个相控半工作循环时钟卷积/相乘，以同时产生同相差分输出210A上的差分同相(I)信号和正交相差分输出210B上的差分正交相(Q)信号。在差分同相(I)信号和差分正交相(Q)信号由同一混频器504同时产生的情况下，可使用较少电路面积且可获得混频器的性能的改进。
双差分电(例如，分别为电流或电压)负载206耦合到混频器204的双差分同相/正交相输出端口210。如果差分信号源202正提供差分电流信号源，那么双差分电负载206为电流型负载，使得电流作为信号经由混频器从差分输入端口流动到双差分输出端口。如果差分信号源202正提供差分电压信号源，那么负载206为电压型负载，使得在差分输入端口处作为信号呈现的电压经由混频器而耦合到差分输出端口。
双差分输出负载206不仅提供适当负载，而且其还可将差分输入信号转换为单端输出信号。即，可将差分同相输出信号(BB-I、BB-Ib)转换为同相输出信号I，且可将差分正交相输出信号(BB-Q、BB-Qb)转换为正交相输出信号Q。
因为电流或电压可与混频器204一起使用，所以差分电流或电压源202可称为电差分信号源202，且双差分电流或电压负载206可称为双差分电负载206。
现参看图5A，说明四相半(50％)工作循环正交混频器系统500的第二实施例的功能框图。系统500包括如图所示耦合在一起的电(例如，电流或电压)差分信号源202、四相半(50％)工作循环正交混频器504的第二实施例、双差分电(例如，分别为电流或电压)负载206和四相时钟产生器或本地振荡器208。四相半工作循环正交混频器504也可称为级联双平衡开关混频器。
电差分信号源202、双差分电负载206和四相时钟产生器208在本文中其它处以相同参考数字加以描述，其描述出于简洁的原因以引用的方式并于此处。四相半(50％)工作循环混频器504的第二实施例的结构不同于四相半(50％)工作循环混频器204的第一实施例的结构。
四相半工作循环混频器504具有双端或差分输入端口201以接收RF-IN和RF-INb上的差分电流或电压输入信号。混频器504具有双差分输出端口210，其包括第一同相(I)差分输出端口(BB-I、BB-Ib)210A和第二正交相(Q)差分输出端口(BB-Q、BB-Qb)210B。混频器504进一步接收来自时钟产生器208的四个相控半工作循环时钟信号LO-I、LO-Ib、LO-Q和LO-Qb。
混频器504包括如图所示耦合在一起的第一阶开关511-514以及第二阶开关521A-524A和521B-524B。并联耦合到差分输入端口201的开关511-514在混频器中的第一阶开关处，且串联耦合到混频器中的第二阶开关处的相应对并联开关521A-521B、522A-522B、523A-523B、524A-524B(其并联耦合到双差分同相/正交相输出端口)。在混频器中，第一阶开关在差分输入端口201与双差分I和Q输出端口210之间级联到相应第二阶开关中。举例来说，开关511的输出串联耦合到所述对并联开关521A-521B的输入。开关512的输出串联耦合到所述对并联开关522A-522B的输入。开关513的输出串联耦合到所述对并联开关523A-523B的输入。开关514的输出串联耦合到所述对并联开关524A-524B的输入。
更特定来说，开关511、521A串联耦合在差分输入端口(RFIN)201与同相差分输出端口(BB-I)210A之间。开关511、521B串联耦合在差分输入端口(RFIN)201与正交相差分输出端口(BB-Q)210B之间。
开关512、522A在差分输入端口(RFIN)201与同相差分输出端口(BB-Ib)210A之间串联耦合。开关512、522B串联耦合在差分输入端口(RFIN)201与正交相差分输出端口(BB-Qb)210B之间。
开关513、523A串联耦合在差分输入端口(RFINb)201与同相差分输出端口(BB-Ib)210A之间。开关513、523B串联耦合在差分输入端口(RFINb)201与正交相差分输出端口(BB-Qb)210B之间。
开关514、524A串联耦合在差分输入端口(RFINb)201与同相差分输出端口(BB-I)210A之间。开关514、524B串联耦合在差分输入端口(RFINb)201与正交相差分输出端口(BB-Q)210B之间。
归因于开关的耦合，混频器504也可称为级联开关混频器或级联双平衡开关混频器。因为通常功率并不直接供应到开关，所以混频器504可被视为无源混频器。
开关511-514、521A-524A、521B-524B如图5A中所展示具有耦合到四个相控半工作循环时钟或本地振荡信号LO-I、LO-Ib、LO-Q和LO-Qb中的一者的相应控制输入。第一阶开关511-514通常使LO-I或LO-Ib本地振荡信号耦合到其控制输入。本地振荡器信号LO-I耦合到开关511和513的控制输入。本地振荡器信号LO-Ib耦合到开关512和514的控制输入。第二阶开关521A-524A和521B-524B使LO-Q或LO-Qb本地振荡信号耦合到其控制输入。本地振荡器信号LO-Q耦合到521B、522A、523B和524A的控制输入。本地振荡器信号LO-Qb耦合到开关521A、522B、523A和524B的控制输入。
参看图6A到图6D和图7A到图7D来描述响应于四个相控半工作循环时钟或本地振荡信号LO-I、LO-Ib、LO-Q和LO-Qb的第一阶开关511-514和第二阶开关521A-524A、521B-524B的开关活动。响应于四个相控半工作循环时钟的混频器504中的开关的开关活动在时间/频率域中将差分输入信号与四个相控半工作循环时钟卷积/相乘，以同时产生双差分同相/正交相输出端口210的同相差分输出210A上的差分同相(I)信号和双差分同相/正交相输出端口210的正交相差分输出210B上的差分正交相(Q)信号。在差分同相(I)信号和差分正交相(Q)信号由同一混频器504同时产生的情况下，可使用较少电路面积且可获得混频器的性能的改进。
电流或电压负载206耦合到混频器504的双差分同相/正交相输出端口210。
四个相控半工作循环时钟信号
时钟产生器208产生例如图4A到图4D和图7A到图7D中所展示的四个相控半工作循环时钟或本地振荡信号LO-I、LO-Ib、LO-Q和LO-Qb。四个相控半工作循环时钟或本地振荡信号LO-I、LO-Ib、LO-Q和LO-Qb各自彼此异相九十度的倍数。举例来说，本地振荡信号LO-I与本地振荡信号LO-Q异相一倍或九十度。本地振荡信号LO-I与本地振荡信号LO-Ib异相两倍或一百八十度。本地振荡信号LO-I与本地振荡信号LO-Qb异相三倍或两百七十度。四个相控半工作循环时钟或本地振荡信号LO-I、LO-Ib、LO-Q和LO-Qb各自为具有百分之五十(50％)工作循环的方形波形。
现参看图4A、图7A，第一相401由时钟产生器208产生。在第一相401中，本地振荡信号LO-I和LO-Qb为逻辑高(例如，逻辑一)，且本地振荡信号LO-Q和LO-Ib为逻辑低(例如，逻辑零)。
现参看图4B、图7B，第二相402由时钟产生器208产生。在第二相402中，本地振荡信号LO-I和LO-Q为逻辑高(例如，逻辑一)，且本地振荡信号LO-Qb和LO-Ib为逻辑低(例如，逻辑零)。
现参看图4C、图7C，第三相403由时钟产生器208产生。在第三相403中，本地振荡信号LO-Ib和LO-Q为逻辑高(例如，逻辑一)，且本地振荡信号LO-Qb和LO-I为逻辑低(例如，逻辑零)。
现参看图4D、图7D，第四相404由时钟产生器208产生。在第四相404中，本地振荡信号LO-Ib和LO-Qb为逻辑高(例如，逻辑一)，且本地振荡信号LO-Q和LO-I为逻辑低(例如，逻辑零)。
四相半工作循环混频器操作
现参看图3A到图3D和图4A到图4D来描述四相半工作循环混频器204的第一实施例的操作。
大体来说，四个相控半工作循环时钟(LO-I、LO-Ib、LO-Q、LO-Qb)经产生而各自彼此异相九十度的倍数。四个相控半工作循环时钟耦合到四相半工作循环混频器204、205中。四相半工作循环混频器中的开关响应于四个相控半工作循环时钟而开关以将差分输入信号201与四个相控半工作循环时钟卷积，以同时产生双差分输出端口(BB-I、BB-Ib)(BB-Q、BB-Qb)210上的差分同相输出信号I和差分正交相输出信号Q。
参看图2A、图3A和图4A，在本地振荡信号LO-I和LO-Qb为逻辑高(例如，逻辑一)的第一相401中，开关211A-211B两者分别闭合，以使得RF-IN通过混频器204而到达耦合到负载206中的BB-I输出。开关215A-215B也闭合，以使得RF-INb通过混频器204而到达耦合到负载206中的BB-Ib输出。
参看图2A、图3B和图4B，在本地振荡信号LO-I和LO-Q为逻辑高(例如，逻辑一)的第二相402中，开关212A-212B两者均闭合，以使得RF-IN通过混频器204而到达耦合到负载206中的BB-Q输出。开关216A-216B两者也闭合，以使得RF-INb通过混频器204而到达耦合到负载206中的BB-Qb输出。
参看图2A、图3C和图4C，在本地振荡信号LO-Ib和LO-Q为逻辑高(例如，逻辑一)的第三相403中，开关213A-213B两者均闭合，以使得RF-IN通过混频器204而到达耦合到负载206中的BB-Ib输出。开关217A-217B两者也闭合，以使得RF-INb通过混频器204而到达耦合到负载206中的BB-I输出。
参看图2A、图3D和图4D，在本地振荡信号LO-Ib和LO-Q为逻辑高(例如，逻辑一)的第四相404中，开关214A-214B两者均闭合，以使得RF-IN通过混频器204而到达耦合到负载206中的BB-Qb输出。开关218A-218B两者也闭合，以使得RF-INb通过混频器204而到达耦合到负载206中的BB-Q输出。
一再地产生本地振荡信号的四个相以重复混频器204和经由混频器的相应路径中的晶体管的开关序列。
现参看图6A到图6D和图7A到图7D来描述四相半工作循环混频器504的第二实施例的操作。
参看图5A、图6A和图7A，在本地振荡信号LO-I和LO-Qb为逻辑高(例如，逻辑一)的第一相401中，开关511、521A两者分别闭合，以使得正RF输入端子RF-IN通过混频器504而到达耦合到负载206中的正同相输出端子BB-I。开关513、523A也闭合，以使得负RF输入端子RF-INb通过混频器504而到达耦合到负载206中的负同相输出端子BB-Ib。
参看图5A、图6B和图7B，在本地振荡信号LO-I和LO-Q为逻辑高(例如，逻辑一)的第二相402中，开关511、521B两者均闭合，以使得正RF输入端子RF-IN通过混频器504而到达耦合到负载206中的正正交相输出端子BB-Q。开关513、523B两者也闭合，以使得负RF输入端子RF-INb通过混频器504而到达耦合到负载206中的负正交相输出端子BB-Qb。
参看图5A、图6C和图7C，在本地振荡信号LO-Ib和LO-Q为逻辑高(例如，逻辑一)的第三相403中，开关512、522A两者均闭合，以使得正RF输入端子RF-IN通过混频器504而到达耦合到负载206中的负同相输出端子BB-Ib。开关514、524A两者也闭合，以使得负RF输入端子RF-INb通过混频器504而到达耦合到负载206中的正同相输出端子BB-I。
参看图5A、图6D和图7D，在本地振荡信号LO-Ib和LO-Q为逻辑高(例如，逻辑一)的第四相404中，开关512、522B两者均闭合，以使得正RF输入端子RF-IN通过混频器504而到达耦合到负载206中的负正交相输出端子BB-Qb。开关514、524B两者也闭合，以使得负RF输入端子RF-INb通过混频器504而到达耦合到负载206中的正正交相输出端子BB-Q。
开关
现参看图9，说明可应用于实施混频器205、504的多个开关。图2A中所说明的混频器204中的开关211A-218B中的每一者和图5A中所说明的开关511-514、521A-524A、521B-524B中的每一者为理想开关。在图9中说明理想开关901。理想开关901具有控制输入端子C、输入端子IN和输出端子OUT。在混频器204、504中，控制输入C耦合到四相半工作循环本地振荡器或四个相控半工作循环时钟信号中的一者。理想开关通过例如图4A到图4D和图7A到图7D中所展示的四个相控半工作循环时钟或本地振荡信号LO-I、LO-Ib、LO-Q和LO-Qb中的相应一者的正极性而闭合，进而将输入端子IN耦合到输出端子OUT。
代替于理想开关901用作混频器204和混频器504中的开关，不同类型的晶体管开关可用作混频器中的开关。
举例来说，可使用第一群组或类型的晶体管开关，其通过在其控制端子上施加高电压电平而闭合且通过在其控制端子上施加低电压电平而断开。第一类型的晶体管开关包括n沟道场效晶体管(NFET)903、n型接面场效晶体管(JFET)907和NPN双极接面晶体管(BJT)909，其可用作混频器204、504的实施方案中的开关。因此，第一类型的晶体管开关通过例如图4A到图4D和图7A到图7D中所展示的四个相控半工作循环时钟或本地振荡信号LO-I、LO-Ib、LO-Q和LO-Qb中的相应一者的正极性而闭合，以允许电流在适当时间跨越其极点(例如，源极和漏极或集电极和发射极)而流动。
或者，可使用第二群组或类型的晶体管开关，其可通过在其控制端子上施加低电压电平而闭合，且通过在其控制端子上施加高电压电平而断开。第二群组或类型的晶体管开关包括p沟道场效晶体管(PFET)902、p型接面场效晶体管(JFET)906和PNP双极接面晶体管(BJT)908，其可用作混频器204、504的实施方案中的开关。因此，第二群组或类型的晶体管开关通过四个相控半工作循环时钟或本地振荡信号LO-I、LO-Ib、LO-Q和LO-Qb中的相应一者的负极性而闭合，以允许电流跨越其极点(例如，源极和漏极或集电极和发射极)而流动。即，四个相控半工作循环时钟或本地振荡信号LO-I、LO-Ib、LO-Q和LO-Qb的相应正极性被反相且耦合到第二群组或类型的晶体管开关的控制端子(例如，栅极)，以在适当时间闭合第二群组或类型的晶体管开关。
或者，可将第一类型和第二类型的晶体管开关的组合以完全互补的转移或通过栅极904的形式(例如，源极和漏极并联耦合在一起的PFET 902和NFET 903)并联在一起用作混频器204、504的实施方案中的开关。
PFET 902包括用于开关的极点的源极端子PS和漏极端子PD、作为开关的控制端子的栅极端子PG和本体端子PB。模拟转移栅极连接中的PFET本体端子PB通常耦合到PFET源极端子PS。
NFET 903包括用于开关的极点的源极端子NS和漏极端子ND、作为开关的控制端子的栅极端子NG和本体端子NB。模拟转移栅极连接中的NFET本体端子NB通常耦合到NFET源极端子NS。
转移栅极904包括作为开关的极点的输入端子IN(例如，PS和NS或PD和ND)和输出端子OUT(例如，PD和ND或PS和NS)、作为开关的控制端子的一对控制端子(例如，NG和PG)以及一对本体端子(例如，NB和PB)。模拟转移栅极连接中的NFET本体端子NB通常耦合到NFET源极端子NS。模拟转移栅极连接中的PFET本体端子PB通常耦合到PFET源极端子PS。
p型JFET 906包括用于开关的极点的源极端子S和漏极端子D，以及用于开关的控制端子的栅极端子G。类似地，n型JFET 907还包括用于开关的极点的源极端子S和漏极端子D，以及用于开关的控制端子的栅极端子G。
PNP双极接面晶体管(BJT)908包括用于开关的极点的集电极端子C和发射极端子，以及用于开关的控制端子的基极端子。类似地，NPN双极接面晶体管(BJT)909包括用于开关的极点的集电极端子C和发射极端子，以及用于开关的控制端子的基极端子。
虽然晶体管开关已在本文中被描述为由耦合到晶体管的控制端子的控制信号的各种极性来接通或开启，但可设定施加到控制端子的电压的电平，以使得晶体管以不同方式开启。举例来说，NFET、PFET、n型JFET和p型JFET可开启到饱和(作用)区域中或开启到三极管(线性或无源)区域中。类似地，双极接面晶体管可经偏压到操作的前向作用区域中。
耦合到开关的控制端子的相应控制信号(例如，四个相控半工作循环时钟或本地振荡信号LO-I、LO-Ib、LO-Q和LO-Qb)的电压电平根据开关的类型及其所要操作形式而进行调整。
NFET混频器实施方案
图2B说明混频器系统200′的实施方案的示意图。混频器系统200′包括以NFET 903实施的混频器204′，连同理想电流驱动器202′、理想LO产生器208′和用于模拟混频器204′的双端口负载206′。
混频器204′包括如图2B中所展示耦合在一起的NFET 211A′-218A′和211B′-218B′。混频器204′的NFET 211A′-218A′和211B′-218B′分别对应于先前参看图2A而描述的混频器204的开关211A-218A和211B-218B。混频器204′的功能大体类似于混频器204的功能且出于简洁的原因此处未重复。
图5B说明混频器系统500′的实施方案的示意图。混频器系统500′包括以NFET 903实施的混频器504′，连同理想电流驱动器202′、理想LO产生器208′和用于模拟混频器504′的双端口负载206。
混频器504′包括如图5B中所展示耦合在一起的NFET 511′-514′、521A′-524A′和521B′-524B′。混频器504′的NFET 511′-514′、521A′-524A′和521B′-524B′分别对应于先前参看图5A而描述的混频器504的开关511-514、521A-524A和521B-524B。混频器504′的功能大体类似于混频器504的功能且出于简洁的原因此处未重复。
系统应用
现参看图8，说明其中可使用本文中所描述的发明性RF混频器的实施例的无线电系统800。举例来说，无线电系统800可为移动蜂窝式电话。无线电系统800包括耦合到天线804的射频RF电路802。RF电路802可包括耦合到天线804的RF发射器806和RF接收器810R中的一者或两者。
一个或一个以上混频器可用作RF发射器806中的升频转换器810T。一个或一个以上混频器可用作RF接收器804中的降频转换器810R。本文中所描述的正交四相半工作循环RF混频器可用作升频转换器810T和/或降频转换器801R的正交混频器的一个或一个以上实例。
总结
虽然已在附图中描述并展示某些示范性实施例，但应理解，此类实施例仅说明而非限制广泛发明，且本发明的实施例不限于所展示和描述的特定构造和布置，因为所属领域的一般技术人员可了解各种其它修改。替代地，应根据所附权利要求书来解释本发明的实施例。

Claims (20)

1.一种射频混频器系统，其包含：
四相时钟产生器，其用以产生各自与每个相邻的相控半工作循环时钟异相九十度的四个相控半工作循环时钟；
双差分负载，其具有第一差分输入和第二差分输入并且经配置以将所述第一和第二差分输入转换为单端输出；以及
四相半工作循环混频器，其具有耦合到差分输入信号的差分输入端口、耦合到所述双差分负载的所述第一差分输入的同相(I)差分输出端口和耦合到所述双差分负载的所述第二差分输入的正交相(Q)差分输出端口，所述混频器进一步具有多个开关，所述多个开关具有耦合到所述四相时钟产生器以接收所述四个相控半工作循环时钟中的每一者的控制输入，所述混频器将所述差分输入信号与所述四个相控半工作循环时钟卷积以产生所述同相差分输出上的差分同相输出信号和所述正交相差分输出上的差分正交相输出信号；
所述多个开关包括：第一多对串联耦合的开关，其并联耦合于所述差分输入端口与所述同相差分输出端口之间，以及第二多对串联耦合的开关，其并联耦合于所述差分输入端口与所述正交相差分输出端口之间；以及
其中所述多个开关经配置以在所述相控半工作循环时钟的第一相和第三相上将两个差分同相输出信号输出至所述双差分负载的第一组差分输入，并且在与每个相邻的相控半工作循环时钟异相九十度的所述相控半工作循环时钟的第二相和第四相上将两个差分正交相输出信号输出至所述双差分负载的第二组差分输入。
2.根据权利要求1所述的射频混频器系统，其进一步包含：
差分信号源，其具有耦合到所述四相半工作循环混频器的所述差分输入端口的差分输出，所述差分信号源响应于非差分输入信号而产生所述差分输入信号。
3.根据权利要求1所述的射频混频器系统，其中所述多个开关包括
多个第一阶开关，其并联耦合到所述差分输入端口；以及
多对并联第二阶开关，其串联耦合到相应第一阶开关且耦合到双差分输出端口。
4.根据权利要求1所述的射频混频器系统，其中
所述差分输入信号为射频差分输入信号，
所述差分同相输出信号为中频差分同相输出信号，以及
所述差分正交相输出信号为中频差分正交相输出信号。
5.根据权利要求1所述的射频混频器系统，其中
所述差分输入信号为中频差分输入信号，
所述差分同相输出信号为射频差分同相输出信号，以及
所述差分正交相输出信号为射频差分正交相输出信号。
6.一种用于操作射频混频器的方法，所述方法包含：
产生各自与每个相邻的相控半工作循环时钟异相九十度的四个相控半工作循环时钟；
将所述四个相控半工作循环时钟耦合到四相半工作循环混频器中；以及
响应于所述四个相控半工作循环时钟而开关所述四相半工作循环混频器中的开关，以将差分输入信号与所述四个相控半工作循环时钟卷积，从而产生双差分输出端口上的差分同相输出信号和差分正交相输出信号，所述双差分输出端口具有第一差分输入和第二差分输入并且经配置以将所述差分输入信号转换为单端输出；以及将所述差分同相输出信号转换为单端同相输出信号并且将所述差分正交相输出信号转换为单端正交相输出信号；
其中所述开关进一步包括：第一多对串联耦合的开关，其并联耦合于差分输入端口与同相差分输出端口之间，以及第二多对串联耦合的开关，其并联耦合于所述差分输入端口与正交相差分输出端口之间，以及
其中所述开关经配置以在所述相控半工作循环时钟的第一相和第三相上将两个差分同相输出信号输出至双差分负载的第一组差分输入，并且在与每个相邻的相控半工作循环时钟异相九十度的所述相控半工作循环时钟的第二相和第四相上将两个差分正交相输出信号输出至所述双差分负载的第二组差分输入。
7.根据权利要求6所述的方法，其中开关的所述开关包括
响应于所述四个相控半工作循环时钟的第一相，
闭合第一第1阶开关和串联耦合到所述第一第1阶开关的第一第2阶开关，以
使正RF输入端子上的信号通过而到达耦合到第一差分负载中的正同相输出端子，以及
闭合第三第1阶开关和串联耦合到所述第三第1阶开关的第五第2阶开关，以使负RF输入端子上的信号通过而到达耦合到所述第一差分负载中的负同相输出端子；
响应于所述四个相控半工作循环时钟的第二相，
闭合所述第一第1阶开关和串联耦合到所述第一第1阶开关的第二第2阶开关，以使正RF输入端子上的信号通过而到达耦合到第二差分负载中的正正交相输出端子，以及
闭合所述第三第1阶开关和串联耦合到所述第三第1阶开关的第六第2阶开关，以使负RF输入端子上的信号通过而到达耦合到所述第二差分负载中的负正交相输出端子；
响应于所述四个相控半工作循环时钟的第三相，
闭合第二第1阶开关和串联耦合到所述第二第1阶开关的第三第2阶开关，以使正RF输入端子上的信号通过而到达耦合到所述第一差分负载中的负同相输出端子，以及
闭合第四第1阶开关和串联耦合到所述第四第1阶开关的第七第2阶开关，以使负RF输入端子上的信号通过而到达耦合到所述第一差分负载中的正同相输出端子；以及
响应于所述四个相控半工作循环时钟的第四相，
闭合所述第二第1阶开关和串联耦合到所述第二第1阶开关的第四第2阶开关，以使正RF输入端子上的信号通过而到达耦合到所述第二差分负载中的负正交相输出端子，以及
闭合所述第四第1阶开关和串联耦合到所述第四第1阶开关的第八第2阶开关，以使负RF输入端子上的信号通过而到达耦合到所述第二差分负载中的正正交相输出端子。
8.根据权利要求7所述的方法，其中
所述开关中的每一者是通过在其栅极端子上施加高电压电平而闭合的n沟道场效晶体管(NFET)。
9.根据权利要求7所述的方法，其中
所述开关中的每一者是通过在其栅极端子上施加低电压电平而闭合的p沟道场效晶体管(PFET)。
10.根据权利要求7所述的方法，其中
所述开关中的每一者是并联耦合在一起的p沟道场效晶体管(PFET)和n沟道场效晶体管(NFET)，所述PFET通过在其栅极端子上施加低电压电平而闭合，且所述NFET通过在其栅极端子上施加高电压电平而闭合。
11.根据权利要求6所述的方法，其中开关的所述开关包括
响应于所述四个相控半工作循环时钟的第一相，
闭合串联耦合的第一对开关，以使正RF输入端子上的信号通过而到达耦合到第一差分负载中的正同相输出端子，以及
闭合串联耦合的第五对开关，以使负RF输入端子上的信号通过而到达耦合到所述第一差分负载的负同相输出端子；
响应于所述四个相控半工作循环时钟的第二相，
闭合串联耦合的第二对开关，以使正RF输入端子上的信号通过而到达耦合到第二差分负载的正正交相输出端子，以及
闭合串联耦合的第六对开关，以使负RF输入端子上的信号通过而到达耦合到所述第二差分负载中的负正交相输出端子；
响应于所述四个相控半工作循环时钟的第三相，
闭合串联耦合的第三对开关，以使正RF输入端子上的信号通过而到达耦合到所述第一差分负载中的负同相输出端子，以及
闭合串联耦合的第七对开关，以使负RF输入端子上的信号通过而到达耦合到所述第一差分负载中的正同相输出端子；以及
响应于所述四个相控半工作循环时钟的第四相，
闭合串联耦合的第四对开关，以使正RF输入端子上的信号通过而到达耦合到所述第二差分负载中的负正交相输出端子，以及
闭合串联耦合的第八对开关，以使负RF输入端子上的信号通过而到达耦合到所述第二差分负载中的正正交相输出端子。
12.根据权利要求11所述的方法，其中
所述开关中的每一者是通过在其控制端子上施加高电压电平而闭合且通过在其控制端子上施加低电压电平而断开的第一类型的晶体管。
13.根据权利要求12所述的方法，其中
所述开关中的每一者是n沟道场效晶体管。
14.根据权利要求11所述的方法，其中
所述开关中的每一者是通过在其控制端子上施加低电压电平而闭合且通过在其控制端子上施加高电压电平而断开的第二类型的晶体管。
15.根据权利要求13所述的方法，其中
所述开关中的每一者是p沟道场效晶体管。
16.根据权利要求11所述的方法，其中
所述开关中的每一者是具有并联耦合在一起的第一类型的晶体管和第二类型的晶体管的转移栅极，所述第一类型的晶体管通过在其控制端子上施加高电压电平而闭合，且所述第二类型的晶体管通过在其控制端子上施加低电压电平而闭合。
17.一种射频混频器设备，其包含：
用于产生四个相控半工作循环时钟的装置，其中所述四个相控半工作循环时钟中的每一者与每个相邻的相控半工作循环时钟异相九十度；
用于将差分输入信号与所述四个相控半工作循环时钟卷积以产生双差分输出端口上的差分同相输出信号和差分正交相输出信号的装置，所述双差分输出端口具有第一差分输入和第二差分输入并且经配置以将所述差分输入信号转换为单端输出；
用于将所述四个相控半工作循环时钟耦合到所述用于卷积的装置中的装置；以及
用于将所述差分同相输出信号转换为单端同相输出信号并且将所述差分正交相输出信号转换为单端正交相输出信号的装置；
其中所述用于对差分输入信号进行卷积的装置进一步包括：第一多对串联耦合的开关，其并联耦合于差分输入端口与同相差分输出端口之间，以及第二多对串联耦合的开关，其并联耦合于所述差分输入端口与正交相差分输出端口之间，以及
其中所述用于对差分输入信号进行卷积的装置包括：用于在所述相控半工作循环时钟的第一相和第三相上将两个差分同相输出信号输出至双差分负载的第一组差分输入的装置，以及用于在与每个相邻的相控半工作循环时钟异相九十度的所述相控半工作循环时钟的第二相和第四相上将两个差分正交相输出信号输出至所述双差分负载的第二组差分输入的装置。
18.根据权利要求17所述的设备，其中
所述用于耦合所述四个相控半工作循环时钟的装置是集成电路的一个或一个以上层中的导电迹线。
19.根据权利要求17所述的设备，其中
所述用于卷积的装置是四相半工作循环混频器，所述四相半工作循环混频器包括响应于所述四个相控半工作循环时钟而开关的开关。
20.根据权利要求17所述的设备，其中
所述用于产生所述四个相控半工作循环时钟的装置是时钟产生器。
CN200980101694.5A 2008-01-07 2009-01-06 具有低噪声和低转换损失的正交射频混频器 Expired - Fee Related CN101911475B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/970,311 2008-01-07
US11/970,311 US8072255B2 (en) 2008-01-07 2008-01-07 Quadrature radio frequency mixer with low noise and low conversion loss
PCT/US2009/030234 WO2009089227A2 (en) 2008-01-07 2009-01-06 Quadrature radio frequency mixer with low noise and low conversion loss

Publications (2)

Publication Number Publication Date
CN101911475A CN101911475A (zh) 2010-12-08
CN101911475B true CN101911475B (zh) 2013-06-19

Family

ID=40844087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980101694.5A Expired - Fee Related CN101911475B (zh) 2008-01-07 2009-01-06 具有低噪声和低转换损失的正交射频混频器

Country Status (7)

Country Link
US (2) US8072255B2 (zh)
EP (2) EP2235819A2 (zh)
JP (4) JP2011509059A (zh)
KR (1) KR101146163B1 (zh)
CN (1) CN101911475B (zh)
TW (1) TW200943694A (zh)
WO (1) WO2009089227A2 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8072255B2 (en) 2008-01-07 2011-12-06 Qualcomm Incorporated Quadrature radio frequency mixer with low noise and low conversion loss
US8077803B2 (en) * 2008-03-27 2011-12-13 Freescale Semiconductor, Inc. Quarter duty cycle pulse generator for interleaved switching mixer
US8433277B2 (en) * 2008-04-23 2013-04-30 Telefonaktiebolaget Lm Ericsson (Publ) Passive mixer and four-phase clocking method and apparatus
KR101721391B1 (ko) 2009-03-17 2017-03-29 스카이워크스 솔루션즈, 인코포레이티드 Ｓａｗ 없고, ｌｎａ 없는 저잡음 수신기
KR101077228B1 (ko) * 2009-09-17 2011-10-27 (주)에프씨아이 믹서회로
TWI420450B (zh) * 2010-12-23 2013-12-21 Au Optronics Corp 移位暫存器的時脈訊號供應方法與電路
US20130002350A1 (en) * 2011-06-29 2013-01-03 Globalfoundries Inc. Differential Comparator
EP2624463B1 (en) 2012-02-03 2015-04-15 Telefonaktiebolaget L M Ericsson (PUBL) Down-conversion circuit with interference detection
EP2624462B1 (en) * 2012-02-03 2017-07-12 Telefonaktiebolaget LM Ericsson (publ) Down-conversion circuit
EP2654202B1 (en) 2012-04-19 2020-01-01 Telefonaktiebolaget LM Ericsson (publ) Harmonic Rejection Mixer Arrangement
CN102857200B (zh) * 2012-09-17 2015-12-16 北京经纬恒润科技有限公司 一种信号波形变换电路
CN102931950B (zh) * 2012-11-09 2015-10-28 天津大学 一种采用三态门的多通道差动脉冲发生器及其控制方法
CN102931947B (zh) * 2012-11-09 2015-10-28 天津大学 一种采用模拟开关的多通道差动脉冲发生器及其控制方法
WO2015028432A1 (en) * 2013-08-26 2015-03-05 Carl Bryant Quadtrature passive mixer
US9071197B2 (en) 2013-09-27 2015-06-30 Qualcomm Incorporated Harmonic rejective passive up converter
US9088471B1 (en) 2014-02-19 2015-07-21 Qualcomm Incorporated Quadrature combining and adjusting
JP2015159374A (ja) * 2014-02-21 2015-09-03 ソニー株式会社 受信回路、および、受信装置
CN104104333B (zh) * 2014-07-16 2018-03-02 广州润芯信息技术有限公司 一种无源混频器及其控制方法
US9431961B2 (en) 2014-10-29 2016-08-30 Qualcomm Incorporated Phase shifting mixer
US9543897B2 (en) * 2015-02-13 2017-01-10 Qualcomm Incorporated Fully I/Q balanced quadrature radio frequency mixer with low noise and low conversion loss
US9385657B1 (en) * 2015-03-31 2016-07-05 Northrop Grumman Systems Corporation Triple balanced, interleaved mixer
US9674026B1 (en) * 2016-05-26 2017-06-06 Jefferson Science Associates, Llc Beam position monitor for energy recovered linac beams
US10044321B2 (en) * 2016-08-02 2018-08-07 Samsung Electronics Co., Ltd System and method for linearizing a transmitter by rejecting harmonics at mixer output
WO2018135853A1 (ko) * 2017-01-20 2018-07-26 엘지전자 주식회사 출력 신호를 전송하는 방법 및 그 방법을 수행하는 분산형 안테나 시스템
US10305522B1 (en) 2018-03-13 2019-05-28 Qualcomm Incorporated Communication circuit including voltage mode harmonic-rejection mixer (HRM)
WO2020183619A1 (ja) * 2019-03-12 2020-09-17 三菱電機株式会社 ミクサ
KR102338073B1 (ko) * 2019-10-11 2021-12-10 충남대학교 산학협력단 2차 비선형성 개선을 위한 수동 믹서 및 주파수 변환기
KR20220034536A (ko) 2020-09-11 2022-03-18 충남대학교산학협력단 잡음 및 이득 개선을 위한 능동 믹서 및 그 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1890873A (zh) * 2003-12-10 2007-01-03 艾利森电话股份有限公司 混频器装置
US20070264945A1 (en) * 2006-05-11 2007-11-15 M/A-Com, Inc. Quadrature sub-harmonic frequency up-converter

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4236546C1 (de) 1992-10-29 1994-05-05 Hagenuk Telecom Gmbh Homodynempfänger und Verfahren zur direkten Konvertierung
JPH0951242A (ja) * 1995-08-04 1997-02-18 Toshiba Corp 単相差動変換回路装置
US5483696A (en) * 1994-01-31 1996-01-09 Qualcomm Incorporated Method and apparatus for using a balanced mixer as a switch
JPH08223065A (ja) * 1995-02-13 1996-08-30 Toshiba Corp 周波数変換器
JP3052872B2 (ja) * 1997-02-05 2000-06-19 日本電気株式会社 バランス型ミキサのミキシング方法と回路
US5999804A (en) 1997-03-20 1999-12-07 National Semiconductor Corporation Low noise quadrature mixer circuit
TW443045B (en) 1998-04-06 2001-06-23 Motorola Inc Switching down conversion mixer for use in multi-stage receiver architectures
US6313688B1 (en) 1998-07-24 2001-11-06 Gct Semiconductor, Inc. Mixer structure and method of using same
US6191623B1 (en) * 1998-09-29 2001-02-20 Lucent Technologies Inc. Multi-input comparator
US6952572B2 (en) * 2001-06-20 2005-10-04 Freescale Semiconductor, Inc. Image rejection mixer with switchable high or low side injection
US7085548B1 (en) * 2001-07-13 2006-08-01 Advanced Micro Devices, Inc. Harmonic mixer
JP2003060441A (ja) * 2001-08-10 2003-02-28 Toshiba Corp ダブルバランスミキサー回路とそれを用いた直交復調回路
JP3852927B2 (ja) * 2002-08-13 2006-12-06 日本電信電話株式会社 周波数逓倍器
US6810242B2 (en) * 2002-09-30 2004-10-26 Skyworks Solutions, Inc. Subharmonic mixer
US7085549B2 (en) * 2002-12-30 2006-08-01 Motorola, Inc. Dynamic power sharing zero intermediate frequency (ZIF) mixer and method of forming same
US6999747B2 (en) 2003-06-22 2006-02-14 Realtek Semiconductor Corp. Passive harmonic switch mixer
TWI226750B (en) 2003-07-15 2005-01-11 Univ Nat Taiwan Subharmonic mixer
JP2005072735A (ja) * 2003-08-20 2005-03-17 Sharp Corp 受信装置
EP1665518A1 (en) * 2003-09-16 2006-06-07 Koninklijke Philips Electronics N.V. Mixer circuit, receiver comprising a mixer circuit, method for generating an output signal by mixing an input signal with an oscillator signal
KR101051568B1 (ko) * 2003-12-10 2011-07-22 텔레폰악티에볼라겟엘엠에릭슨(펍) 혼합 장치
TWI345369B (en) * 2004-01-28 2011-07-11 Mediatek Inc High dynamic range time-varying integrated receiver for elimination of off-chip filters
JP4403827B2 (ja) * 2004-02-25 2010-01-27 ソニー株式会社 周波数変換回路、ｉｃおよび受信機
EP1735905B1 (en) * 2004-03-12 2009-08-12 R.F. Magic Inc. Harmonic suppresion mixer and tuner
US7356318B2 (en) * 2004-07-02 2008-04-08 Skyworks Solutions, Inc. Quadrature subharmonic mixer
US7177616B2 (en) * 2004-08-13 2007-02-13 Freescale Semiconductor, Inc. High linearity and low noise CMOS mixer and signal mixing method
JP2006074341A (ja) * 2004-09-01 2006-03-16 Sharp Corp 受信回路および無線通信デバイス
CA2524751C (en) * 2004-10-27 2009-12-29 Synergy Microwave Corporation Passive reflection mixer
US8145155B2 (en) * 2005-09-06 2012-03-27 Mediatek, Inc. Passive mixer and high Q RF filter using a passive mixer
US20070224964A1 (en) * 2006-03-22 2007-09-27 Samsung Electro-Mechanics Co., Ltd. Sub-harmonic frequency conversion device
US7483687B2 (en) * 2006-05-11 2009-01-27 Frederic Carrez Quadrature sub-harmonic frequency down-converter
US8045951B2 (en) * 2006-05-11 2011-10-25 Realtek Semiconductor Corp. Dual-LO mixer and radio
US7672658B2 (en) * 2006-07-10 2010-03-02 United Microelectronics Corp. Frequency-converting circuit and down converter with the same
US7826816B2 (en) * 2006-07-11 2010-11-02 Qualcomm Incorporated Systems, methods, and apparatus for frequency conversion
US7725092B2 (en) * 2007-04-06 2010-05-25 Mediatek Inc. Dynamic current steering mixer
US8072255B2 (en) 2008-01-07 2011-12-06 Qualcomm Incorporated Quadrature radio frequency mixer with low noise and low conversion loss

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1890873A (zh) * 2003-12-10 2007-01-03 艾利森电话股份有限公司 混频器装置
US20070264945A1 (en) * 2006-05-11 2007-11-15 M/A-Com, Inc. Quadrature sub-harmonic frequency up-converter

Also Published As

Publication number Publication date
KR20100106566A (ko) 2010-10-01
TW200943694A (en) 2009-10-16
US20120049928A1 (en) 2012-03-01
KR101146163B1 (ko) 2012-05-16
WO2009089227A3 (en) 2010-03-11
WO2009089227A2 (en) 2009-07-16
EP2235819A2 (en) 2010-10-06
EP2634915A2 (en) 2013-09-04
JP2011509059A (ja) 2011-03-17
US8072255B2 (en) 2011-12-06
CN101911475A (zh) 2010-12-08
JP2016105602A (ja) 2016-06-09
EP2634915B1 (en) 2016-12-21
US20090174459A1 (en) 2009-07-09
JP2013051702A (ja) 2013-03-14
JP2014241599A (ja) 2014-12-25
US8525573B2 (en) 2013-09-03
EP2634915A3 (en) 2015-09-23

Similar Documents

Publication Publication Date Title
CN101911475B (zh) 具有低噪声和低转换损失的正交射频混频器
TWI360941B (en) Adaptive-biased mixer
US20020030529A1 (en) Mixer structure and method for using same
EP2263308B1 (en) A combined mixer and balun design
Kodkani et al. A 24-GHz CMOS passive subharmonic mixer/downconverter for zero-IF applications
TWI743376B (zh) 具有改善線性之混頻器
Ying et al. A HBT-based 300 MHz-12 GHz blocker-tolerant mixer-first receiver
TW201301747A (zh) 混頻器電路
Byeon et al. A high linearity, image/LO-rejection I/Q up-conversion mixer for 5G cellular communications
WO2022193236A1 (zh) 移相器、相控阵、电子设备和终端设备
EP2054999B1 (en) Signal processor comprising a frequency converter
US8818318B2 (en) Frequency up and down converter
Kim et al. A 135 GHz differential active star mixer in SiGe BiCMOS technology
US9543897B2 (en) Fully I/Q balanced quadrature radio frequency mixer with low noise and low conversion loss
US20230155619A1 (en) Power mixer, radio frequency circuit, device and equipment
Wu et al. 5.2/5.7-GHz 48-dB image rejection GaInP/GaAs HBT Weaver down-converter using LO frequency quadrupler
KR100911431B1 (ko) 저조파 혼합기
KR20040053065A (ko) 직렬 교차 연결된 상보형 트랜지스터를 이용한 전압 제어발진기 및 이를 이용한 신호 송수신 장치
CN102347730A (zh) 一种用于消除二阶互调失真的混频器及其相关转导电路
Wang et al. A Low-Power 23–25.5-GHz FMCW Radar Transceiver in 65-nm CMOS for AIOT Applications
Choi et al. A 5.8 GHz SiGe HBT direct-conversion I/Q-channel sub-harmonic mixer for low power and simplified receiver architecture
CN113437941A (zh) 一种高边带抑制的高线性度单边带混频器
Wei et al. A low noise CMOS subharmonic mixer for LTE-A applications
Pan et al. A 1V low power 2∼ 11 GHz direct-conversion mixer for WiMAX system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130619

Termination date: 20210106

CF01 Termination of patent right due to non-payment of annual fee