CN101889408B - 一种改进的位同步数字化的方法 - Google Patents

Abstract

本发明提供了一种改进的位同步数字化的方法，针对任一随机信源，所述方法包括下列步骤：对输入的信号序列进行间隔延时，该信号序列包括至少一路以上的输入信号；将每一路的输入信号在一个符号周期内分别与至少一个以上的本地通道的输入信号相乘，相乘后的输出值在符号周期内累加并求均值；将每一路输入信号的每一通道的所述均值进行比较，并选取均值最大的一路均值及其对应的解码输出；以及在预设的时间窗长度，对每一路的最大均值进行积分，并将每一路的积分值进行比较，选取积分值最大一路的对应的解码输出。本发明在随机信源下也能运行良好，满足实际情况的要求，进一步改善原DMR位同步方法在噪声较大时性能恶化的问题。

Description

一种改进的位同步数字化的方法

技术领域

本发明涉及无线通信领域中的位同步技术，涉及一种改进的位同步数字化的方法，可应用于数字无线移动(Digital Mobile Radio，简称DMR)专业无线通信领域和所有连续相位移频键控(Continuous Phase Frequency Shift Keying，简称CPFSK)调制方式的通信产品领域。

背景技术

对于任何一种无线通信产品，位同步的实现一直都是一个关键难点。因为数字信息是一串相继的码元序列，由于噪声和码间干扰的存在，为了获得可靠的判决结果，降低系统的误码率，要求在每个码元周期的最佳采样时刻(眼图张开最大位置)对相干解调出的基带信号进行采样判决，以还原出整齐规则的信号码流。由于信号存在传输延时等因素，这个时刻往往是未知的，需要通过位同步定时恢复来获得。因此，位同步定时恢复对解码的正确性有着重要意义。

在数字通信中，位同步是最基本的同步，位同步的基本含义就是接收端和发射端的时钟信号必须同频同相，这样接收端才能正确接收和判决发送端送来的每一码元。位同步是无线通信终端物理层的关键技术，是解调算法的重点和难点，对最终的解调性能有重要的影像，如果不能解决位同步问题，就无法最终正确解调出信息，也就是接收端无法识别发送端发送的信息。

而目前存在的最常用位同步技术为最大似然估计，其基于快速傅立叶变换(Fast Fourier Transform，简称FFT)算法的同步技术，为迟早门(early-late gate)位同步技术。其中最大似然估计理论上可以达到最优，但运算量也最复杂，不适合数字实现。FFT算法目前主要应用于正交频分复用(orthogonal frequencydivision multiplexing，简称OFDM)通信系统中，对接收到的信号必须进行一些非线性的操作以获得所需的定时线谱。例如在传统的非数据辅助定时恢复系统中，在对接收信号作相应的非线性处理后，利用窄带带通滤波器或锁相环(phase locked loop，简称PLL)来提取时钟信号，这种方法也称之为单频滤波法(Tone filtering)，其运算量较大。迟早门技术目前主要应用于相移键控(phase shift keying，简称PSK)和正交相移键控(quadrature phase shift keying，简称QPSK)调制方式的通信系统，因此需要寻找一种合适的算法来解决DMR面临的同步问题。

DMR是国际ETSI组织正在完善的最近数字专业通信标准，由于还没有完全成型现在进行跟踪就可以与国外大公司在技术上保持同步，避开专利技术壁垒，相当于站在同一起跑线上。另外，数字无线通信关键部分核心技术及芯片是我国目前的弱项。

由于DMR标准规定了较为特殊的调制指数(0.27)，使得DMR的同步实现更加困难，公开资料几乎没有相关的方案可供参考，给算法的设计带来很大的难度。现有的DMR收发系统由本公司自主研发，可完整实现调制解调同步等功能。但是DMR目前采用的位同步算法由于实现技术上受限于信源，当信源不满足要求时即会出现丢帧现象，并且位同步时间较长，最遭的情况是一直同步不上，由此导致通信不成功。

现有的DMR位同步算法如下：首先从[+1+3-1-3]四路信号中预设一路作为同步判决，此处以+1路为例。设任意时刻输入信号为：

$r\left(t\right)=e^{j(w_0+w_{\mathrm{\θ}}+{\mathrm{nw}}_{c}t)}$

其中：w₀为初始相位，w_θ为当前时刻以前的相位累加值，nw_c为与调制电平相应的调制相位，其中n为调制电平，w_c为调制电平1相对应的调制相位。

首先，将输入信号做延时处理，得到四路不同延时信号分别为无延时、延时2位、延时4位和延时6位。在一个符号周期内与4路本地信号相乘，然后相乘后的输出值在符号周期内累加求平均，将结果的绝对值输出。可知，当符号+1来临时，正确位同步的一路输出的值最大且为1，其他三路输出的值都小于1。假设此时调制数据为+1，符号采样点N_sample为8。则正确位同步的一路对应的输出值为：

$\frac{1}{8}\underset{t=1}{\overset{8}{\mathrm{\Σ}}}{e}^{j(w_0+w_{\mathrm{\θ}}+w_{c}t/N_{\mathrm{sample}})}*e^{-j{w}_{c}t/N_{\mathrm{sample}}}=e^{j(w_0+w_{\mathrm{\θ}})},$

绝对值输出为：

$\left|e^{j(w_0+w_{\mathrm{\θ}})}\right|=1$

当下一符号不为+1时，其他三路的输出值可以证明均小于1，此处不再列出，位同步过程如图1所示。

现有技术方案的主要缺点：现有位同步算法由于在信源的特点上进行位同步，因此其位同步效果受限于信源，当信源出现连续“1”或不出现“1”时，位同步出错的概率较大，由此引起丢帧和位同步时间较长。当前位同步算法抗噪声性能不够理想，当信噪比较低时，性能有明显的下降。

发明内容

本发明的目的在于针对现有技术的DMR位同步算法的改进，要解决算法性能受限于信源形式的问题，提供一种改进的位同步数字化的方法，使该方法在随机信源下也能运行良好，满足实际情况的要求，进一步改善原DMR位同步算法在噪声较大时性能恶化的问题。

本发明解决其技术问题所采用的技术方案是：构造一种改进的位同步数字化的方法，针对任一随机信源，所述方法包括下列步骤：

对输入的信号序列进行间隔延时，该信号序列包括至少一路以上的输入信号；

将每一路的输入信号在一个符号周期内分别与至少一个以上的本地通道的输入信号相乘，相乘后的输出值在符号周期内累加并求均值；

将每一路输入信号的每一通道的所述均值进行比较，并选取均值最大的一路均值及其对应的解码输出；以及

在预设的时间窗长度，对每一路的最大均值进行积分，并将每一路的积分值进行比较，选取积分值最大一路的对应的解码输出。

本发明中，若在延时为0时依次接收到数据+1，+3，-1，取时间窗长度为2，则延时为0的一路的判决输出为：

$\frac{1}{8}\underset{t=1}{\overset{8}{\mathrm{\Σ}}}{e}^{j({\mathrm{\ω}}_0+{\mathrm{\ω}}_{\mathrm{\θ}}+\frac{{\mathrm{\ω}}_{c}t}{N_{\mathrm{sample}}})}\·e^{-j\frac{{\mathrm{\ω}}_{c}t}{N_{\mathrm{sample}}}}+\frac{1}{8}\underset{t=1}{\overset{8}{\mathrm{\Σ}}}{e}^{j({\mathrm{\ω}}_0+{\mathrm{\ω}}_{\mathrm{\θ}}+\frac{{3\mathrm{\ω}}_{c}t}{N_{\mathrm{sample}}})}\·e^{-j\frac{{3\mathrm{\ω}}_{c}t}{N_{\mathrm{sample}}}}=2;$

延时为2的一路的判决输出为：

$\frac{1}{8}(\underset{t=1}{\overset{6}{\mathrm{\Σ}}}{e}^{j({\mathrm{\ω}}_0+{\mathrm{\ω}}_{\mathrm{\θ}}+\frac{{\mathrm{\ω}}_c(t+2)}{N_{\mathrm{sample}}})}\·e^{-j\frac{{\mathrm{\ω}}_{c}t}{N_{\mathrm{sample}}}}+\underset{t=1}{\overset{2}{\mathrm{\Σ}}}{e}^{j({\mathrm{\ω}}_0+{\mathrm{\ω}}_{\mathrm{\θ}}+\frac{{3\mathrm{\ω}}_{c}t}{N_{\mathrm{sample}}})}\·e^{-j\frac{{\mathrm{\ω}}_c(t+6)}{N_{\mathrm{sample}}}})+$

$\frac{1}{8}(\underset{t=1}{\overset{6}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}+\frac{{3\mathrm{\&omega;}}_c(t+2)}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{3{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}}}+\underset{t=1}{\overset{2}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}-\frac{{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{{3\mathrm{\&omega;}}_c(t+6)}{N_{\mathrm{sample}}}})<2;$

延时为4的一路的判决输出为：

$\frac{1}{8}(\underset{t=1}{\overset{4}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}+\frac{{\mathrm{\&omega;}}_c(t+4)}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}}}+\underset{t=1}{\overset{4}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}+\frac{{3\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{{\mathrm{\&omega;}}_c(t+4)}{N_{\mathrm{sample}}}})+$

$\frac{1}{8}(\underset{t=1}{\overset{4}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}+\frac{{3\mathrm{\&omega;}}_c(t+4)}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{3{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}}}+\underset{t=1}{\overset{4}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}-\frac{{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{{3\mathrm{\&omega;}}_c(t+4)}{N_{\mathrm{sample}}}})<2;$

延时为6的一路的判决输出为：

$\frac{1}{8}(\underset{t=1}{\overset{2}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}+\frac{{\mathrm{\&omega;}}_c(t+6)}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}}}+\underset{t=1}{\overset{6}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}+\frac{{3\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{{\mathrm{\&omega;}}_c(t+2)}{N_{\mathrm{sample}}}})+$

$\frac{1}{8}(\underset{t=1}{\overset{2}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}+\frac{{3\mathrm{\&omega;}}_c(t+6)}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{3{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}}}+\underset{t=1}{\overset{6}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}-\frac{{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{{3\mathrm{\&omega;}}_c(t+2)}{N_{\mathrm{sample}}}})<2.$

本发明中，若采用四路的复数信号输入，则所述信号序列间隔延时设置分别设置为：第一路为无延时数据流，第二路为延时2个符号周期，第三路为延时4个符号周期以及第四路为延时6个符号周期，使得将并行同步输入源转换成串行输入源。

本发明中，还包括符号内8个点的正余弦相位生成步骤，具体为：

产生地址，输出0-7个循环，送入下一级ROM存储器中作为地址；

ROM存储器输入为4位地址，输出12位三角函数值。

本发明中，还包括延时信号合并的步骤，具体为：

将无延时、延时2个符号周期、时4个符号周期以及延时6个符号周期的四路I、Q信号合并成一路输出。

本发明中，还包括时钟延时的步骤，具体为：

将四路的时钟加上固定延时，使其与数据保持同步。

本发明中，还包括累加的步骤，具体为：

将运算的相关结果在符号内的8个点累加，并将累加结果输出。

本发明中，还包括将四路延时的+1/+3/-1/-3路的相关值合并串行输出。

本发明中，还包括并串转换步骤，具体为：

串行的共16路相关值并行输出并进行串并转换后，在相应的时钟信号到来的时候将串行数据的值赋给并行输出的某一路。

本发明中，还包括位同步判决的步骤，具体为：

比较+1、+3、-1、-3四路的相关值，将最大的一路的相关值输出。

本发明的技术方案中，其判决方法与信源形式无关，不依赖于某一符号的出现，信源形式的变化并不会影响位同步的质量，在随机信源的情况下运行性能良好，改进后的DMR位同步方法最大限度的拉大了正确判决与错误判决间的距离，有利于对抗接收信号质量下降导致的位判决模糊，抗噪声性能有大幅提高。

附图说明

图1是现有技术中DMR通信系统位同步结构示意图；

图2是本发明中DMR通信系统位同步结构示意图；

图3是本发明中DMR位同步模块的结构示意图；

图4是本发明的时序关系示意图；

图5是本发明的合并串行输出示意图；

图6是本发明的时序关系示意图；

图7是本发明的串并转化对应关系的示意图；

图8是本发明的位同步判决的模块示意图；

图9是本发明的输出延时中相关值最大一路的模块示意图。

具体实施方式

本发明的一种改进的位同步数字化的方法，是针对任一随机信源，方法包括：对输入的信号序列进行间隔延时，该信号序列包括至少一路以上的输入信号；将每一路的输入信号在一个符号周期内分别与至少一个以上的本地通道的输入信号相乘，相乘后的输出值在符号周期内累加并求均值；将每一路输入信号的每一通道的所述均值进行比较，并选取均值最大的一路均值及其对应的解码输出；以及在预设的时间窗长度，对每一路的最大均值进行积分，并将每一路的积分值进行比较，选取积分值最大一路的对应的解码输出。

其中，若采用四路的复数信号输入，则所述信号序列间隔延时设置分别设置为：第一路为未延时数据流，第二路为延时2个符号周期，第三路为延时4个符号周期以及第四路为延时6个符号周期，使得将并行同步输入源转换成串行输入源。

由于现有技术中DMR通信系统位同步的思想为，将+1、+3、-1、-3中的一路取出(比如+1)，分别比较四路不同延时下此路的值，出现最大值的一路的延时即对应于最终位同步延时的选取。

本发明对其改进后，不再选取某符号对应的固定一路作为位同步的判决，而是在每个符号来临时，将其对应的最大值ζ输出，取一定的时间窗长度，对这些值求和得到∑ζ。对四路不同延时的∑ζ值进行比较，最大的一路对应于正确的位同步判决。

现举例说明改进后DMR位同步的实现过程：

简便起见，假设在延时为0时依次接收到数据[+1，+3，-1]，取窗函数长度为2。则延时为0的一路的判决输出为：

$\frac{1}{8}\underset{t=1}{\overset{8}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}+\frac{{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}}}+\frac{1}{8}\underset{t=1}{\overset{8}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}+\frac{{3\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{{3\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}}}=2$

延时为2的一路的判决输出为：

$\frac{1}{8}(\underset{t=1}{\overset{6}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}+\frac{{\mathrm{\&omega;}}_c(t+2)}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}}}+\underset{t=1}{\overset{2}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}+\frac{{3\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{{\mathrm{\&omega;}}_c(t+6)}{N_{\mathrm{sample}}}})+$

$\frac{1}{8}(\underset{t=1}{\overset{6}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}+\frac{{3\mathrm{\&omega;}}_c(t+2)}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{3{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}}}+\underset{t=1}{\overset{2}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}-\frac{{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{{3\mathrm{\&omega;}}_c(t+6)}{N_{\mathrm{sample}}}})<2$

延时为4的一路的判决输出为：

$\frac{1}{8}(\underset{t=1}{\overset{4}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}+\frac{{\mathrm{\&omega;}}_c(t+4)}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}}}+\underset{t=1}{\overset{4}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}+\frac{{3\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{{\mathrm{\&omega;}}_c(t+4)}{N_{\mathrm{sample}}}})+$

$\frac{1}{8}(\underset{t=1}{\overset{4}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}+\frac{{3\mathrm{\&omega;}}_c(t+4)}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{3{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}}}+\underset{t=1}{\overset{4}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}-\frac{{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{{3\mathrm{\&omega;}}_c(t+4)}{N_{\mathrm{sample}}}})<2$

延时为6的一路的判决输出为：

$\frac{1}{8}(\underset{t=1}{\overset{2}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}+\frac{{\mathrm{\&omega;}}_c(t+6)}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}}}+\underset{t=1}{\overset{6}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}+\frac{{3\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{{\mathrm{\&omega;}}_c(t+2)}{N_{\mathrm{sample}}}})+$

$\frac{1}{8}(\underset{t=1}{\overset{2}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}+\frac{{3\mathrm{\&omega;}}_c(t+6)}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{3{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}}}+\underset{t=1}{\overset{6}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}-\frac{{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{{3\mathrm{\&omega;}}_c(t+2)}{N_{\mathrm{sample}}}})<2$

……

由于篇幅有限，不等式的推导不再给出，由上述结果可见，有正确位同步延时的一路的判决输出要大于其他三路的判决输出，故本发明可以选择出正确的位同步延时。

本发明中，窗函数的长度可以根据实际情况灵活选取。增加窗函数的长度，可以使得位同步判决更加保险，降低出错的概率，但会稍微增大运算量。原则上窗函数的长度要大于可能出现的连续相同符号的最大数量。由于实际情况中，符号的出现都服从一定的概率分布，不会出现长时间的相同符号，所以窗函数不需要取的很长。

本发明改进后的DMR位同步算法，其判决方法与信源形式无关，不再依赖于某一符号的出现，信源形式的变化并不会影响位同步的质量。同时最大限度的拉大了正确判决与错误判决间的距离，有利于对抗接收信号质量下降导致的位判决模糊。

并且，经多次仿真测试，改进后的DMR位同步算法在性能上有较大幅度的提升。现有DMR位同步算法、改进后DMR位同步以及手动位同步情况下现有DMR通信系统在不同高斯白噪声环境下的误码率如表一所示。通过表一数据可看出，改进后的位同步算法性能有很大提升，而且跟手动位同步相当。改进后的DMR位同步方法的具体实现方案如图2所示。

表一 不同位同步算法下的DMR通信系统性能对比

以下将通过具体硬件的设计对本发明进行详细说明。

DMR基带位同步模块如图3所示，下面分模块逐步给出解调功能的实现。

1.相位生成，此模块生成符号内8个点的正余弦相位。由产生地址和ROM存储器两部分组成。

1.1.产生地址。

此模块完成产生地址的功能。输出为0-7循环，送入下一级ROM中作为地址。

1.2.ROM存储器

输入为4位地址，输出12位三角函数值。共有四个ROM，分别存储了调制数据分别为1和3时符号内8个点的正弦、余弦值。存储深度16，存储位宽12。存储对应关系如下表：

2.延时信号合并。

此模块将无延时、延时2位、延时4位、延时6位的四路I、Q信号合并成一路输出。合并后，Clk_38_4k对应无延时的I、Q信号；Cllk_38_4k_delay1对应延时2位的I、Q信号；Clk_38_4k_delay2对应延时4位的I、Q信号；Clk_38_4k_delay3对应延时6位的I、Q信号。其时序关系如图4所示。

3.时钟延时。

Clk_sys	23.04MHz系统时钟
		Reset	系统复位
Clk_en	153.6kHz时钟信号
		Clk_38_4k	38.4kHz时钟
Clk_38_4k_delay1	38.4kHz时钟信号延时1/4个周期

Clk_38_4k_delay2	38.4kHz时钟信号延时2/4个周期
		Clk_38_4k_delay3	38.4kHz时钟信号延时3/4个周期
Clk_38_4k_dff1	38.4kHz时钟延时后的输出
		Clk_38_4k_delay1_dff1	Clk_38_4k_delay1延时后的输出
Clk_38_4k_delay2_dff1	Clk_38_4k_delay2延时后的输出
		Clk_38_4k_delay3_dff1	Clk_38_4k_delay3延时后的输出

此模块完成将四路38.4kHz的时钟加上固定延时，使其与数据保持同步。此程序完成将四路时钟信号Clk_38_4k、Clk_38_4k_delay1、Clk_38_4k_delay2、Clk_38_4k_delay3分别加上3倍使能时钟周期的延时，以抵消数据乘法运算的2个时钟周期的延时以及加法运算的1个时钟周期的延时，使时钟与数据保持同步。

4.累加模块。

Clk_sys	23.04MHz系统时钟
		Reset	系统复位
Clk_en	38.4kHz时钟
		Con_reset	4.8kHz复位信号
Phase1_add(11:0)	+1路求和输入
		Phase1_sub(11:0)	+1路求差输入
Phase_1_add(11:0)	-1路求和输入
		Phase_1_sub(11:0)	-1路求差输入
Phase3_add(11:0)	+3路求和输入
		Phase3_sub(11:0)	+3路求差输入
Phase_3_add(11:0)	-3路求和输入
		Phase_3_sub(11:0)	-3路求差输入
Phase1_add_acc(14:0)	+1路求和累加后输出

Phase1_sub_acc(14:0)	+1路求差累加后输出
		Phase_1_add_acc(14:0)	-1路求和累加后输出
Phase_1_sub_acc(14:0)	-1路求差累加后输出
		Phase3_add_acc(14:0)	+3路求和累加后输出
Phase3_sub_acc(14:0)	+3路求差累加后输出
		Phase_3_add_acc(14:0)	-3路求和累加后输出
Phase_3_sub_acc(14:0)	-3路求差累加后输出

此模块完成将前面运算的相关结果在符号内的8个点累加，将累加结果输出。此模块有四个，分别针对不同延时的四路信号。

5.将四路延时的+1/+3/-1/-3路的相关值合并串行输出。

此模块实现将四路延时，每路分+1/-1/+3/-3四路，每路分和、差两路共4*4*2＝32路信号合并成串行的两路输出。合并串行输出示意(如图5所示)。此模块实现按此示意图的顺序由左到右将16路输入合并成一路输出。其时序关系如图6所示。

6.并串转换。

Clk_sys	23.04MHz系统时钟
		Reset	系统复位
Clk_38_4k_dff	对应+1路的使能时钟
		Clk_38_4k_delay1_dff	对应-1路的使能时钟
Clk_38_4k_delay2_dff	对应+3路的使能时钟
		Clk_38_4k_delay3_dff	对应-3路的使能时钟
Clk_squ_con1_dff	对应无延时的使能时钟
		Clk_squ_con2_dff	对应延时2位的使能时钟
Clk_squ_con3_dff	对应延时4位的使能时钟
		Clk_squ_con4_dff	对应延时6位的使能时钟
Squ_add_data_in(15:0)	串行输入数据
		Phase1_squ(15:0)	+1路无延时数据输出

Phase_1_squ(15:0)	-1路无延时数据输出
		Phase3_squ(15:0)	+3路无延时数据输出
Phase_3_squ(15:0)	-3路无延时数据输出
		Phase1_squ_delay1(15:0)	+1路延时2位数据输出
Phase3_squ_delay1(15:0)	+3路延时2位数据输出
		Phase_1_squ_delay1(15:0)	-1路延时2位数据输出
Phase_3_squ_delay1(15:0)	-3路延时2位数据输出
		Phase1_squ_delay2(15:0)	+1路延时4位数据输出
Phase3_squ_delay2(15:0)	+3路延时4位数据输出
		Phase_1_squ_delay2(15:0)	-1路延时4位数据输出
Phase_3_squ_delay2(15:0)	-3路延时4位数据输出
		Phase1_squ_delay3(15:0)	+1路延时6位数据输出
Phase3_squ_delay3(15:0)	+3路延时6位数据输出
		Phase_1_squ_delay3(15:0)	-1路延时6位数据输出
Phase_3_squ_delay3( 5:0)	-3路延时6位数据输出

此模块实现将串行的共16路相关值并行输出。串并转换对应关系如图7所示。此模块按此示意图的顺序将串行输入按从左到右的顺序并行输出。其实现过程有如下四个相同的模块组成：在相应的时钟信号到来的时候将串行数据的值赋给并行输出的某一路。

7.位同步判决(如图8所示)。

此模块实现根据输入的16路相关值做出位同步判断。内部由decode_cmp模块和cmp_decode模块组成。

7.1.decode_cmp模块。

decode_cmp模块实现比较+1、-1、+3、-3四路的相关值，将最大的一路的相关值输出的功能。Syn_cmp模块中共有四个decode_cmp模块，它们分别对应于无延时、延时2位、延时4位、延时6位，每个模块负责选出相应的延时中相关值最大的一路。其内部实现(如图9所示)。

7.2.cmp_decode模块。

cmp_decode模块负责实现从四路不同延时的相关值中选出1路最大的，将其相关值输出。首先在四路相关值中两两比较，选出两路较大的再进行一次比较，将最大的一路输出。此路对应的即为正确的位同步。至此，位同步功能实现完毕。

由此可知，本发明的判决方法与信源形式无关，不依赖于某一符号的出现，信源形式的变化并不会影响位同步的质量，在随机信源的情况下运行性能良好，改进后的DMR位同步方法最大限度的拉大了正确判决与错误判决间的距离，有利于对抗接收信号质量下降导致的位判决模糊，抗噪声性能有大幅提高。

Claims (6)

1.一种改进的位同步数字化的方法，其特征在于，针对任一随机信源，所述方法包括下列步骤：

对所述随机信源所输入的信号序列进行间隔延时，延时后的输入的信号序列包括至少一路以上的输入信号；所述间隔延时是以多个符号周期的间隔进行延时；

将每一路的输入信号在一个符号周期内都与至少一个以上的本地通道的输入信号相乘，相乘后的输出值在符号周期内累加并求均值；

将每一路输入信号的每一通道的所述均值进行比较，并选取均值最大的一路均值及该最大均值所对应的一路输入信号与本地通道输入信号相乘后的乘积信号的解码输出；以及

在预设的时间窗长度，对每一路的最大均值进行积分，并将每一路的积分值进行比较，选取积分值最大一路输入信号与本地通道输入相乘后的乘积信号的解码输出。

2.根据权利要求1所述的改进的位同步数字化的方法，其特征在于，若在延时为0时依次接收到数据+1，+3，-1，取时间窗长度为2，则延时为0的一路的判决输出为：

$\frac{1}{8}\underset{t=1}{\overset{8}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}+\frac{{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}}}+\frac{1}{8}\underset{t=1}{\overset{8}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}+\frac{3{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{3{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}}}=2;$

延时为2的一路的判决输出为：

$\frac{1}{8}(\underset{t=1}{\overset{6}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}+\frac{{\mathrm{\&omega;}}_c(t+2)}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}}}+\underset{t=1}{\overset{2}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}+\frac{3{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{{\mathrm{\&omega;}}_c(t+6)}{N_{\mathrm{sample}}}})+$

$\frac{1}{8}(\underset{t=1}{\overset{6}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}+\frac{3{\mathrm{\&omega;}}_c(t+2)}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{3{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}}}+\underset{t=1}{\overset{2}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}-\frac{{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{3{\mathrm{\&omega;}}_c(t+6)}{N_{\mathrm{sample}}}})<2;$

延时为4的一路的判决输出为：

$\frac{1}{8}(\underset{t=1}{\overset{4}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}+\frac{{\mathrm{\&omega;}}_c(t+4)}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}}}+\underset{t=1}{\overset{4}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}+\frac{3{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{{\mathrm{\&omega;}}_c(t+4)}{N_{\mathrm{sample}}}})+$

$\frac{1}{8}(\underset{t=1}{\overset{4}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}+\frac{3{\mathrm{\&omega;}}_c(t+4)}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{3{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}}}+\underset{t=1}{\overset{4}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}-\frac{{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{3{\mathrm{\&omega;}}_c(t+6)}{N_{\mathrm{sample}}}})<2;$

延时为6的一路的判决输出为：

$\frac{1}{8}(\underset{t=1}{\overset{2}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}+\frac{{\mathrm{\&omega;}}_c(t+6)}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}}}+\underset{t=1}{\overset{6}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}+\frac{3{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{{\mathrm{\&omega;}}_c(t+2)}{N_{\mathrm{sample}}}})+$

$\frac{1}{8}(\underset{t=1}{\overset{2}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}+\frac{3{\mathrm{\&omega;}}_c(t+6)}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{3{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}}}+\underset{t=1}{\overset{6}{\mathrm{\&Sigma;}}}{e}^{j({\mathrm{\&omega;}}_0+{\mathrm{\&omega;}}_{\mathrm{\&theta;}}-\frac{{\mathrm{\&omega;}}_{c}t}{N_{\mathrm{sample}}})}\&CenterDot;e^{-j\frac{3{\mathrm{\&omega;}}_c(t+2)}{N_{\mathrm{sample}}}})<2;$

其中，w₀为初始相位，w_θ为当前时刻以前的相位累加值，w_c为符号1相对应的调制相位，t表示时间，N表示每符号采样点数;

所述判决输出为所述选取均值最大的一路均值输出。

3.根据权利要求1或2所述的改进的位同步数字化的方法，其特征在于，若采用四路的复数信号输入，则所述信号序列间隔延时设置分别设置为：第一路为无延时数据流，第二路为延时2个符号周期，第三路为延时4个符号周期以及第四路为延时6个符号周期，使得将并行同步输入源转换成串行输入源。

4.根据权利要求2所述的改进的位同步数字化的方法，其特征在于，还包括符号内8个点的正余弦相位生成步骤，具体为：

产生地址，输出0-7个循环，送入下一级ROM存储器中作为地址；

ROM存储器输入为4位地址，输出12位三角函数值。

5.根据权利要求3所述的改进的位同步数字化的方法，其特征在于，还包括延时信号合并的步骤，具体为：

将无延时、延时2个符号周期、时4个符号周期以及延时6个符号周期的四路I、Q信号合并成一路输出。

6.根据权利要求2所述的改进的位同步数字化的方法，其特征在于，还包括时钟延时的步骤，具体为：

将四路的时钟加上固定延时，使其与数据保持同步。

Images