CN101887852B - 深沟槽填充方法 - Google Patents

深沟槽填充方法 Download PDF

Info

Publication number
CN101887852B
CN101887852B CN2009100572512A CN200910057251A CN101887852B CN 101887852 B CN101887852 B CN 101887852B CN 2009100572512 A CN2009100572512 A CN 2009100572512A CN 200910057251 A CN200910057251 A CN 200910057251A CN 101887852 B CN101887852 B CN 101887852B
Authority
CN
China
Prior art keywords
film
deep trench
filling
deposit
teos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100572512A
Other languages
English (en)
Other versions
CN101887852A (zh
Inventor
缪燕
谢烜
季伟
彭虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2009100572512A priority Critical patent/CN101887852B/zh
Publication of CN101887852A publication Critical patent/CN101887852A/zh
Application granted granted Critical
Publication of CN101887852B publication Critical patent/CN101887852B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种深沟槽填充方法，在对深沟槽进行填充的时候，先淀积第一层压缩应力的薄膜，然后采用TEOS-O3基AP/SA CVD淀积第二层拉伸应力的薄膜，从而完成对深沟槽的填充。本发明通过两次性能不同的薄膜淀积，使得沟槽填充不仅具有良好的台阶覆盖达到良好的填孔性能，而且填孔薄膜有较小的拉伸应力以防止产生缺陷或在薄膜内部及界面产生开裂。

Description

深沟槽填充方法
技术领域
本发明涉及一种半导体工艺方法，尤其是一种深沟槽填充方法。
背景技术
目前，对于高深宽比的浅沟槽，通常采用高密度等离子体化学气相淀积(HDP CVD)。但是，对于深沟槽，由于HDP CVD固有的自下而上的生长机理，使得生产周期较长，成本较高。正硅酸乙酯(TEOS)-臭氧(O3)基CVD有良好的台阶覆盖性，较低的淀积温度，广泛应用于金属层前介质膜淀积(PMD)和金属层间介质膜淀积(IMD)，但由于其较大的拉伸应力和较小的屈服强度，限制了其在沟槽结构方面的应用。
发明内容
本发明所要解决的技术问题是提供一种深沟槽填充的方法，使得沟槽填充不仅具有良好的台阶覆盖达到良好的填孔性能，而且填孔薄膜有较小的拉伸应力以防止产生缺陷或在薄膜内部及界面产生开裂。
为解决上述技术问题，本发明深沟槽填充方法的技术方案是，在对深沟槽进行填充的时候，先淀积第一层压缩应力的薄膜，然后采用TEOS-O3基AP/SA CVD淀积第二层拉伸应力的薄膜，从而完成对深沟槽的填充。
作为本发明深沟槽填充方法的进一步改进是，在淀积第一层压缩应力的薄膜之后，进行回刻蚀工艺，然后再采用TEOS-O3基AP/SA CVD淀积第二层拉伸应力的薄膜。
本发明通过两次性能不同的薄膜淀积，使得沟槽填充不仅具有良好的台阶覆盖达到良好的填孔性能，而且填孔薄膜有较小的拉伸应力以防止产生缺陷或在薄膜内部及界面产生开裂。
附图说明
下面结合附图和实施例对本发明作进一步详细的说明：
附图为采用本发明深沟槽填充的方法制作的深沟槽的结构示意图。
图中附图标记为，1.硅衬底或外延层；2.TEOS LPCVD氧化膜；3.TEOS-O3AP/SA CVD氧化膜。
具体实施方式
本发明提供了一种深沟槽填充方法，在对深沟槽进行填充的时候，先淀积第一层压缩应力的薄膜，然后采用TEOS-O3基AP/SA CVD淀积第二层拉伸应力的薄膜，从而完成对深沟槽的填充，得到如附图所示的深沟槽结构。
在淀积第一层压缩应力的薄膜之后，进行回刻蚀工艺，然后再采用TEOS-O3基AP/SA CVD淀积第二层拉伸应力的薄膜。
本发明结合TEOS基良好的台阶覆盖性，低压CVD(LPCVD)压缩应力的特点，采用LPCVD和AP/SA CVD(常压/亚常压CVD)薄膜的堆叠结构，来达到改善薄膜应力的同时又能够较好的填充沟槽，其中为了达到更好的填充性能可以在两层薄膜中间加入回刻蚀工艺。以上所述的两层薄膜都具有良好的台阶覆盖性。
在本发明中，所述深沟槽深宽比为1～10，深度为2～20um，实施于这种深沟槽能够达到最好的效果。
所述第二层薄膜淀积温度为300～700℃，压力为20～760Torr，薄膜厚度为1000～25000A。
在采用TEOS-O3基AP/SA CVD淀积第二层拉伸应力的薄膜之后，在其上面再淀积一层压缩应力薄膜。这样可以进一步提高深沟槽的性能。
本发明中，在淀积第一层压缩应力的薄膜之前，氧化形成一层垫层氧化膜。
本发明中所述压缩应力薄膜为具有良好台阶覆盖的薄膜，可以采用TEOS LPCVD淀积的LPCVD薄膜，但不限于此。
本发明采用TEOS LPCVD薄膜和TEOS-O3基AP/SA CVD薄膜的堆叠结构，对深沟槽进行填充。由于TEOS LPCVD薄膜和TEOS-O3基AP/SA CVD薄膜都有较好的台阶覆盖性能，可以得到较好的沟槽填充性能，如附图所示，在沟槽中仅有很小的孔洞，且该孔洞的顶部低于沟槽两侧的硅表面，在第二次成膜前进行回刻蚀可以进一步优化该孔洞。另外，对光片进行成膜实验，如下表所示，在具有拉伸应力的氧化膜2之前添加压缩应力的氧化膜1之后，薄膜的应力得到了优化，从而能够有效的防止产生缺陷或在薄膜内部及界面产生开裂。
Figure G2009100572512D00031
综上所述，本发明通过两次性能不同的薄膜淀积，使得沟槽填充不仅具有良好的台阶覆盖达到良好的填孔性能，而且填孔薄膜有较小的拉伸应力以防止产生缺陷或在薄膜内部及界面产生开裂。

Claims (5)

1.一种深沟槽填充方法，其特征在于，在对深沟槽进行填充的时候，先淀积第一层压缩应力的薄膜，然后采用TEOS-O3基AP/SA CVD淀积第二层拉伸应力的薄膜，从而完成对深沟槽的填充；所述深沟槽深宽比为1～10，深度为2～20um；所述压缩应力薄膜为采用TEOS LPCVD淀积的具有良好台阶覆盖的LPCVD薄膜。
2.根据权利要求1所述的深沟槽填充方法，其特征在于，在淀积第一层压缩应力的薄膜之后，进行回刻蚀工艺，然后再采用TEOS-O3基AP/SA CVD淀积第二层拉伸应力的薄膜。
3.根据权利要求1所述的深沟槽填充方法，其特征在于，所述第二层薄膜淀积温度为300～700℃，压力为20～760Torr，薄膜厚度为1000～25000A。
4.根据权利要求1所述的深沟槽填充方法，其特征在于，在采用TEOS-O3基AP/SA CVD淀积第二层拉伸应力的薄膜之后，在其上面再淀积一层压缩应力薄膜。
5.根据权利要求1所述的深沟槽填充方法，其特征在于，淀积第一层压缩应力的薄膜之前，氧化形成一层垫层氧化膜。
CN2009100572512A 2009-05-13 2009-05-13 深沟槽填充方法 Active CN101887852B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100572512A CN101887852B (zh) 2009-05-13 2009-05-13 深沟槽填充方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100572512A CN101887852B (zh) 2009-05-13 2009-05-13 深沟槽填充方法

Publications (2)

Publication Number Publication Date
CN101887852A CN101887852A (zh) 2010-11-17
CN101887852B true CN101887852B (zh) 2012-08-01

Family

ID=43073699

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100572512A Active CN101887852B (zh) 2009-05-13 2009-05-13 深沟槽填充方法

Country Status (1)

Country Link
CN (1) CN101887852B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035515B (zh) * 2012-07-18 2015-10-14 上海华虹宏力半导体制造有限公司 沟槽的填充方法
CN105990324A (zh) * 2015-02-15 2016-10-05 华邦电子股份有限公司 半导体元件及其制造方法
WO2018165809A1 (en) * 2017-03-13 2018-09-20 Texas Instruments Incorporated Transistor device with sinker contacts and methods for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1206935A (zh) * 1997-07-25 1999-02-03 三星电子株式会社 利用复合氧化膜的槽式隔离法
CN1416154A (zh) * 2002-10-31 2003-05-07 上海华虹Nec电子有限公司 一种多层膜结构的半导体栅工艺处理方法
CN1205658C (zh) * 1999-05-25 2005-06-08 理查德·K·威廉斯 具有多厚度栅极氧化层的槽型半导体器件的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1206935A (zh) * 1997-07-25 1999-02-03 三星电子株式会社 利用复合氧化膜的槽式隔离法
CN1205658C (zh) * 1999-05-25 2005-06-08 理查德·K·威廉斯 具有多厚度栅极氧化层的槽型半导体器件的制造方法
CN1416154A (zh) * 2002-10-31 2003-05-07 上海华虹Nec电子有限公司 一种多层膜结构的半导体栅工艺处理方法

Also Published As

Publication number Publication date
CN101887852A (zh) 2010-11-17

Similar Documents

Publication Publication Date Title
KR100546852B1 (ko) 반도체 소자의 제조 방법
US20050282350A1 (en) Atomic layer deposition for filling a gap between devices
TW200504921A (en) A method of fabricating a trench isolation with high aspect ratio
CN101887852B (zh) 深沟槽填充方法
TW201142948A (en) Semiconductor device, method of seamless gap filling and method for fabricating shallow trench isolation structure
CN111834496B (zh) 发光二极管外延片及其制备方法
CN110867408A (zh) 沟槽的填充方法
CN109786530A (zh) 一种GaN基发光二极管外延片及其制备方法
CN101635273A (zh) 一种钨栓塞的制备方法
CN105280566A (zh) 基板
US9126849B2 (en) Container containing a cobalt carbonyl complex and cobalt carbonyl complex composition
CN103578963A (zh) 半导体器件及其制造方法
US8704372B2 (en) Integrated circuits and methods for processing integrated circuits with embedded features
CN103378060A (zh) 硅通孔及其填充方法
CN102412195A (zh) 硅通孔填充方法
CN102592992A (zh) 一种高掺杂磷硅玻璃薄膜的制备方法
CN103094202B (zh) 半导体器件及其钨塞填充方法
US8501565B2 (en) Method for fabricating deep trench isolation
CN108766953B (zh) 半导体器件及其形成方法
KR102293494B1 (ko) 투습 방지막과 그 제조 방법
CN101546707A (zh) 一种可提高质量的介质隔离结构制作方法
CN101599454A (zh) 半导体元件隔离结构及其形成方法
US20050082606A1 (en) Low K dielectric integrated circuit interconnect structure
CN113517287A (zh) 一种半导体结构及其制备方法
US20130102149A1 (en) Liner property improvement

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131216

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131216

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.