CN101884102A - 具有测试结构的半导体器件和晶片以及评估凸块下金属化的附着力的方法 - Google Patents

Abstract

一种半导体器件，具有在公共接触区(22)中互相电连接的图案化焊盘金属层和图案化凸块下金属化层。所述半导体器件包括用于确定在公共接触区(22)中的图案化焊盘金属层和图案化凸块下金属化层之间的接触电阻的第一测试结构(11)。所述第一测试结构包括焊盘金属层部分(24)，以及通过公共接触区(22)与焊盘金属层部分(24)电连通的金属化层部分(18)。所述第一测试结构(11)还包括实质上经由公共接触区(22)彼此电连接的连接区(14、16)。在连接区(14、16)之间施加电流时，发生表示公共接触区(22)上的压降的压降。

Description

具有测试结构的半导体器件和晶片以及评估凸块下金属化的附着力的方法

技术领域

本发明涉及一种设置有在一个或更多个公共接触区中相互电连接的图案化焊盘金属层和图案化凸块下金属化层(under-bumpmetallization layer)的半导体器件。本发明还涉及包括根据本发明的半导体器件的产品和半导体晶片。本发明还涉及评估图案化凸块下金属化层在半导体晶片的图案化焊盘金属层上的附着力的方法。

背景技术

当在例如印刷电路板的衬底上按照倒装芯片方法安装半导体器件时，与衬底的电接触采用焊料凸块(solder bumps)形成。这些焊料凸块在半导体器件上形成，并在衬底上放置半导体器件后回流(reflow)。该焊料凸块与半导体器件的集成电路的接触焊盘电连接。

为提高焊料凸块在半导体器件上的附着力，接触焊盘设置有凸块下金属化物。这种凸块下金属化物还建立了阻止焊料凸块的成分扩散到焊盘金属中的阻挡层，并为焊料凸块形成容易浸润的表面。

为了半导体器件正确起作用，在接触焊盘上的凸块下金属化物需要足够的附着力。如果附着力不足，由于机械载荷，例如由于无意地将包含半导体器件的产品掉落在地板上，金属化物可能从焊盘上松动。如果半导体器件无法正常起作用，那么可能执行的许多处理步骤，例如安装自身、焊料凸块的沉积以及进一步封装和组装步骤，将没有益处，产生不必要的成本。另外，包括该半导体器件的产品由于许多可能的明显的缺点会停止正常起作用。为评估凸块下金属化物的附着力，采用监控晶片有规律地应用剪切测试，例如每次在二至五批中采用一个监控晶片。例如当凸块下金属化物的沉积工艺中发生变化时，或者例如当针对新型的晶片发生变化时，也采用监控芯片。该监控晶片设置有相对厚的凸块下金属化层，例如是在具有半导体器件的常规晶片上的凸块下金属化层的三至五倍厚。然后，进行剪切测试，其中确定了监控晶片上的凸块下金属化层的屈服强度和失效模式。

从这个结果，可以评估恰好在监控晶片之前、之后和/或同时处理的在常规晶片上的凸块下金属化物的附着力。

剪切测试是破坏性的，并对凸块下金属化物作出间接评估，所以剪切测试对常规晶片的代表性是不确定的。

本发明的目的是提供一种设置有用于评估凸块下金属化物的附着力的测试结构的半导体器件。

发明内容

本发明提供一种半导体器件，包括用于确定在第一公共接触区中图案化金属化层和图案化焊盘金属层之间的接触电阻的第一测试结构，该第一测试结构包括作为图案化焊盘金属层的一部分的焊盘金属层部分，以及包括作为图案化凸块下金属化层的一部分、并且通过第一公共接触区与焊盘金属层部分电连通的金属化层部分，该第一测试结构还包括经由第一导电路径、经由第一公共接触区并穿过焊盘金属层部分彼此电连接的第一和第二连接区，第一导电路径实质上延伸穿过金属化层部分，并且包括经由第二导电路径彼此电连接的第三和第四连接区，第二导电路径经由第一公共接触区延伸，其中在第一和第二连接区之间施加电流时，在第三和第四连接区之间发生压降，表示第一公共接触区上的压降。这样，通过确定接触电阻并将其与预定值比较，对每一个晶片或每一个晶片的许多部分可以获得图案化凸块下金属化层的附着力的直接评估。这种评估是非破坏性的。这样，可以较少地使用监控晶片，或者甚至可以省略。并且，可以较少地在监控晶片上进行厚金属化层的沉积，或者甚至可以省略。另外，可以较少地进行剪切测试和监控失效模式，或者甚至可以省略。在采用第一测试结构测量完成之后，第一和第二连接区优选地可以被例如焊料凸块层或隔离层覆盖。

优选地，第一和第二连接区经由第一导电路径彼此电连接，第一导电路径实质上经由第一公共接触区延伸，使得在采用第一测试结构时，沿着第一导电路径流动的电流中超过50％，尤其是超过80％的电流流经第一公共接触区。更优选地，第三和第四连接区经由第二导电路径彼此电连接，使得在第三和第四连接区之间的电导中超过50％，尤其是超过80％的电导经由第二导电路径。

更优选地，第一和第二连接区与第三和第四连接区不同。利用这种测试结构，可以相对较高精度地确定第一公共接触区上的接触电阻，例如在四点开尔文测量(four-point Kelvin measurement)的帮助下。例如，第一公共接触区可以仅包括一个在图案化凸块下金属化层和图案化焊盘金属层之间的接触表面，但是也可以包括许多在图案化凸块下金属化层和图案化焊盘金属层之间的不同的接触表面。第一和第二导电路径优选地通过一个或更多金属层并仅仅经由这些金属层的相互接触的表面延伸。

具体地，第一和第二连接区以下列方式电连接：在第一公共接触区的接触电阻和/或在一个或更多其他公共接触区的接触电阻在可测量的程序上影响在第三和第四连接区之间测量的电压。

本发明还提供包括根据本发明的半导体器件的半导体晶片。这种晶片的优点是：它可以直接测试，因此提高了评估图案化凸块下金属化层在该晶片上的附着力的可靠性，并且也提高该半导体器件制造工艺的产率。这也不必使用监控晶片。

优选地，半导体晶片包括的测试结构位于晶片的分裂线或锯线(sawline)上，或者接近晶片的边缘，以便最大化对于集成电路可用的晶片的表面。

本发明还提供包括根据本发明的半导体器件的产品。例如，这种产品可以是电气产品，例如移动电话或计算机，或者是汽车产品，例如汽车。根据本发明的半导体器件能够改进对图案化凸块下金属化层的附着力的评估，并且因此能够制造改进质量的产品。

本发明的另一目的是提供用于评估凸块下金属化物的附着力的改进的方法。本发明提供用于评估图案化凸块下金属化层在半导体晶片的图案化焊盘金属层上的附着力的方法，该方法包括电确定图案化凸块下金属化层的一部分和图案化焊盘金属层的一部分之间的接触电阻，并检查所确定的接触电阻是否超过预定值。这种方法的优点是：每一个晶片可以直接测试，因此提高了评估图案化凸块下金属化层在晶片上的附着力的可靠性，并且因此也提高该半导体器件制造工艺的产率。这样，可以较少地使用监控晶片，或者甚至可以省略。并且，可以较少地在监控晶片上进行厚金属化层的沉积，或者甚至可以省略。另外，可以较少地进行剪切测试和监控失效模式，或者甚至可以省略。根据本发明的方法的另一个优点是：以非破坏性方式进行凸块下金属化物的附着力评估。

具体地，根据本发明的方法包括通过施加第一已知电流以及测量第一公共接触区上的第一电压来确定第一电阻，该第一已知电流在第一对连接区之间流动，通过作为图案化焊盘金属层的一部分的第一焊盘金属层部分、通过作为图案化凸块下金属化层的一部分的第一金属化层部分并经由第一金属化层部分和第一焊盘金属层部分之间的第一公共接触区。

优选地，在与第一对连接区不同的第二对连接区上测量第一电压，并且其中所述第二对的连接区通过第一焊盘金属层部分、第一金属化层部分和第一公共接触区互相连接。利用该方法，例如在四点开尔文测量的帮助下，可以相对较高准确度地确定在公共接触区上的接触电阻。

附图说明

现在将参考附图，将以非限制的方式更详细地说明本发明，其中：

图1示出在根据本发明的半导体晶片的优选的实施例中的半导体晶片；

图2示出在根据本发明的半导体器件的实施例中的测试结构和衬底的示意性截面图；

图3示出在根据本发明的半导体器件的替代的实施例中的第一测试结构和第二测试结构的俯视图；

图4示出在根据本发明的半导体器件的另一的实施例中的第三测试结构和第四测试结构的俯视图；以及

图5示出设置有附加金属化层部分的第五测试结构。

具体实施方式

图1示出在根据本发明的半导体晶片的优选的实施例中的半导体晶片1。半导体晶片1包括由半导体材料例如硅组成的衬底2，并包括根据本发明的半导体器件4。半导体器件4优选地包括集成电路6和测试结构8。优选地，半导体器件也包括附加测试结构9。在这个示例中，测试结构4与集成电路6电分离。替代地，测试结构4可以与集成电路6电连接，例如通过共享一个连接区(未画出，但例如在图2中画出并以参考数字14和16提及)。半导体晶片可以沿着线10A和10B分裂或锯开从而使单独的半导体器件4彼此分离。半导体器件4可以组装在根据本发明的产品中。

图2示出在根据本发明的半导体器件4的实施例中，作为测试结构8的示例的基本测试结构11，以及衬底2的示意性截面图。在这个实施例中的基本测试结构11包括第一连接区14和第二连接区16，在使用时从晶片的外部由例如电压计或电流表的探针接触。例如，在采用基本测试结构11的测量完成之后，第一和第二连接区可以被例如焊料凸块层或隔离层覆盖。分别在第一金属化层部分18和第二金属化层部分20的顶部表面上，形成第一连接区14和第二连接区16。

替代地，例如也可以在公共接触区22外部的焊盘金属层部分24的顶部表面形成第二连接区16。第一和第二连接区经由第一导电路径彼此电连接，在这个示例中第一导电路径由焊盘金属层部分24和第一和第二金属化层部分18和20组成，第一导电路径实质上经由公共接触区22延伸。基本测试结构11还设置有第三和第四连接区，在这个示例中第三和第四连接区分别与第一和第二连接区14和16重合，并且经由第二导电路径实质上彼此连接，第二导电路径经由公共接触区22延伸并且在这个示例中与第一导电路径重合。

第一导电路径应当实质上经由公共接触区22延伸。换句话说，由测试源输送并施加至第一和第二连接区的、流经第一导电路径的测试电流应当实质上流经公共接触区22，虽然实际上测试电流的一部分会经由寄生路径泄露。优选地，如果图案化焊盘金属层和图案化凸块下金属化层在公共接触区中彼此正确地粘附在一起，由测试源输送的电流至少50％的部分应当流经公共接触区22。更加优选地，这个部分应当超过75％。电流路径不应延伸至图案化焊盘金属层和图案化凸块下金属化层的外部。具体地，在电流路径中电路元件的存在将妨碍在公共接触区中这些层的附着力质量的正确评估。在第一和第二连接区14和16之间施加电流时，在第一和第二连接区之间发生压降，表示公共接触区22上的压降。例如，在公共接触区22上的压降在可测量的程度上影响第一和第二连接区14和16之间的压降。例如，在第一和第二连接区14和16之间的压降的超过1％是由于公共接触区22上的压降，或者例如，在第一和第二连接区14和16之间的压降的超过10％是由于公共接触区22上的压降。如果采用相对灵敏的测量设备，在第一和第二连接区14和16之间的压降的1％或者少于1％也可以是由于公共接触区22上的压降。

在这个示例中，基本测试结构11也包括隔离层部分26，该隔离层部分26限定了公共接触区22的尺寸并防止电流从第一连接区14流向第二连接区16而不通过公共接触区22。隔离层部分26例如可以由氮化硅(SiN)或氧化硅(SiO)组成，例如通过等离子体增强化学气相沉积，或者由有机材料组成。

例如，焊盘金属层部分24的厚度在从0.1至2微米范围内，例如1微米。它可以包括许多不同的金属层，例如铜层和铝层。第一和第二金属化层部分18和20的厚度优选地在3至5微米之间，并且优选地在其顶部表面包括相对薄的金涂层，例如该薄的金涂层具有几十纳米的厚度。这个金涂层设置为实质上防止镍的氧化，在这个示例中构成第一和第二金属化层部分18和20的主体。

第一和第二金属化层部分18和20是图案化凸块下金属化层(未示出)的一部分，该图案化凸块下金属化层实质上在半导体晶片2上延伸。类似地，焊盘金属层部分24是图案化焊盘金属层的一部分，并且隔离层部分26是图案化隔离层的一部分。这些图案化层通常包括许多层部分，例如集成电路6包括的这些层部分。例如一个或更多这些图案化层可以是厚度均匀的。优选地，采用镍的无电沉积和金的浸入沉积，沉积图案化凸块下金属化层。在无电镍沉积之前，对图案化焊盘金属层进行清洁和活化。在活化期间，沉积薄金属层，在无电镍沉积期间实质上去除薄金属层。例如，该薄金属层可以是锌层，在锌酸盐处理期间沉积在焊盘金属层部分24的铝顶层的顶部上。

替代地，例如该薄金属层可以是钯层，在钯处理期间沉积在焊盘金属层部分24的铜顶层的顶部上。这样的活化处理对本领域的熟练技术人员是众所周知的，并且进一步的描述被认为是多余的。

替代地，或者附加地，采用金属化层的金属的电镀或覆盖沉积(blanket deposition)，随后是抗蚀层的光刻图案化，以及蚀刻，可以获得图案化凸块下金属化层。优选地，通过金属的覆盖沉积，例如通过溅射和/或一个或更多其他真空技术，随后进行抗蚀层的光刻图案化，以及蚀刻，获得图案化焊盘金属层。类似的技术可以用于获得图案化隔离层。

替代地，或者附加地，旋涂可以用作覆盖沉积技术。

替代地，一个或更多图案化焊盘金属层、图案化凸块下金属化层和图案化隔离层可以通过采用印刷技术，例如喷墨式印刷，以图案化方式直接沉积。

前面提到的沉积和图案化技术对本领域的熟练技术人员是众所周知的，并且进一步的描述被认为是多余的。

第一和第二金属化层部分18和20可以包括无电沉积镍层部分。替代地，第一和第二金属化层部分18和20可以包括溅射的薄钛层部分、溅射的薄铜层部分和由电镀获得的镍层部分。替代地，第一和第二金属化层部分18和20可以包括溅射的钛或铜层部分和溅射的镍-钒层部分。

在图2中的基本测试结构11可以用于根据本发明的可能的方法。在这个可能的方法中，通过将测量探针与第一和第二连接区连接，确定第一连接区14和第二连接区16之间的电阻，该探针与测量仪器连接，该测量仪器例如从测量的电流和电压确定探针之间的电阻。所确定的电阻将取决于金属化层部分18和20以及焊盘金属层部分24内部的层电阻，以及公共接触区22和与公共接触区22类似的公共接触区的接触电阻，该公共接触区在第二金属化层部分20和焊盘金属层部分24之间是公共的，并将形成具有与公共接触区22类似的比接触电阻(specificcontact resistance)的接触电阻。从所确定的电阻可以独立确定在相关层部分内部的层电阻，在这种情况下是第一和第二金属化层部分18和20的层电阻和焊盘金属层部分24内部的层电阻。例如，可以通过对相关层部分的材料的体电阻(bulk resistance)采用预定值、测量相关层部分的厚度并采用相关层部分的平面几何形状来完成上述操作。例如，在相关层部分的俯视图中，可以看到相关层部分的平面几何形状。本领域的熟练技术人员很清楚这种测量方法，并且进一步的描述被认为是多余的。通过从所确定的电阻减去相关层部分中的层电阻，可以确定公共接触区22的接触电阻的值。通过将这个值与预定值比较，至少对在基本测试结构11附近的半导体晶片的一部分，可以评估图案化凸块下金属化层和图案化焊盘金属层之间的附着力。例如，在图案化凸块下金属化层和图案化焊盘金属层之间的适当的附着力的情况下，该预定值等于预期接触电阻。例如，如果所确定的接触电阻的值超过预定值的x倍，图案化凸块下金属化层的附着力被认为对半导体晶片的相关部分是不足的，并且在半导体晶片这个部分上的一个或更多半导体器件将被处理，或者代替地，图案化凸块下金属化层的附着力被认为对整个半导体晶片是不足的，并且整个半导体晶片将被处理。取决于附着力的质量要求，x的值的选择范围从例如2至10，例如x＝3可用于实践中。

图3示出在根据本发明的半导体器件4的替代的实施例中，作为测试结构8的另一示例和附加测试结构9的示例的第一测试结构30和第二测试结构31的俯视图。显然第一和第二测试结构30和31是示例，并且根据本发明的半导体器件4可以包括许多其他的测试结构。图3示出第一和第二测试结构的平面几何形状。第一测试结构30和第二测试结构31的示意性截面图与图2类似，并且相同的索引数字和名称将用于描述类似的部分。

第一测试结构30包括由第一和第二连接区14和16组成的第一对连接区。第一对连接区经由第一导线34、与图2中的公共接触区22类似的第一公共接触区36、以及第二导线38互相连接。第一测试结构还包括由第三和第四连接区40和41组成的第二对连接区。第二对连接区通过第三导线44、第一公共接触区36和第四导线46彼此互相连接。

第一对连接区中的第一连接区在第一金属化层部分18上形成，经由第一导线34延伸至第一公共接触区36。第一金属化层部分18形成第一导线34的顶部部分和第一公共接触区36。在图3中的第一金属化层部分18还经由第四导线46延伸至第四连接区41。第二连接区16在第二金属化层部分20上形成。第三连接区40在第三金属化层部分54的顶部表面上形成。焊盘金属层部分24被第一金属化层部分18以及第二和第三金属化层部分20和54部分覆盖，并实质上位于其下方。用虚线57表示焊盘金属层部分24的周边。第二和第三导线38和44是焊盘金属层部分24的一部分，并被与在图2中的隔离层部分26类似的隔离层部分覆盖。第一、第二和第三金属化层部分18、20和54是图案化凸块下金属化层的一部分。焊盘金属层部分24是图案化焊盘金属层的一部分。

在图3中的隔离层部分是图案化隔离层的一部分。

第一和第二连接区14和16经由第一导电路径彼此电连接，该第一导电路径实质上经由第一公共接触区36延伸。第三和第四连接区40和41经由第二导电路径彼此电连接，该第二导电路径实质上经由第一公共接触区36延伸。第一和第二连接区14和16与第三和第四连接区40和41不同。在第一和第二连接区14和16之间施加电流时，在第三和第四连接区40和41之间发生压降，表示第一公共接触区36上的压降。例如，第一公共接触区36上的压降在可测量的程度上影响第三和第四连接区40和41之间的压降。

例如，在第三和第四连接区40和41之间的压降的超过1％是由于第一公共接触区36上的压降，或者例如在第三和第四连接区40和41之间的压降的超过10％是由于第一公共接触区36上的压降。

如果采用相对灵敏的测量设备，在第一和第二连接区14和16之间的压降的1％或者少于1％也可以是由于公共接触区22上的压降。

第二测试结构31与第一测试结构30类似地限定并类似地设置，但是其第二公共接触区48的尺寸与第一公共接触区36的尺寸实质上不同。例如，第二公共接触区48是第一公共接触区36的四倍大。

例如，从第一测试结构30的第一连接区14至第二连接区16的距离和方向与从第二测试结构31的第一连接区14至第二连接区16的距离和方向实质上相等，例如有1％之内的差值，或者例如有10％之内的差值。

作为另一示例，从第一测试结构30的第三连接区40至第四连接区41的距离和方向与从第二测试结构31的第三连接区40至第四连接区41的距离和方向实质上相等，例如有1％之内的差值，或者例如有10％之内的差值。

第一测试结构30可以用于根据本发明的优选的方法。在采用根据这个优选的方法的第一测试结构30时，经由第一对连接区施加已知电流。当施加已知电流时，采用具有与第二对连接区相连的探针的电压表测量第二对连接区之间的第一电压。例如，第一电压实质上与第三和第四导线44和46内部的层电阻以及探针和第二对连接区之间的接触电阻无关。实质上可以通过在第一公共接触区中的接触电阻确定从已知电流和测量的第一电压确定的第一电阻，并且也可以通过焊盘金属层部分24和金属化层部分18的一部分内部的层电阻确定第一电阻，在焊盘金属层部分24和金属化层部分18的该部分经由第一公共接触区36连接并且用于传导施加的已知电流的重要部分。

在初步近似中，从已知电流和测量的第一电压ΔV，可以确定接触电阻Arc＝ΔV/I。利用第一公共接触区36的尺寸A，也可以确定比接触电阻Rs＝Rc*A。

为了评估图案化凸块下金属化层的附着力，接触电阻Rc可以与预定值比较。类似地，比接触电阻可以与另一预定值比较，例如在图案化凸块下金属化层和图案化焊盘金属层之间的适当的附着力的情况下等于预期的比接触电阻。此外，可以按照类似的方式使用具有相互不同尺寸的公共接触区的更多的与第一测试结构30类似的测试结构。通过绘出不同尺寸的倒数与相应的接触电阻的关系，并且采用回归技术，可以获得接触电阻的平均值。

在一个可能更准确的方法中，可以确定在焊盘金属层部分24和第一金属化层部分18的一部分内部的层电阻，并可以从第一电阻中减去该层电阻，焊盘金属层部分24和金属化层部分18的该部分经由第一公共接触区36连接并且用于传导施加的已知电流的重要部分。例如，可以利用焊盘金属层部分24和第一金属化层部分18中的材料的体电阻(electrical bulk resistance)的已知值，利用第一测试结构30的平面几何形状，以及通过测量焊盘金属层部分24和第一金属化层部分18的层厚度进行这种确定。

替代地，或者附加地，例如，可以通过采用第二测试结构31将第一电阻与类似确定的第二电阻结合进行这种确定。在第一数学关系中，在第一公共接触区36和第二公共接触区48中的接触电阻的比值可以预期等于第二公共接触区和第一公共接触区尺寸的比值。类似地，在第二数学关系中，在经由第一公共接触区36连接并且用于传导施加的已知电流的重要部分的焊盘金属层部分24和第一金属化层部分18的一部分内部的层电阻，和在经由第二公共接触区48连接并且用于传导施加的已知电流的重要部分的焊盘金属层部分24和第一金属化层部分18的一部分内部的层电阻是相关的。可以采用传统的电磁理论，从第一和第二公共接触区36和48的平面几何形状和尺寸以及焊盘金属层部分24和金属化层部分18的层厚度推断出这种第二数学关系。本领域的熟练技术人员很清楚如何获得这种第二数学关系。当将第一电阻与第二电阻结合时，利用第一和/或第二数学关系，可以确定接触电阻的相对准确的值。例如，包括第一、第二、第三和第四导线34、38、44和46的邻近部分的第一和第二公共接触区36和48具有类似的形状，其平面几何形状的尺寸仅仅按数值缩放系数变化。

例如，第一和第二对连接区的典型尺寸约为200微米。在另一示例中，第一和第二对连接区中的每一个连接区是直径为280微米的圆形。第一和第二公共接触区的尺寸典型地约为300微米。

然而，第一和第二公共接触区的尺寸也可以更大或更小，例如约50微米，或者例如约5微米。优选地，第一和第二公共接触区的尺寸使得可以准确确定公共接触区的接触电阻。

第一假想直线59，位于第一公共接触区36中，从连接第一公共接触区36与第一连接区14的第一导线34至连接第二连接区16与第一公共接触区36的第二导线38，具有的长度实质上等于在第一公共接触区36中最大长度的第二假想直线的长度。其优点是已知电流相对均匀地分布在公共接触区36上。

图4示出在根据本发明的半导体器件4的另一实施例中，作为测试结构8和附加测试结构9的另一示例的第三测试结构60和第四测试结构62的俯视图。图4示出第三和第四测试结构的平面几何形状。第三测试结构60和第四测试结构62的示意性截面图与图2类似，并且相同的索引数字和名称将用于描述类似的部分。与图3中类似的部分将用相同的索引数字和名称描述。第三测试结构60包括第一和第二连接区14和16。这些连接区通过第一和第二金属化层部分18和20以及焊盘金属层部分24，经由公共接触区22互相连接。焊盘金属层部分24被抗蚀层部分26(resist layer portion)覆盖。第三测试结构设置有第三和第四连接区40和41，分别在第一金属化层部分18和第二金属化层部分20的顶部表面形成。从第三测试结构60的第三连接区至第四连接区的距离和方向与从第四测试结构62的第三连接区至第四连接区的距离和方向相等。每一个虚线72表示连接区14、16、40、41的边界。

第三和第四测试结构60和62彼此类似地限定。第一导电路径，在这个示例中由焊盘金属层24和第一和第二金属化层18和20组成，与第三测试结构60相比，在第四测试结构62中具有实质上不同的几何形状，结果，与第三测试结构60相比，第三和第四连接区40和41之间的层电阻在第四测试结构62中实质上不同。

根据本发明的另一可能的方法，可以采用第三和第四测试结构。在这个另一可能的方法中，第三测试结构60的第一和第二连接区14和16之间的第一导电路径的几何形状与第四测试结构62的第一和第二连接区14和16之间的第一导电路径的几何形状实质上不同。因此，对第一电压有贡献的第三测试结构60的第一和第二连接区之间的层电阻，在这个情况下是焊盘金属层部分24内部的层电阻，与对第二电压有贡献的第四测试结构62的第一和第二连接区14和16之间的层电阻实质上不同，在这个情况下是焊盘金属层部分24内部的层电阻，第二电压在第四测试结构62的第三和第四连接区40和41之间测量。

在图4中第一和第二连接区之间确定的电阻，在第一级上等于焊盘金属层部分24内部的层电阻、第一金属化部分18和焊盘金属层部分24之间的公共接触区22的接触电阻、以及焊盘金属层部分24和第二金属化层部分20之间的类似的接触电阻之和。在第三和第四测试结构中，焊盘金属层部分24内部的层电阻与第一和第二金属化层部分18和20之间的距离成正比，并且在第三测试结构中焊盘金属层部分24内部的层电阻与在第四测试结构中焊盘金属层部分24内部的层电阻的比值等于在第一测试结构中第一和第二金属化层部分之间的距离与在第二测试结构中第一和第二金属化层部分之间的距离的比值，该比值选取等于一个系数。根据第三数学关系，第一金属化层部分18和焊盘金属层部分24之间的公共接触区的接触电阻Rc近似等于2Rc＝(R1-R2)/(1-)+R2，其中R1是第三测试结构60的第一和第二连接区14和16之间确定的电阻，并且R2是第四测试结构62的第一和第二连接区之间确定的电阻。

图5示出第五测试结构73，设置有附加的金属化层部分74。这些附加金属化层部分被隔离层部分76分隔，与图2中的隔离层部分26类似。第五测试结构与第三测试结构60类似地限定，并在第一和第二连接区14和16之间具有相等的距离，并且在第三和第四连接区40和41之间也如此，但是与第三测试结构相比，在第一和第二连接区14和16之间的第一导电路径的几何形状实质上不同，并且在第三和第四连接区40和41之间的第二导电路径的几何形状也如此。结果，与第三测试结构60相比，在第五测试结构73中第三和第四连接区之间的层电阻实质上不同。

半导体器件可以设置有许多不同的测试结构73，每一个具有类似的平面几何形状，仅附加金属化层部分74的数量不同。例如，可以绘出金属化层部分74的数量与第三和第四连接区40和41之间确定的相应的电阻之间的关系。利用回归技术，可以获得两者之间的关系，这可以用于确定比接触电阻的值。

第三和第四连接区40和41也可以放置在另一位置，只要在第三和第四连接区上测量的电压在可测量的程度上由焊盘金属层部分24和或者金属化层部分74或者第一和第二金属化层18和20之间的接触表面的压降来确定即可。例如，第三和第四连接区可以位于直接测量焊盘金属层部分24的一部分上的电压的位置，焊盘金属层部分24的该部分设置有附加金属化层部分74。当焊盘金属层部分24由金属化层部分74覆盖的一部分内部的层电阻比金属化层部分74内部的层电阻大很多时时，例如超过五倍，这尤其重要。在这种情况下，焊盘金属层部分24和金属化层部分74之间的一个或更多接触表面形成公共接触区。

因此，相信本发明的操作和结构从前面的描述是显而易见的。本发明不限制本文描述的任何实施例，并且在熟练技术人员的能力之内，在权利要求范围内的修改是可能的并且认为在所附权利要求的范围内。同样地，认为内在地公开了所有的动态发明(kinematic inversions)，并且认为其在本发明的范围内。

类似于“具体地”、“典型地”、“优选地”“更优选地”等表述的使用不希望限制本发明。在不背离其范围的情况下，没有具体或明确描述或者要求保护的特征可以附加地包括在根据本发明的结构中。

Claims (22)

1.一种半导体器件，设置有在一个或更多个公共接触区中相互电连接的图案化焊盘金属层和图案化凸块下金属化层，其中所述半导体器件包括用于确定在第一公共接触区中图案化金属化层和图案化焊盘金属层之间的接触电阻的第一测试结构，所述第一测试结构包括作为图案化焊盘金属层的一部分的焊盘金属层部分，以及包括作为图案化凸块下金属化层的一部分、并且通过第一公共接触区与所述焊盘金属层部分电连通的金属化层部分，所述第一测试结构还包括经由第一导电路径、经由第一公共接触区并穿过所述焊盘金属层部分彼此电连接的第一和第二连接区，第一导电路径实质上延伸穿过所述金属化层部分，并且所述第一测试结构包括经由第二导电路径彼此电连接的第三和第四连接区，第二导电路径经由所述第一公共接触区延伸，其中在第一和第二连接区之间施加电流时，在第三和第四连接区之间发生压降，表示所述第一公共接触区上的压降。

2.根据权利要求1的半导体器件，其中所述第一连接区与所述第三连接区重合，所述第二连接区与所述第四连接区重合，并且所述第一导电路径与所述第二导电路径重合且进一步单独延伸穿过所述图案化焊盘金属层和所述图案化凸块下金属化层。

3.根据权利要求1的半导体器件，其中所述第一和第二连接区与所述第三和第四连接区不同。

4.根据权利要求1-3中任一项所述的半导体器件，进一步设置有第二测试结构，所述第二测试结构与所述第一测试结构类似地限定，并且具有第二公共接触区，所述第二公共接触区与所述第一公共接触区的尺寸实质上不同。

5.根据权利要求1-4中任一项所述的半导体器件，进一步设置有第二测试结构，所述第二测试结构与所述第一测试结构类似地限定，并且与所述第一测试结构相比，具有实质上不同的第一导电路径的几何形状，使得与所述第一测试结构相比，所述第三和所述第四连接区之间的层电阻在所述第二测试结构中实质上不同。

6.根据权利要求4或5的半导体器件，其中所述第一测试结构从第一连接区至第二连接区的距离和方向与所述第二测试结构从第一连接区至第二连接区的距离和方向实质上相等。

7.根据权利要求4-6中任一项的半导体器件，其中所述第一测试结构从第三连接区至第四连接区的距离和方向与所述第二测试结构从第三连接区至第四连接区的距离和方向实质上相等。

8.根据权利要求1-7中任一项的半导体器件，其中位于第一公共接触区内、从第一导线至第二导线的第一假想直线具有实质上等于第一公共接触区内最大长度的第二假想直线的长度，第一导线将第一公共接触区与第一连接区相连，第二导线将第二连接区与第一公共接触区相连。

9.一种半导体晶片，设置有根据权利要求1-8中任一项的半导体器件。

10.一种产品，包含根据权利要求1-8中任一项的半导体器件。

11.一种评估图案化凸块下金属化层在半导体晶片的图案化焊盘金属层上的附着力的方法，所述方法包括电确定所述图案化凸块下金属化层的一部分和所述图案化焊盘金属层的一部分之间的接触电阻，并检查所述确定的接触电阻是否超过预定值。

12.根据权利要求11的方法，包括通过施加第一已知电流确定第一电阻，所述第一已知电流在第一对连接区之间流动，通过作为图案化焊盘金属层的一部分的第一焊盘金属层部分、通过作为图案化凸块下金属化层的一部分的第一金属化层部分并经由所述第一金属化层部分和所述第一焊盘金属层部分之间的第一公共接触区，并且测量所述第一公共接触区上的第一电压。

13.根据权利要求12的方法，其中在所述第一对连接区上测量所述第一电压。

14.根据权利要求12的方法，其中在与所述第一对连接区不同的第二对连接区上测量所述第一电压，并且其中所述第二对的连接区通过所述第一焊盘金属层部分、所述第一金属化层部分和所述第一公共接触区互相连接。

15.根据权利要求12-14中任一项的方法，包括确定所述第一焊盘金属层部分内部的层电阻和所述第一金属化层部分内部的层电阻，以及根据所述第一电阻、所述第一焊盘金属层部分内部的层电阻和所述第一金属化层部分内部的层电阻来确定接触电阻。

16.根据权利要求12-15中任一项的方法，所述方法包括以类似确定所述第一电阻的方法确定第二电阻，通过施加第二已知电流在第三对连接区之间流动，通过作为图案化焊盘金属层的一部分的第二焊盘金属层部分、作为图案化凸块下金属化层的一部分的第二金属化层部分以及所述第二金属化层部分和所述第二焊盘金属层部分之间的第二公共接触区，并且测量所述第二公共接触区上的第二电压，并根据所述第一和第二电阻来确定接触电阻。

17.根据权利要求16的方法，其中所述第二公共接触区与所述第一公共接触区的尺寸实质上不同。

18.根据权利要求16或17的方法，其中在所述第一对连接区之间经由所述第一公共接触区的导电路径的几何形状与在所述第三对接触区之间经由所述第二公共接触区的导电路径的几何形状实质上不同，使得产生所述第一电压的所述第一对连接区之间的层电阻与产生所述第二电压的所述第三对连接区之间的层电阻实质上不同。

19.根据权利要求11-18中任一项的方法，其中采用无电镀沉积，来沉积所述图案化凸块下金属化层。

20.根据权利要求11-19中任一项的方法，其中通过活化处理来活化所述图案化焊盘金属层。

21.根据权利要求11-20中任一项的方法，其中所述方法包括采用监控晶片进行剪切测试。

22.根据权利要求11-21中任一项的方法，其中所述半导体晶片是根据权利要求9的半导体晶片。

Images