CN101861237A - 用于分离单晶体的方法 - Google Patents

用于分离单晶体的方法 Download PDF

Info

Publication number
CN101861237A
CN101861237A CN200880116181A CN200880116181A CN101861237A CN 101861237 A CN101861237 A CN 101861237A CN 200880116181 A CN200880116181 A CN 200880116181A CN 200880116181 A CN200880116181 A CN 200880116181A CN 101861237 A CN101861237 A CN 101861237A
Authority
CN
China
Prior art keywords
monocrystal
plane
stress field
crackle
cleave plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880116181A
Other languages
English (en)
Other versions
CN101861237B (zh
Inventor
R·哈默
M·尤里奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Freiberger Compound Materials GmbH
Original Assignee
Freiberger Compound Materials GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freiberger Compound Materials GmbH filed Critical Freiberger Compound Materials GmbH
Publication of CN101861237A publication Critical patent/CN101861237A/zh
Application granted granted Critical
Publication of CN101861237B publication Critical patent/CN101861237B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28DWORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28DWORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0058Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material
    • B28D5/0064Devices for the automatic drive or the program control of the machines
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/915Separating from substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T225/00Severing by tearing or breaking
    • Y10T225/10Methods
    • Y10T225/12With preliminary weakening
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31678Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Dicing (AREA)

Abstract

本发明提供一种用于分离单晶体的方法,包括以下步骤:相对于分裂装置预调结晶学的分裂平面(2′);预定在应力场(3′、4′)上的应力强度(K);对于预定的应力场(3′、4′)在裂纹进展中根据分裂平面的可能的偏转角(α)确定能量释放率G(α);并且产生应力场(3′、4′);控制或调节应力场(3′、4′)和/或预调,使在单晶体中实现裂纹扩展,其中G(0)≥2γe(0)并同时附加满足至少一个条件(2.1)或(2.2),文中说明各符号。

Description

用于分离单晶体的方法
技术领域
本发明涉及一种方法用以分离单晶体、特别是单晶的盘片或晶片或其部分。本发明特别涉及这样一种分离单晶体的方法,其带有自动调整的裂纹扩展的。
背景技术
半导材料的单晶的晶片作为基片用于制造微型电子构件例如场效应的和异双极的晶体管或光电子构件如激光二极管和发光二极管。在这些基片上通过不同的方法如CVD、MOCVD、LPE、MBE来施设功能层和必要时精加工或通过在基片内离子植入而产生。然后它们在曝光掩膜的多次使用下完成复杂的结构化过程。
为了各曝光掩膜的定向(调准)和必要时需要的正面与背面的区别,基片具有所谓定向平直面(OF)和相对于它沿顺时针方向或逆时针方向位错90°的标识平直面(IF)。晶片法线和各平直面的面法线一般是相互垂直的。晶片具有平直面的传统的制造过程包括借助于磨削产生平直面。定向平直面的定向精度相对于结晶学的{110}方向在传统的晶片制造中为±1°,对于标识平直面为±5°,但按这种方式对于定向平直面也可达到±0.02°。通过磨削制造的平直面可以沿平直面具有起伏的失去方向和破裂,它们作为用于曝光掩膜的调准的基准损害其功能。这对于激光二极管的制造尤其如此,对其要求高精密的和还无干扰的边缘清晰的平直面包括沿一对其技术重要的长度测量的≤|0.02°|的定向精度。
已知,当代替通过磨削而通过一般脆的半导体材料在使用自然的分裂平面下的分裂产生平直面时,可以提高平直面的定向精度。例如在III-V半导体中{110}面是自然的分裂面。由US 5,27,077和US5,439,723已知具有这样的通过分裂产生的平直面的晶片。由US5,154,333已知一种装置,利用它超出晶片的确定的弯曲应力进行分裂,其中具有一通过缝隙产生的裂纹芽。但机械的分裂装置的缺点在于,不能控制裂纹扩展并且通过在晶片边缘上的断裂芽开始断裂实现复杂的断裂方式。
另外具有热分离方法,其利用局部的加热和相邻的局部的冷却的组合工作。基本的方法是在DE 28 13 302中描述的方法,用于借助于由热引起的应力切割平板玻璃。在该方法中将玻璃在两主平面的至少一个上在两个向设定的直的切割线的方向依次设置的、清晰分界的并对称于切割线的区域内在一个区域内加热而在另一区域内冷却。在玻璃厚度上并且向切割线的方向产生的温度梯度在玻璃中引起热应力,其将一从边缘裂纹起的裂纹垂直于主平面沿设定的直的切割线推进,其中通过调节施加的温度和加热/冷却装置的进给控制裂纹扩展速度。
由WO 93/20015已知一种方法用以分离半导体构件。在该方法中通过在加热的激光束与接着的冷却之间的区域内形成拉应力开始断裂。利用该方法应控制通过热应力产生的断裂的形状、方向、深度和速度以及精度。
已知的用于通过裂纹扩展分离脆材料的方法的一个特征是初始裂纹的产生或存在。在裂纹尖端的周围现在利用适合的方法产生例如上述的机械的弯曲应力或利用加热产生应力场。该应力场导致在裂纹前沿上的复杂的应力,其通过应力强度因数K表征。如果这样选择应力场,使得满足:
K>Kc,                                (1.1)
其中Kc是材料特定的应力强度因数,则裂纹长度如此长地扩大,直到满足:
K≤Kc。                                (1.2)
K>Kc是分离过程的进展条件,其必须连续地或间隔地保持,直到达到完全的分离。
裂纹扩展按照待分离的物体的自由能的最小化原理延伸。这意味着,裂纹这样扩展,即在各向同性的材料中机械的能量释放率G是最大的。在各向异性的材料中在系统的总能量的最小化时在裂纹扩展的过程中分离的面积的有效表面能量2γe的最小化原理与机械的能量释放率的最大化原理相竞争。
Figure GPA00001138115400031
其中U是系统的总能量,C是通过裂纹扩展产生的面积。
对于上述方法意味着,在各向同性的材料中与时间和位置相关的应力场控制裂纹走向。在存在结晶学的分裂平面时(其特征是最小的有效表面能量),在裂纹进展时通过应力场迫使的裂纹扩展方向(G→最大)与该结晶学的分裂平面的方向相竞争,后者具有最小的有效表面能量。因此实际上利用所述方法只能制造这样的分裂平面,它们在相邻的晶格面中具有阶梯和突变。这对技术相关的分裂面如激光器构件的谐振面和分裂的平直面的定向偏差产生不利作用。
如果产生垂直于要求的分裂平面的拉应力场,则理论上能够制造绝对平的分裂面。在这种情况下将应力场和分裂平面这样相互适配,使它们不相互竞争。这些条件实际上并不能遵守。例如为了激光器构件的分裂,要求必须将晶片高精密地相对分裂装置定向,以便至少沿激光器构件的长度达到分裂平面的足够的质量。既使在晶片定向相对于产生的应力场的极小的偏差也不可避免在分裂平面上的阶梯。
发明内容
本发明的目的是,提供一种方法用以分离单晶体,其避免上述缺点,并且在直到要求的部件的完全分离的全部距离上保证精确的分裂平面。
通过一种按照权利要求1所述的方法和通过一种按照权利要求13或14所述的单晶体达到该目的。诸从属权利要求中说明本发明的进一步构成。
该方法的优点是,只需要用实际常用的精度相对于分裂装置事先预定和调节结晶学的分裂平面。通过按照本发明的过程条件保证扩展的裂纹的精确定向,这些过程条件迫使结晶学的分裂平面的裂纹扩展的精确的自动调节,而无阶梯和突变。
根据本发明可达到具有≤|0.02°|、|0.01°|、|0.005°|或甚至|0.001°|的精度的分裂面,其在相应技术相关的面的长度或其多个分表面的范围上测量。相应技术相关的面在激光二极管的情况下相应于激光谐振器的长度,或在集成的转换电路的情况下相应于待分离的芯片的边缘长度。在分裂晶片以便形成平直面时它相应于平直面长度。根据在这里建议的自动调节的分裂,自然分裂面的制造也是可能的。
通过晶体在基准面上的紧贴,相对于结晶学的晶格面测量分离面的定向精度,其中定位分离面的至少两点。利用X射线测角计然后可以相对于该基准面确定结晶学的晶格面的定向。现在将晶格面定向与基准挡靠面联系起来,由此得出角度差,其在这里代表精度。
分离面相对于用于确定晶格面定向的基准面的定向除通过机械的挡靠之外也可以按其它的方法例如通光学方法来实现。
除确定按照方法制造的分裂面的工艺上重要的长度的全局的定向偏差外,也可以求得局部的定向偏差,即将工艺上重要的长度分成例如2mm的分长度并且例如借助于光学显微镜、微型干涉仪、白光干涉仪或自动准直仪实现它们的定向。分离面的定向精度在这种情况下相当于最大的这样测量的局部的偏差。
通过本发明得到的分裂面通过已知的测量方法例如通过LEED方法可不同于由具有不同定向的半导体盘片的这样的分裂面,对此参见Qian,G.X.,Martin,R.M.,Chadi,DJ.,in Phys.Rev.B,Vol.37,p.1303.(1988)或者Bechstedt,F.″Principles of Surface Physics″,SpringerVerlag;ISBN 978-3-540-00635-0,第1.2.4章;第16~18页。如果利用III-V半导体的自然的分裂面则只显示出松弛的、但没有重构的在表面附近的原子排列,如这是对于不同定向的情况。
附图说明
由实施例的描述借助附图得出其它的优点和适宜方案。其中:
图1待分裂的晶片的示意俯视图;
图2在遵守第一条件时能量释放率G和有效表面能量2γe
图3在遵守第二条件时能量释放率G和有效表面能量2γe
图4在遵守第三条件时能量释放率G和有效表面能量2γe
图5在遵守其第四条件时能量释放率G和有效表面能量2γe
图6裂纹扩展的第一阶段;
图7裂纹扩展的第二阶段,其通过应力场的相对运动来控制(例如在各向同性的材料中);
图8在存在结晶学的分裂平面和在应力场相对于它不对称的调节时在偏离于要求的分裂方向的情况下裂纹扩展的一个阶段;
图9在应力场相对于分裂平面的理想对称的调节时裂纹扩展沿要求的分裂方向的一个阶段;
图10晶片在分裂装置中的定向的示意图;
图11在开始区域内在要求的分裂平面的位置和方向与运动方向和产生的应力场之间的最大误差的一个实例;
图12在目标区域内在要求的分裂平面的位置和方向与运动方向和产生的应力场之间的最大误差的一个实例;
图13在开始区域内或在目标区域内与角度α相关的能量释放率G-和G+
图14在遵守按照本发明的条件下裂纹扩展的一个阶段。
具体实施方式
以下借助利用由热引起的应力场分裂GaAs晶片的实施例描述本发明。首先将晶片装入分裂装置中。晶片相对于分裂装置的定向在事先安装的标记上例如在短的平直面上实现,其例如借助于X射线衍射仪定向地修磨。对此实际上相对于{110}分裂平面可达到平直面定向的0.1°的精度。也可设想其它的垂直于分裂平面或以确定的对分裂平面的关系的标记或短的平直面作为预调节辅助手段。可以借助于挡块或利用光学方法实现相对于运动方向的预调节。
如示意由图1显而易见的,在GaAs晶片中在{110}分裂平面内制出初始裂纹2。理想地将初始裂纹2制入分裂平面内,后者平行于α位错的优选的滑动方向延伸。
例如借助于具有确定的几何形状的压头(维氏硬度压头、努氏硬度压头)的压痕产生初始裂纹2。其它的几何形状或初始划破也是可能的。通过压痕载荷和压痕几何形状的选择可以避免与其垂直定向的B裂纹的形成。
通过由热引起的应力场,由压痕引起的裂纹在{110}分裂平面中产生平的直到晶片背面的连续的边缘裂纹,其用作继续裂纹扩展或要求的分裂方向或分裂平面2′的初始裂纹。在该阶段将由热引起的应力场确定成,使初始裂纹还不能继续扩展。
接着为了裂纹扩展,产生应力强度K和确定参数G(α),后者是在继续裂纹扩展时与裂纹的偏移分裂平面的偏转角α相关的能量释放率。可以将裂纹扩展看作绕垂直于初始裂纹的裂纹前沿的轴线以角度φ的扭转(扭转构形)和绕初始裂纹的裂纹前沿以角度θ的转动(倾斜构形)的重叠。可以分开考虑这两种情况。描述的按照本发明的方法适用于两种情况,从而以下涉及偏转角α就够了(对于倾斜构形α=θ和对于扭转构形α=φ)。以倾斜构形为例说明该实施例而不限制对于一般性的情况的有效性。通过已知方法的利用,例如按照DE 28 13 302的方法或WO 93/20015的方法产生应力强度K。对此将一个或多个热源4和一个或多个冷却源3(参见图11、12、14)安装在晶片的一个或两个侧面上,以便理想地关于晶片厚度和相对于要求的分裂方向存在对称的应力场。可以例如通过吸收激光束产生热源和通过定向地安装冷却气溶胶产生冷却源,如这例如在WO 93/20015中描述的。但其它的方案也是可能的。将各热源和冷却源控制和定位成使得能够产生裂纹进展。
应力场的确定或控制或调节这样实现,即可以连续地或间隔地实现裂纹进展,裂纹进展的特征是G(0)≥2γe(0)。按照本发明应力场的确定或控制还这样实现,即附加满足至少一个下列条件:
∂ 2 G ∂ α 2 ≤ 0 时, | ∂ G ∂ α | α = 0 ≤ 2 β e h - - - ( 2.1 )
| &PartialD; G &PartialD; &alpha; | &le; 2 &beta; e h &ForAll; &alpha; : &alpha; 1 < &alpha; < &alpha; 2 - - - ( 2.2 )
其中
α        在分裂平面的裂纹进展时可能的偏转角,
α1、α2  确保为裂纹扩展需要的条件(1.1)的角度范围,
G(α)     与裂纹偏离分裂平面的偏转角α相关的能量释放率,
γe(0)    分裂面的有效表面能量,
γe       与方向相关的有效表面能量,
βe       有效的阶梯能量(材料特定的),
h         阶梯高度(材料特定的)。
由断裂力学已知的自由的有效表面能量γe在断裂实验中由在断裂强度与裂纹长度之间的关系确定。其与固有的表面能量γs相比还包含耗散过程的能量分量。属于它的例如有在过程区或塑性区内位错的形成、声能的放射或在断裂面上的耗散结构(断裂结构)的产生。其因此大于固有的表面能量γs
对于单位的自由的阶梯能量,人们在热力学平衡中得到下列近似公式:
βe=-nkBTlnη(1+2η),η=exp(-ε/kBT)
其中:n为阶梯密度,n=l/a;kB为玻耳兹曼常数;ε为晶格中紧接着的邻粒子之间的结合能;a为阶梯中基本粒子的间距。
可以由晶体的升华能ΔHsub(T)(“完全一致的汽化”)和考虑的晶体的配位数Z估计结合能ε:
ε≈ΔHsub/Z
人们由利用固态(s)的和气态(g)的相X的热力学数据的热力学平衡
Figure GPA00001138115400074
的计算获得ΔHsub(T)。
也可以实验地确定自由的阶梯能量。
对于GaAs可以采用以下数值:
GaAs{110}分裂面的自由的有效表面能量由断裂实验得出γe(0)=(0.86±0.15)J/m2。通过已知的试验在裂纹前沿的区域内保证,可以忽略耗散的过程,测定的自由的有效表面能量因此近似于固有的表面能量γs(0)≈0.82J/m2,其产生于晶体培养。
对于GaAs{110}/<001>,亦即在{110}分裂面上的<001>定向的阶梯包括平行于<001>的倾斜轴,利用以下数据估计阶梯能量:
ΔHsub(300K)=451.4kJ/mol,
Figure GPA00001138115400081
并且对于T=300K,η≈45.25。
在<001>平行的阶梯中的原子的间距为a0=0.565325nm,双阶梯的高度借此由上述公式得出自由的阶梯能量:
βe≈3.31×10-10J/m,
βe/h≈0.83J/m2
该数值大致符合于{110}分裂面的固有的自由的表面能量γs≈0.82J/m2
关于自由的阶梯能量按意义适用如关于表面能量的相同的结论。实验的有效的阶梯能量由于耗散分量大于在这里估计的。利用理论求得的阶梯能量的数据已知条件(2.1)和(2.2)的右边。
通过模拟计算,在热源和冷却源的选择的条件下算出应力场。但直接测量应力场也是可能的,例如通过应力双折射、超声波显微镜或微拉曼光谱。由此对于预定的应力场根据裂纹的可能的偏转角α算出能量释放率。通过热源和冷却源的控制和定位调节应力场,使其满足各上述按照本发明的条件。
对此存在角度范围α1<α<α2,在其中满足条件G≥2γe。该范围与应力场和材料特性以及采用的分裂装置与待分离的分裂面的失调相关。在α1与α2之间的角度范围内满足为裂纹扩展需要的条件(1.1)。按遵守条件(2.1)或(2.2)应力强度K的按照本发明的控制或确定保证,使裂纹不在α1<α<α2的范围内偏转,而在待分离的全部距离上在要求的分裂平面内延伸。
分裂装置的不可避免的失调或具有混合的裂纹打开方式KI+KII+KIII的应力强度K产生与可能的偏转角α相关的能量释放率相对于在分裂平面α=0内要求的裂纹扩展方向不对称的走向。此外裂纹沿参数g=G-2γe变成最大的方向扩展。按遵守条件(2.1)或(2.1)应力强度K的按照本发明的控制或确定保证,即使在分裂装置失调或具有混合的裂纹打开方式KI+KII+KIII的应力强度K时参数g的最大值也总是处在α=0。由此通过裂纹扩展方向的自动调节迫使裂纹进展处在要求的晶格面内。由此可以产生具有在至少≤|0.01°|、≤|0.005°|或甚至≤|0.001°|范围内的高定向精度的结晶学的分裂面。此外可以产生在全部技术相关的面(平直面、谐振面等)上的具有最小的阶梯密度、理想地无阶梯的结晶学的分裂面。
两种状况,其中遵守各按照本发明的条件,示于图2和图3中。
图2示出在遵守条件
Figure GPA00001138115400091
Figure GPA00001138115400092
时能量释放率G和有效表面能量2γe以及g=G-2γe
图3示出在遵守条件 时能量释放率G和有效表面能量2γe以及g=G-2γe
利用本方法可以在晶片上设置面,如例如具有0.01°的定向精度的平直面,其沿相应技术相关的面的长度测量,亦即实际上通过磨削过程可以达到的精度,以便提高数量级。该方法保证,在运动方向与分裂面之间的0.1°的调节精度足以迫使裂纹扩展以≤0.01°的精度处在分裂平面内。第一结果显示出,≤0.005°或甚至≤0.001°的精度是可能的。最后完全无阶梯的理想的分裂面也是可能的,其在这种情况下沿自然的结晶学的平面延伸。
图4和图5示出一些状况,其中存在分裂装置的失调或具有混合的裂纹打开方式的应力强度K并且未遵守各按照本发明的条件。
图4示出能量释放率G和有效表面能量2γe以及g=G-2γe,其中
Figure GPA00001138115400096
图4中在α=αf时实现裂纹扩展,亦即裂纹偏离于要求的分裂方向α=0。在产生的面上形成多个阶梯或曲面。技术相关的面(平直面、谐振面)没有要求的定向精度或质量。
图5示出能量释放率G和有效表面能量2γe以及g=G-2γe,其中对于α>αg
Figure GPA00001138115400101
图5中裂纹走向在α=0时是不稳的。在角度α≥αg的超过时裂纹走向与要求的平面α=0发生偏差。
图6至9示出在晶片中裂纹扩展的不同的情况。通过热源和冷却源的控制和定位产生压应力最大值4′和拉应力最大值3′。将各热源和各冷却源定位成,使沿扩展方向将压应力最大值4′定位在裂纹尖端5之前,而拉应力最大值3′定位在裂纹尖端5以后,如图6中所示。在拉应力最大值与压应力最大值之间的区域内在时刻t=t0在确定的位置P(0)满足条件K=Kc或G=2γe。通过在温度场与晶片之间的相对运动,其在图7中由箭头6表示,可以控制条件(1.1)K>Kc或G>2γe或条件(1.2)K≤Kc或G≤2γe,亦即可以引导、有针对地停止或继续移动裂纹尖端5。该相对运动可以通过热源和冷却源(激光焦点和冷却喷嘴)的运动或也可通过晶片的运动或两者的组合来实现。可以通过扩展速度的控制避免耗散的和动态的影响。可以选择足够小的扩展速度,而可以假定准静态的裂纹扩展和热力学平衡(v<<1/3声速)。裂纹走向跟随应力场与晶片1之间的相对运动6。这在现有技术中利用,以便也切割复杂的几何形状,它们可以是直线的或曲线的。
在存在结晶学的分裂平面时,在应力场与晶片之间的相对运动6的过程中,如上所述,分裂平面受应力场3′和4′的影响或在裂纹发展过程中分裂方向2′受装置的运动方向6的影响相互竞争。这种状况示于图8中。在无限小的相对运动6时裂纹由于能量原理(1.3)一般来说偏转角度αf。这相当于图4中的状况。裂纹尖端处在位置P(t0+dt),在那里在时间t=to+dt以后达到条件G(αf)=2γef)(准静态的裂纹扩展)。按这种方式一般来说在分裂平面上产生不符合要求的阶梯或导致偏离要求的分裂方向。
为了避免分裂方向与应力场之间的竞争,按照已知的断裂机理的原则理想地必须使最大的拉应力垂直于要求的分裂平面定向。为了最好地达到这种状况,必须实施应力场4′和3′(亦即热源或冷却源)相对于分裂平面的理想对称的调节,必须将其也在整个分离过程中、亦即在GaAs晶片的直径的距离上保持不变,就是说,也必须理想地平行于分裂平面2′和相对于应力场的对称线调节所述装置的运动方向6。这种状况示于图9中。在相对运动
Figure GPA00001138115400111
以后裂纹尖端停留在位置P(t0+dt),在该位置在时间t=to+dt以后达到条件G(0)=2γe(0)。也就是说裂纹在分裂平面内延伸。但实际上不能达到该理想的状况。这要求以很高的精度进行分裂平面相对于热源和冷却源以及相对于装置的运动方向的测定和调节,这在生产技术的和经济的观点方面是不能达到的。借助于本发明仍然产生以很高的精度定向的面。
图10示出晶片1在分裂装置中的定向。如上所述,通常存在标记或短的平直面7,其以相对于结晶学的方向一定的定向公差修磨。对此在实际的条件下以合理的费用相对于{110}分裂平面可达到平直面定向8的0.1°的精度。相对于应力场与晶片之间的相对运动的运动方向预调平直面7。利用按照本发明的分离方法在晶片上设置具有定向精度≤|0.1°|的面(平直面),亦即实际上通过磨削过程可达到的精度,以便提高数量级。按照本发明的方法保证,在运动方向6与分裂平面2′之间的0.1°的调节精度足以迫使裂纹扩展以至少±0.01°的精度处在分裂平面内。这可以从晶片边缘9到对置的晶片边缘9实现或可以在一定范围10内存在,在该范围内必须满足待产生的平直面11的定向精度的要求。可以改变该范围的尺寸和几何形状并且取决于不同的技术要求。≤|0.005°|或甚至≤|0.001°|的精度也是可能的,以及同样沿结晶学的平面的精确无阶梯的分裂。
通过在准备阶段的模拟计算,优选在热源或冷却源的选择的条件下算出应力场。在分离过程的设定的开始点和目标点上的区域内实施模拟。这可以例如在技术上利用的范围10的边缘上在区域12和13内实现。其中通过上述方法在分裂平面内制出的初始裂纹存在于开始区域12的边缘上,优选在范围10之外,但其它的位置也是可能的。图10中不合比例地和为了说明状况放大地示出比例。已知的存在的测量精度(例如在X射线衍射仪时)、在磨削时已知的公差和已知的定位精度决定在预调晶片时的最大可能的误差。这样例如借助于简单的几何关系有可能,在分离过程的开始区域和目标区域12和13内确定相对于运动方向6和相对于产生的应力场3′和4′要求的分裂平面的位置和方向之间的最大误差。图11示出在开始区域12内最大误差的实例。图12示出在目标区域13内最大误差的实例。但镜像反映的位置也是可能的。
现在在给定的应力场时在初始裂纹的裂纹尖端5的开始位置12对于无限小的裂纹扩展的情况可以根据可能的偏转角α算出能量释放率。在计划的目标区域13内假如裂纹没有离开分裂平面2′可以算出能量释放率。由此形成两个函数G-(α)和G+(α),它们通过在开始位置和目标位置的已知的最大误差产生。真正的函数G(α)是未知的,但构成在G-(α)与G+(α)之间的一个状态。
通过各热源和各冷却源的确定和定位现在将应力场调节成对于两个函数G-(α)和G+(α)满足按照本发明的条件:
| &PartialD; G &PartialD; &alpha; | &alpha; = 0 &le; 2 &beta; e h - - - ( 3.1 )
| &PartialD; 2 G &PartialD; &alpha; 2 | &le; 0 - - - ( 3.2 )
由此确保,对于任何中间状态G(α)同样满足按照本发明的条件并且裂纹在整个分离过程中保留在其分裂平面内。
图13示出校正的状况的实例。对于两个函数G-(α)和G+(α)遵守按照本发明的条件,函数g在分离过程中的全部可能(未知的)中间状态在α=0时具有其最大值,并且对于在开始位置与目标位置之间的整个分离过程确保裂纹在分裂平面内的自动调节。克制裂纹的偏转,如其在图7中所示,并且裂纹尖端在分离过程的任何时刻t=tn+dt沿分裂方向α=0运动,如图14中所示。
函数G-(α)和G+(α)的计算以及应力场的校正也是迭代的并且对于已知的最大误差的全部可能的组合在预调中是可能的。应力场的控制和确定利用已知的方法例如经由激光功率的控制和/或激光焦点的改变和/或冷却喷嘴相对于激光器位置的设置是很有可能的。但也可设想其它的可能性。
此外该方法也可以这样实施,即在条件(2.1)或(2.2)的检验步骤中确定最大允许的角度范围α1<α<α2。在该范围内必须满足:在条件(2.1)的情况下或在条件(2.2)的情况下G(α)≥2γe(α)。将确定的角度范围与结晶学的分裂平面(2′)相对于分裂装置定向的预先已知的和现在预定的可能的调整误差相比较。然后根据该比较进行应力场(3′、4′)和/或预调适配的控制。
本发明不限于分离GaAs晶片,其作为实施例来描述。本发明可应用到全部的单晶体上。近似的数值对于CaF2(111)面是例如γs=0.47J/m2(ab initio Hartree-Fock计算)和βe=(3.31~6.8)×10-10J/m以及以h=0.32mm得出βe/h≈(1.03~2.13)J/m2
此外本发明不仅涉及分离盘片、晶片或它们的部分用以形成平直面。特别是本发明也包括单晶体的分开,事先例如将其外延地或在切断方法的范围内涂层并在必要时平版印刷地构造,和/或由其然后制造例如集成的转换电路或光电子构件、特别是激光二极管或发光二极管。
此外本发明也可用在如下的单晶体,其作为单晶的层构成在单晶的基片上。对此所述层和基片由同种的或由异种的材料构成。
在实施例中描述应力场的具体设置,亦即将裂纹前沿保持在冷却源与热源之间的应力场中。不过本发明并不限于该具体设置。例如也可以通过热源或只通过冷却源设置应力场,和/或裂纹前沿不处在该冷却源或热源的后面,而在其前面。
本发明也可转化为计算机程序产品,其设定用于实施和控制按照所附的方法权利要求之一项所述的步骤。

Claims (25)

1.用于分离单晶体的方法、特别是分离盘片或晶片或它们的部分,包括以下步骤:
相对于分裂装置预调结晶学的分裂平面(2′);
通过应力场(3′、4′)预定应力强度(K);
对于预定的应力场(3′、4′)在裂纹进展中与偏离分裂平面的可能的偏转角(α)相关地确定能量释放率G(α);以及
产生应力场(3′、4′);
对应力场(3′、4′)和/或所述预调进行控制或调节,使得在单晶体中发生裂纹扩展,此时G(0)≥2γe(0)并且同时附加满足至少一个以下条件:
时,
Figure FPA00001138115300012
| &PartialD; G &PartialD; &alpha; | &le; 2 &beta; e h , &ForAll; &alpha; : &alpha; 1 < &alpha; < &alpha; 2 - - - ( 2.2 )
其中:
α在裂纹进展时偏离分裂平面的可能的偏转角,
α1,α2确保为裂纹扩展需要的条件G(α)≥2γe(α)的角度范围,
G(α)与裂纹偏离分裂平面的偏转角α相关的能量释放率,
γe(0)分裂面的有效表面能量,
γe与方向相关的有效表面能量,
βe有效的阶梯能量(材料特定的),
h阶梯高度(材料特定的)。
2.按照权利要求1所述的方法,其特征在于,应力场(3′、4′)的控制步骤包括以下步骤:
借助为应力场(3′、4′)确定的与可能的偏转角(α)相关的能量释放率G(α)检验G(0)≥2γe(0)和两个条件(2.1)或(2.2)的所述至少一个的有效性;
根据检验结果适配应力场(3′、4′)和/或分裂平面相对于分裂装置的所述预调。
3.按照权利要求2所述的方法,其特征在于,如果至少G(0)≥2γe(0)或其中一个条件(2.1)、(2.2)不满足,则对于适配的应力场或适配的预调重复能量释放率G(α)的确定步骤和紧接着的检验,并因此适配应力场(3′、4′)。
4.按照权利要求1至3之一项所述的方法,其特征在于,产生初始裂纹,优选作为沿分裂方向的连续的边缘裂纹。
5.按照权利要求1至4之一项所述的方法,其特征在于,热地或机械地产生应力强度(K)。
6.按照权利要求1至5之一项所述的方法,其特征在于,事先经由模拟计算与角度(α)相关地确定能量释放率(G),和/或事先确定和预定材料特定的有效的阶梯能量(βe)和材料特定的有效的阶梯高度(h),和/或事先确定和预定与方向相关的有效表面能量(γe)。
7.按照权利要求1至6之一项所述的方法,其特征在于,事先实现应力场(3′、4′)的计算。
8.按照权利要求1至7之一项所述的方法,其特征在于,在裂纹扩展过程中测量在裂纹尖端的周围的应力场(3′、4′),并接着对于与可能的偏转角(α)相关的能量释放率G(α)的确定步骤预定应力场(3′、4′)。
9.按照权利要求8所述的方法,其特征在于,通过应力双折射、微拉曼光谱或超声波显微镜测量应力场。
10.按照权利要求1至7之一项所述的方法,其特征在于,对于无限小的裂纹扩展的情况根据可能的偏转角(α)对于裂纹扩展的开始区域(12)算出能量释放率G-(α),并且对于计划的目标区域(13)在假设裂纹没有离开分裂平面(2′)的情况下算出能量释放率G+(α),并且调节应力强度(K),使得对于两个函数G-(α)和G+(α)满足按照本发明的条件(2.1)和(2.2)。
11.按照权利要求1至10之一项的方法,其特征在于,分离选自II-VI族、III-V半导体族的晶体,特别是GaAs的、或GaP的或InP的单晶体,或Si单晶体,或CaF单晶体,或SiC单晶体,或蓝宝石单晶体,或GaN单晶体,特别是这些单晶体类型的结晶学的盘片。
12.按照权利要求1至11之一项所述的方法,其特征在于,
对于结晶学的分裂平面(2′)相对于分裂装置的定向的可能的调整误差预定最大值,并且
控制应力场(3′、4′)和/或适配所述预调的步骤包括所述至少一个要遵守的条件(2.1)或(2.2)与通过最大可能的调整误差代表的角度范围比较,根据该比较进行所述控制和/或所述适配。
13.单晶体,其具有利用按照权利要求1至12之一项所述的方法产生的分裂面。
14.单晶体,其具有技术上产生的分裂面,在单晶体的技术相关的长度上测量,或在多个面中的每一个面上测量,所述每一个面在该技术相关的面内具有沿分离方向≥2mm的纵向长度,所述分裂面以在0.02°~-0.02°范围内的角度偏差沿自然的结晶学的分裂平面延伸。
15.按照权利要求14所述的单晶体,其特征在于,技术上产生的分裂面以在+0.01°~-0.01°范围内的角度偏差沿自然的结晶学的分裂平面延伸。
16.按照权利要求15所述的单晶体,其特征在于,技术上产生的分裂面以在0.005°~-0.005°范围内的角度偏差沿理想的结晶学的分裂平面延伸。
17.按照权利要求16所述的单晶体,其特征在于,技术上产生的分裂面以在0.001°~-0.001°范围内的角度偏差沿自然的结晶学的分裂平面延伸。
18.按照权利要求17所述的单晶体,其特征在于,技术上产生的分裂面精确地沿自然的结晶学的分裂平面延伸。
19.按照权利要求14至18之一项所述的单晶体,其构成为单晶的盘片或它们的部分。
20.按照权利要求14至18之一项所述的单晶体,其构成为在基片上的单晶的、优选外延生长的层。
21.按照权利要求20所述的单晶体,其特征在于,基片与单晶体由同种材料构成,或基片与单晶体由异种材料构成。
22.按照权利要求19所述的单晶体,其特征在于,在盘片的两个主平面的至少一个上施设一个或多个由不同于单晶体的材料构成的层。
23.按照权利要求22所述的单晶体,其特征在于,所述一个或多个层具有借助平版印刷方法构成的纹理结构。
24.按照权利要求23所述的单晶体,其特征在于,所述一个或多个层的纹理结构代表一个或多个转换电路。
25.按照权利要求22或23所述的单晶体,其特征在于,各层的纹理结构和/或组合用于构成光电子构件、特别是激光二极管和发光二极管。
CN200880116181.7A 2007-11-15 2008-11-14 用于分离单晶体的方法 Active CN101861237B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US99639607P 2007-11-15 2007-11-15
US60/996,396 2007-11-15
DE200710056115 DE102007056115A1 (de) 2007-11-15 2007-11-15 Verfahren zum Trennen von Einkristallen
DE102007056115.8 2007-11-15
PCT/EP2008/009676 WO2009062744A1 (de) 2007-11-15 2008-11-14 Verfahren zum trennen von einkristallen

Publications (2)

Publication Number Publication Date
CN101861237A true CN101861237A (zh) 2010-10-13
CN101861237B CN101861237B (zh) 2015-06-24

Family

ID=40560840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880116181.7A Active CN101861237B (zh) 2007-11-15 2008-11-14 用于分离单晶体的方法

Country Status (7)

Country Link
US (2) US8097080B2 (zh)
EP (2) EP2106331B1 (zh)
JP (2) JP5697984B2 (zh)
CN (1) CN101861237B (zh)
AT (1) ATE543622T1 (zh)
DE (1) DE102007056115A1 (zh)
WO (1) WO2009062744A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110301035A (zh) * 2017-02-16 2019-10-01 信越聚合物株式会社 剥离基板制造方法
CN114393723A (zh) * 2022-01-20 2022-04-26 中环领先半导体材料有限公司 一种实现滚磨设备定位开槽复检自检一体化的方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945506B1 (ko) * 2007-06-26 2010-03-09 주식회사 하이닉스반도체 웨이퍼 및 이를 이용한 반도체 패키지의 제조 방법
US20100310775A1 (en) * 2009-06-09 2010-12-09 International Business Machines Corporation Spalling for a Semiconductor Substrate
US20160008926A1 (en) * 2014-07-14 2016-01-14 Rubicon Technology, Inc. Method of cold-cleaving sapphire material at cryogenic temperatures
CN107922259B (zh) * 2015-09-04 2021-05-07 Agc株式会社 玻璃板的制造方法、玻璃板、玻璃物品的制造方法、玻璃物品以及玻璃物品的制造装置
FR3055063B1 (fr) * 2016-08-11 2018-08-31 Soitec Procede de transfert d'une couche utile
EP3795855A1 (fr) * 2019-09-20 2021-03-24 Patek Philippe SA Genève Procede de realisation d'un ressort horloger en materiau monocristallin et ressort horloger obtenu par ce procede
CN111640687B (zh) * 2020-06-08 2023-03-14 郑州磨料磨具磨削研究所有限公司 一种单晶晶圆最优划片方向的确定方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4244348A (en) * 1979-09-10 1981-01-13 Atlantic Richfield Company Process for cleaving crystalline materials
US5393707A (en) * 1992-07-31 1995-02-28 Northern Telecom Limited Semiconductor - slice cleaving
CN1113269A (zh) * 1995-01-29 1995-12-13 陈秋生 单晶刚玉的生产方法
CN1188822A (zh) * 1997-12-11 1998-07-29 西北有色金属研究院 一种钕钡铜氧超导单晶体的制备方法
CN1241803A (zh) * 1998-05-15 2000-01-19 佳能株式会社 半导体衬底、半导体薄膜以及多层结构的制造工艺
US6252197B1 (en) * 1998-12-01 2001-06-26 Accudyne Display And Semiconductor Systems, Inc. Method and apparatus for separating non-metallic substrates utilizing a supplemental mechanical force applicator
CN1402317A (zh) * 2001-08-09 2003-03-12 瓦克硅电子股份公司 硅半导体晶片及其制造方法
JP2004063860A (ja) * 2002-07-30 2004-02-26 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
CN1564730A (zh) * 2001-08-07 2005-01-12 硅绝缘技术公司 基板分离装置及相关方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2813302C2 (de) 1978-03-28 1979-09-13 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V., 8000 Muenchen Verfahren und Vorrichtung zum geradlinigen Schneiden von Flachglas mit Hilfe von thermisch induzierten Spannungen
US5198069A (en) * 1989-12-04 1993-03-30 Loral Infrared & Imaging Systems, Inc. Method for fabricating buttable epitaxial infrared detector arrays by dimensionally controlled cleaving of single crystal substrates
JPH0555143A (ja) * 1991-08-27 1993-03-05 Mitsubishi Electric Corp 円形ウエハ上の結晶成長方法
US5154333A (en) 1991-10-30 1992-10-13 International Business Machines Corporation Jaw cleaving device
JPH05259016A (ja) 1992-03-12 1993-10-08 Mitsubishi Electric Corp ウエハ作製用基板及び半導体ウエハの製造方法
RU2024441C1 (ru) 1992-04-02 1994-12-15 Владимир Степанович Кондратенко Способ резки неметаллических материалов
JPH091370A (ja) * 1995-06-20 1997-01-07 Souei Tsusho Kk 割断加工方法及び割断加工装置
JP3580631B2 (ja) * 1996-02-29 2004-10-27 京セラ株式会社 単結晶サファイア基板及び単結晶サファイアの分割方法及び単結晶サファイア体
JPH09256472A (ja) 1996-03-19 1997-09-30 Sumitomo Forestry Co Ltd 住宅ユニット及びその組立方法
JPH11340576A (ja) * 1998-05-28 1999-12-10 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体デバイス
JP3982324B2 (ja) 2002-05-15 2007-09-26 日本電気株式会社 ベクトル演算処理装置、ベクトル演算方法およびベクトル演算プログラム
JP2006024839A (ja) 2004-07-09 2006-01-26 Sumitomo Metal Mining Co Ltd 半導体ウェーハの劈開方法および劈開治具
US7687372B2 (en) * 2005-04-08 2010-03-30 Versatilis Llc System and method for manufacturing thick and thin film devices using a donee layer cleaved from a crystalline donor
JP2007073761A (ja) 2005-09-07 2007-03-22 Sumitomo Electric Ind Ltd 窒化物半導体基板及び窒化物半導体基板の加工方法
US7811900B2 (en) * 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
JP2008183599A (ja) * 2007-01-31 2008-08-14 Japan Steel Works Ltd:The 高脆性非金属材料製の被加工物の加工方法及びその装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4244348A (en) * 1979-09-10 1981-01-13 Atlantic Richfield Company Process for cleaving crystalline materials
US5393707A (en) * 1992-07-31 1995-02-28 Northern Telecom Limited Semiconductor - slice cleaving
CN1113269A (zh) * 1995-01-29 1995-12-13 陈秋生 单晶刚玉的生产方法
CN1188822A (zh) * 1997-12-11 1998-07-29 西北有色金属研究院 一种钕钡铜氧超导单晶体的制备方法
CN1241803A (zh) * 1998-05-15 2000-01-19 佳能株式会社 半导体衬底、半导体薄膜以及多层结构的制造工艺
US6252197B1 (en) * 1998-12-01 2001-06-26 Accudyne Display And Semiconductor Systems, Inc. Method and apparatus for separating non-metallic substrates utilizing a supplemental mechanical force applicator
CN1564730A (zh) * 2001-08-07 2005-01-12 硅绝缘技术公司 基板分离装置及相关方法
CN1402317A (zh) * 2001-08-09 2003-03-12 瓦克硅电子股份公司 硅半导体晶片及其制造方法
JP2004063860A (ja) * 2002-07-30 2004-02-26 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110301035A (zh) * 2017-02-16 2019-10-01 信越聚合物株式会社 剥离基板制造方法
CN110301035B (zh) * 2017-02-16 2023-01-13 信越聚合物株式会社 剥离基板制造方法
CN114393723A (zh) * 2022-01-20 2022-04-26 中环领先半导体材料有限公司 一种实现滚磨设备定位开槽复检自检一体化的方法

Also Published As

Publication number Publication date
US20110318221A1 (en) 2011-12-29
CN101861237B (zh) 2015-06-24
JP5697984B2 (ja) 2015-04-08
JP2014218428A (ja) 2014-11-20
EP2377662A1 (de) 2011-10-19
US8097080B2 (en) 2012-01-17
ATE543622T1 (de) 2012-02-15
EP2106331B1 (de) 2012-02-01
US20090283761A1 (en) 2009-11-19
JP2011503888A (ja) 2011-01-27
US8723288B2 (en) 2014-05-13
WO2009062744A1 (de) 2009-05-22
EP2106331A1 (de) 2009-10-07
DE102007056115A1 (de) 2009-05-20

Similar Documents

Publication Publication Date Title
CN101861237B (zh) 用于分离单晶体的方法
Ryningen et al. Growth of dislocation clusters during directional solidification of multicrystalline silicon ingots
CN102358955B (zh) 制备iii-n 体晶和自支撑iii-n 衬底的方法以及iii-n 体晶和自支撑iii-n 衬底
EP0798773B1 (en) Method of evaluating and method and apparatus for thermally processing semiconductor wafer
US4406992A (en) Semiconductor pressure transducer or other product employing layers of single crystal silicon
KR20090008321A (ko) 질화갈륨 결정을 제작하는 방법 및 질화갈륨 웨이퍼
Zhou et al. A load identification method for the grinding damage induced stress (GDIS) distribution in silicon wafers
Raghothamachar et al. Low defect density bulk AlN substrates for high performance electronics and optoelectronics
Rudolph Dislocation patterning and bunching in crystals and epitaxial layers‐a review
Zhang et al. Epitaxial lateral overgrowths of GaAs on (001) GaAs substrates by LPE: Growth behavior and mechanism
US7258743B2 (en) Composite structure with a uniform crystal orientation and the method of controlling the crystal orientation of one such structure
Gao et al. Experimental investigation of influence of scratch features on GaAs cleavage plane during cleavage processing using a scratching capability index
Sui et al. Thermal response and TC f of GaN/AlN heterostructure multimode micro string resonators from− 10 C up to 325 C
JPH09235197A (ja) 単結晶サファイア基板及び単結晶サファイアの分割方法及び単結晶サファイア体
JP2000336000A (ja) 炭化珪素単結晶の製造方法及び単結晶製造装置
Raghothamachar et al. Dislocations in 4 H‐SiC Substrates and Epilayers
CN112861278B (zh) 一种半导体材料初始解理裂纹长度计算方法
McCaffrey Application of the small‐angle cleavage technique to thickness measurement of TEM samples
Takai et al. Characterization of Gallium Arsenide Layers on Insulators with Germanium Interface Islands
Spitznagel et al. Analysis of plastic deformation in silicon web crystals
Napolitano et al. Array ordering in dendritic crystals and the influence on crystal perfection
Chou Material removal behavior in nanometric cutting of single crystal silicon and germanium
Schlachetzki et al. Mechanical Strain Relaxation during Lattice-Mismatched Epitaxial Growth
JP2023007777A (ja) ダイヤモンド基板製造方法
BODEN CRYSTALLINITY OF ISOLATED SILICON EPITAXY (ISE) SILICON-ON-INSULATOR LAYERS

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant