CN101853922B - 一种低电压阻变存储器及其制备方法 - Google Patents

一种低电压阻变存储器及其制备方法 Download PDF

Info

Publication number
CN101853922B
CN101853922B CN2010101587895A CN201010158789A CN101853922B CN 101853922 B CN101853922 B CN 101853922B CN 2010101587895 A CN2010101587895 A CN 2010101587895A CN 201010158789 A CN201010158789 A CN 201010158789A CN 101853922 B CN101853922 B CN 101853922B
Authority
CN
China
Prior art keywords
resistance
electrode
voltage
low
resistive random
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010101587895A
Other languages
English (en)
Other versions
CN101853922A (zh
Inventor
黄如
高德金
张丽杰
邝永变
于哲
唐昱
潘越
唐粕人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN2010101587895A priority Critical patent/CN101853922B/zh
Publication of CN101853922A publication Critical patent/CN101853922A/zh
Application granted granted Critical
Publication of CN101853922B publication Critical patent/CN101853922B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种低电压阻变存储器及制备方法，属于超大规模集成电路技术领域。该阻变存储器包括顶电极，阻变材料层，底电极和衬底，其中，阻变材料层为氮氧硅(SixOyNz)。本发明通过对标准CMOS工艺中后端的等离子体化学气相沉积(PECVD)工艺进行参数调节，制备出和标准CMOS工艺完全兼容的氮氧硅单极阻变存储器，其可以在低温工艺下实现，同时达到了人为控制缺陷浓度的目的，从而得到了较低的阻变电压和阻变电流，在低压低功耗存储器方面，具有很高的应用价值。

Description

一种低电压阻变存储器及其制备方法
技术领域
本发明属于超大规模集成电路技术领域，具体涉及一种非挥发型阻变存储器，通过阻值的改变实现数据0和1存储的目的。
背景技术
随着集成电路技术节点不断推进，基于传统浮栅结构的FLASH技术将面临无法等比缩小的技术挑战。近年来，基于MIM(Metal-Insulator-Metal)结构的阻变存储器(RRAM)由于其结构简单、易于制备、尺寸小、集成度高、擦写速度快和功耗低等优点，具有取代传统存储器的潜力，因而备受学术界和工业界的关注。与传统浮栅结构的FLASH依靠电荷量来存储信息0和1不同，阻变存储器利用其在不同电致条件下分别出现高阻和低阻来存储信息0和1。
阻变存储器分为单级阻变存储器和双极阻变存储器。对于单级阻变存储器，当其处于高阻态时，施加在其顶电极的直流电压从0V扫描到开启电压Von时，电阻会发生突变，从原来的高阻态转变到低阻态。但由于对被测试阻变存储器施加了限流，所以，该存储器阻值处在一个数值，使得其刚好处在低阻态同时又不被击穿。此时，阻变存储器处在低阻态，当施加在顶电极的直流电压从0V扫描到关闭电压Voff时，阻变存储器的阻值又会发生突变，从低阻态回到高阻态。对于双极阻变存储器，当其处于高阻态时，施加在其顶电极的直流电压从0V扫描到开启电压Von时，电阻会发生突变，从原来的高阻态转变到低阻态。但由于对被测试阻变存储器施加了限流，所以，该存储器阻值处在一个数值，使得刚好处在低阻态同时又不被击穿。当施加在顶电极的直流扫描电压从0V负向扫描到关闭电压Voff时，电阻发生突变，从低阻态又回到高阻态。单级阻变存储器和双极阻变存储器的不同主要在于关闭电压Voff同开启电压Von的极性不同，单极阻变存储器开启电压和关闭电压同为正向或同为负向，而双极阻变存储器开启电压和关闭电压极性相反。
目前，阻变存储器的阻变材料层的研究主要集中在NiO、TiO2、Al2O3、Ta2O5等过渡金属氧化物。此类物质大体上可以和CMOS工艺兼容，能够表现出较好的阻变特性，但是，相对常规工艺来说，往往需要增加一些工艺步骤。SiO2作为和传统CMOS工艺完全兼容的材料，在一定条件下也表现出了较好的阻变特性，但是需要作高温处理，从而给其在实际应用中带来了困难。申请人经过研究发现：通过往SiO2中引入Si，从而达到引入缺陷、控制缺陷的目的，成功的在低温工艺下实现了阻变存储器，制备的基于SiO的阻变存储器有较好的阻变特性，但是其开启电压和关闭电压都较高，与实际应用仍存在一定的差距。
发明内容
本发明客服了现有技术的不足，提供了一种基于氮氧硅(SixOyNz)阻变材料的阻变存储器及其制备方法。
本发明的技术方案如下：
一种阻变存储器，包括顶电极，阻变材料层，底电极和衬底，其特征在于，阻变材料层为氮氧硅(SixOyNz)。
所述SixOyNz的x∶y∶z介于1∶0.4∶0.4和1∶1∶0.6之间。
所述SixOyNz的厚度不超过50nm。
所述底电极可为Pt电极或者W电极。
所述顶电极可为Cu电极或者Ag电极。
所述顶电极上面加有保护电极，保护电极为铂、钛或者金。
一种阻变存储器的制备方法，其包括如下步骤：
1)在衬底制备底电极；
2)采用PECVD方法，通过调整N2O和SiH4参数制备SixOyNz，作为阻变材料层；
3)在上述阻变材料层上制备顶电极。
其中，步骤1)或步骤3)中，电极是采用PVD方法或其它IC工艺中的成膜方法制备。
和现有技术相比，本发明的积极技术效果在于：
本发明通过对标准CMOS工艺中后端的等离子体化学气相沉积(PECVD)工艺进行参数调节，制备出和标准CMOS工艺完全兼容的氮氧硅单极阻变存储器，其可以在低温工艺下实现，同时达到了人为控制缺陷浓度的目的，从而得到了较低的阻变电压和阻变电流。本发明制得的氮氧硅阻变存储器开启电压Von在1V左右，关闭电压Voff在0.4V左右，当编程限流为100μA时，器件由低阻转变到高阻时的关闭电流为400μA左右。同一氧化硅阻变存储器相比，开启电压、关闭电压、关闭电流都得到了优化；同二氧化硅阻变存储器相比，其不需要进行高温处理，完全在低温工艺下就可以实现。本发明在未来的低压低功耗存储器和嵌入式系统方面具有较大的应用前景。
附图说明
图1为本发明实施例阻变存储器的截面结构示意图，其中：
1-硅衬底；2-底电极；；3-阻变材料层；4-底电极引出孔；5-顶电极；6-顶电极保护层；
图2为本发明实施例阻变存储器的阻变特性图，其中：
1-高阻态向低阻态转变过程；2-低阻态向高阻态转变过程；
图3为本发明实施例阻变存储器在高温下的可擦写特性图；
图4为本发明实施例阻变存储器的保持特性图。
具体实施方式
下面结合附图通过具体实施例对本发明作进一步描述。
实施例一
本实施例制得的阻变存储器的截面结构示意图如图1所示，下面结合截面结构示意图阐述本实例阻变存储器的制备过程，
1)首先在硅衬底1上采用物理气相淀积(PVD)方法或其它IC工艺中的成膜方法制备一层W金属，并使用标准光刻技术，使底电极图形化，形成底电极2。
2)调节PECVD中N2O和SiH4的气流量比例为SiH4∶N2O＝50∶100，制备出阻变材料层SiO0.4N0.4。其中PECVD工艺参数如下：功率＝60W，气压＝550mtorr，温度＝300℃。
3)由光刻、刻蚀定义底电极引出孔；
4)同底电极一样，采用PVD方法或其它IC工艺中的成膜方法制备顶电极及其保护电极，保护电极为铂、钛或者金。
本实施例通过PECVD的方法制备出和标准CMOS后端工艺完全兼容的阻变存储器W/SiO0.4N0.4/Cu，在制备过程中，没有采用任何高温处理。
本实施例制得的阻变存储器W/SiO0.4N0.4/Cu的阻变特性测试结果如图2所示。
由图2可知，随着施加在顶电极的电压的改变(底电极接地)，本实施例阻变存储器的阻值在高阻和低阻之间转换，并且在都用正向电压开启和关闭的情况下实现了存储0和1的目的。另由图2可知，本实施例阻变存储器的开启电压Von＝1V左右，关闭电压Voff＝0.4V左右。同时，在测试中，还发现当编程限流为100μA时，器件由低阻转变到高阻时的阻变电流为400μA左右，由于拥有较低的阻变电压和阻变电流，从而其在在未来低压低功耗存储器和嵌入式系统方面具有较大的应用前景。
本实施例制得的阻变存储器在高温下的可擦除特性测试结果如图3所示。
对本实施例阻变存储器在80度高温下采用“直流编程-读取-直流擦除-读取”的模式进行可擦写特性考察，对其总共进行了50次考察，由图可知，无论是高阻态的阻值还是低阻态的阻值都在某一量级小范围内波动，但这一小范围的波动同高阻态阻值与低阻态阻值的比103比较起来都是可以忽略的，因而本实施例制得的阻变存储器在高温下仍然具备较好的可擦除特性。
本实施例制得的阻变存储器的阻值的保持特性测试结果如图4所示。
由图4可知，对本发明器件在80度和常温下分别采用长达10000秒、大小为100mV的stress电压进行测试，器件在高阻态和低阻态的阻值大小都没有发生明显的改变，可知器件在80度的高温下和在常温下都有较好的保持特性。
实施例二
1)首先在硅衬底1上采用物理气相淀积(PVD)方法或其它IC工艺中的成膜方法制备一层W金属，并使用标准光刻技术，使底电极图形化，形成底电极2。
2)调节PECVD中N2O和SiH4的气流量比例为SiH4∶N2O＝30∶150，制备出阻变材料层SiO0.7N0.5。其中PECVD工艺参数如下：功率＝60W，气压＝550mtorr，温度＝300℃。
3)由光刻、刻蚀定义底电极引出孔
4)采用PVD方法或其它IC工艺中的成膜方法制备顶电极及其保护电极，保护电极为铂、钛或者金。
本实施例制得的阻变存储器(W/SiO0.7N0.5/Cu)的阻变特性、在高温下的可擦除特性和保持特性与实施例一制得的阻变存储器类似，具有低电压阻变存储器的特性。
实施例三
1)首先在硅衬底1上采用PVD方法或其它IC工艺中的成膜方法制备一层Pt金属，并使用标准光刻技术，使底电极图形化，形成底电极2。
2)调节PECVD中N2O和SiH4的比例为SiH4∶N2O＝14∶150，制备出阻变材料层SiON0.6。其中PECVD工艺参数如下：功率＝60W，气压＝550mtorr，温度＝300℃。
3)由光刻、刻蚀定义底电极引出孔；
4)采用PVD方法或其它IC工艺中的成膜方法制备顶电极及其保护电极，保护电极为铂、钛或者金。
本实施例制得的阻变存储器(Pt/SiON0.6/Cu)的阻变特性、在高温下的可擦除特性和保持特性与实施例一制得的阻变存储器类似，具有低电压阻变存储器的特性。
虽然本说明书通过具体的实施例详细描述了本发明的氮氧硅阻变存储器结构，材料及其制备方法，但是本领域的技术人员应该理解，本发明的实现方式不限于实施例的描述范围，例如氮氧硅阻变材料SixOyNz的x∶y∶z介于1∶0.4∶0.4和1∶1∶0.6之间，此外，下电极可以换成MOS工艺中常见的惰性金属。
以上通过详细实施例描述了本发明所提供的低电压阻变存储器及其制备方法，本领域的技术人员应当理解，在不脱离本发明实质的范围内，可以对本发明做一定的变换或修改；不限于实施例中所公开的内容。

Claims (6)

1.一种阻变存储器，包括顶电极，阻变材料层，底电极和衬底，其特征在于，阻变材料层为SixOyNz，所述SixOyNz的x∶y∶z介于1∶0.4∶0.4和1∶1∶0.6之间，所述SixOyNz的厚度不超过50nm。
2.如权利要求1所述的阻变存储器，其特征至于，所述底电极为Pt电极或者W电极。
3.如权利要求1或2所述的阻变存储器，其特征至于，所述顶电极为Cu电极或者Ag电极。
4.如权利要求3所述的阻变存储器，其特征至于，所述顶电极上面加有保护电极，顶电极的保护电极为Pt、Ti或者Au。
5.一种阻变存储器的制备方法，其包括如下步骤：
1)在衬底制备底电极；
2)采用PECVD方法，通过调整N2O和SiH4参数制备SixOyNz作为阻变材料层，所述SixOyNz的x∶y∶z介于1∶0.4∶0.4和1∶1∶0.6之间，所述SixOyNz的厚度不超过50nm；
3)在上述阻变材料层上制备顶电极。
6.如权利要求5所述的方法，其特征至于，步骤1)或步骤3)中，电极是采用PVD方法或其它IC工艺中的成膜方法制备。
CN2010101587895A 2010-04-28 2010-04-28 一种低电压阻变存储器及其制备方法 Active CN101853922B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101587895A CN101853922B (zh) 2010-04-28 2010-04-28 一种低电压阻变存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101587895A CN101853922B (zh) 2010-04-28 2010-04-28 一种低电压阻变存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN101853922A CN101853922A (zh) 2010-10-06
CN101853922B true CN101853922B (zh) 2012-06-13

Family

ID=42805265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101587895A Active CN101853922B (zh) 2010-04-28 2010-04-28 一种低电压阻变存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN101853922B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610273B (zh) * 2011-12-22 2014-10-08 北京大学 减小阻变存储器转变电流的方法
CN102593352A (zh) * 2012-02-21 2012-07-18 北京大学 一种阻变存储器的制备方法
CN103151459B (zh) * 2013-03-28 2015-02-18 天津理工大学 一种基于氮氧化铪低功耗阻变存储器及其制备方法
CN111668253A (zh) * 2020-06-22 2020-09-15 中国科学院微电子研究所 阻变存储器及其制备方法
CN112164749B (zh) * 2020-09-29 2023-04-07 北京大学 双极性阻变存储器及其制备方法
CN113644193A (zh) * 2021-06-29 2021-11-12 北京大学 阻变存储器件的制备方法、装置、电子设备和存储介质

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5244454B2 (ja) * 2008-05-19 2013-07-24 株式会社東芝 不揮発性記憶装置及びその製造方法
JP2009289822A (ja) * 2008-05-27 2009-12-10 Toshiba Corp 抵抗変化メモリ
CN101577308A (zh) * 2009-06-09 2009-11-11 中国科学院微电子研究所 一种掺杂ZrO2阻变存储器及其制作方法

Also Published As

Publication number Publication date
CN101853922A (zh) 2010-10-06

Similar Documents

Publication Publication Date Title
CN101853922B (zh) 一种低电压阻变存储器及其制备方法
CN102177584B (zh) 具有可调电阻的硅基纳米级电阻器件
US20070090444A1 (en) Nonvolatile memory device including nano dot and method of fabricating the same
Chen et al. Enhancement of Resistive Switching Characteristics in $\hbox {Al} _ {2}\hbox {O} _ {3} $-Based RRAM With Embedded Ruthenium Nanocrystals
JP2012506621A (ja) シリコン系ナノスケールクロスバーメモリ
CN101536188A (zh) 电阻存储元件及其制造方法、非易失性半导体存储装置
CN102668085A (zh) 掺杂氮的氧化镁内的电阻开关
WO2011150749A1 (zh) 阻变随机访问存储器件及其制造和操作方法
Wang et al. Improving the electrical performance of resistive switching memory using doping technology
CN108807668A (zh) 基于金属氧化物氧浓度梯度的高性能忆阻器件及其制备
US9000407B2 (en) ReRAM materials stack for low-operating-power and high-density applications
TW201532327A (zh) 用於改良ＳｉＯｘ切換元件之效能的多孔ＳｉＯｘ材料
CN101894910B (zh) 基于非化学剂量比的氮氧硅的双极阻变存储器及制备方法
CN101562229B (zh) 一种阻变存储器
CN101420012A (zh) 嵌入纳米晶颗粒的非挥发电阻转变型存储器
CN101872836A (zh) 一种电阻式非易失存储器件及其制作方法
CN105514268A (zh) 一种高开关比阻变存储器及其制备方法
CN205828438U (zh) 一种基于氧化铪缺陷调控层石墨烯铁电存储器
CN105552220A (zh) 一种基于二氧化硅薄膜的低功耗阻变存储器及其制备方法
CN102915762A (zh) 阻变存储单元的编程方法
US8900421B2 (en) Method of fabricating resistance memory
CN102760492B (zh) 非挥发性半导体存储器及其存储操作方法
CN102593352A (zh) 一种阻变存储器的制备方法
CN102130297B (zh) 基于p/n型氧化物叠层结构的阻变存储器及其制备方法
CN109103330A (zh) 一种N掺杂Ge-Se-As OTS材料、OTS选通器单元及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent for invention or patent application
CB03 Change of inventor or designer information

Inventor after: Huang Ru

Inventor after: Gao Dejin

Inventor after: Zhang Lijie

Inventor after: Kuang Yongbian

Inventor after: Yu Zhe

Inventor after: Tang Yu

Inventor after: Pan Yue

Inventor after: Tang Poren

Inventor before: Gao Dejin

Inventor before: Huang Ru

Inventor before: Zhang Lijie

Inventor before: Kuang Yongbian

Inventor before: Yu Zhe

Inventor before: Tang Yu

Inventor before: Pan Yue

Inventor before: Tang Poren

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: GAO DEJIN HUANG RU ZHANG LIJIE KUANG YONGBIAN YU ZHE TANG YU PAN YUE TANG POREN TO: HUANG RU GAO DEJIN ZHANG LIJIE KUANG YONGBIAN YU ZHE TANG YU PAN YUE TANG POREN

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING UNIV.

Effective date: 20130627

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Free format text: FORMER OWNER: BEIJING UNIV.

Effective date: 20130627

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100871 HAIDIAN, BEIJING TO: 100176 DAXING, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20130627

Address after: 100176 No. 18, Wenchang Avenue, Beijing economic and Technological Development Zone

Patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Peking University

Address before: 100871 Beijing the Summer Palace Road, Haidian District, No. 5

Patentee before: Peking University