CN102130297B

CN102130297B - 基于p/n型氧化物叠层结构的阻变存储器及其制备方法

Info

Publication number: CN102130297B
Application number: CN 201010593332
Authority: CN
Inventors: 张楷亮; 宋凯; 王芳; 王兰兰; 赵金石
Original assignee: Tianjin University of Technology
Current assignee: Tianjin University of Technology
Priority date: 2010-12-17
Filing date: 2010-12-17
Publication date: 2013-07-10
Anticipated expiration: 2030-12-17
Also published as: CN102130297A

Abstract

一种基于P/N型氧化物叠层结构的阻变存储器，由下电极、阻变转换层和上电极构成，阻变转换层为改性的PN型氧化物叠层结构，P/N型氧化物叠层厚度＜200nm，掺杂浓度＜5at.％。本发明的优越性在于采用P/N型氧化物叠层结构，克服了由于金属良好的导热性能而导致的高Reset电流，采用P/N型氧化物叠层结构，降低了Reset电流，减小了RRAM器件的功耗。

Description

基于P/N型氧化物叠层结构的阻变存储器及其制备方法

(一)技术领域

本发明涉及微电子半导体技术领域，具体涉及一种基于P/N型氧化物叠层结构的阻变存储器及其制备方法。

(二)背景技术

非挥发性存储器是当今不断探究的新型存储器，因为传统的Flash非挥发性存储器遇到了一系列的问题。其中一个最主要的问题是：随着隧穿氧化层厚度越来越小，电荷的泄漏变得越来越严重，直接影响Flash存储器的数据保持性能。为了探究新一代的存储器，铁电随机存储器(FeRAM)、磁性随机存储器(MRAM)、相变随机存储器(PcRAM)、阻变存储器(RRAM)等相继被研究，而FeRAM面对的问题是由于工艺上无法降低元件尺寸限制了集成度的进一步的提高；MRAM由于其写电流较高，导致其器件功耗的增加；PcRAM虽有利于集成度的提高，但是Reset电流过高，在当今低功耗的时代也显得不足；而RRAM却由于其操作电压低、读写速度快、反复操作耐久性强、存储密度高、数据保持时间长且与CMOS工艺兼容等特点，被广泛关注。

常见的RRAM器件都是采用上电极/阻变转换层/下电极构成的三明治结构，而作为阻变层的材料有两大类：钙钛矿氧化物和二元金属氧化物。由于二元金属氧化物自身优良的电学特点，以及对于现有工艺生产线的兼容性，成为RRAM器件中阻变层的研究热点。现阶段，虽然阻变存储器仍有很多问题亟需解决：材料众多，不知道哪种材料存储性能最为优越；进一步减小功耗问题仍是作为下一代非挥发性存储器的重点；阻变机制的具体物理机制尚不完全明确，有导电细丝模型，空间电荷限制电流模型，缺陷能级的电荷俘获与释放，肖特基模型，普尔-法兰克模型等，但是导电细丝模型已被大多数的学者所认同。目前，由于材料众多，对于具有最优电阻转变特性的材料仍在进一步的探索，此时，RRAM的探究重点，关键在于一个能够改善阻变存储器特性的新型的器件结构及其制备方法。

导电细丝理论，指的是在阻变转换层内产生的导电细丝的形成和熔断，根据不同的阻变转换层会有不同的传导转变机制。韩国首尔大学Kyung Min Kim等人研究表明，对于P型氧化物NiO薄膜，Forming(器件初次外加电压，由低阻态转变为高阻态)过程中，基于空穴导电机制，会首先在阳极界面处形成细丝，并向阴极延伸，逐渐在阴极界面处形成弱接触，从而有“锥形”导电细丝的形成，使得高阻态转变为低阻态；在Reset过程中由于在阻变层和金属界面处的导电细丝弱接触，由于接通后所产生的焦耳热，在阴极界面处的细丝将优先熔断，实现低阻态转变为高阻态的Reset过程。由于熔断是在阻变层与阴极金属界面处发生，由于金属的良好散热特性，使得Reset需要在较大的焦耳热下才能使得导电细丝的熔断发生，要求有高的Reset电流，并且一般Reset电流均在mA量级。同理，对于N型氧化物TiO₂，在Forming过程中，基于电子导电机制，会首先在阴极界面处形成细丝，并向阳极延伸，逐渐在阳极界面处形成弱接触，而有“锥形”导电细丝的形成；在Reset过程中，在阻变层和金属界面处的导电细丝弱接触，在焦耳热效应下，在阳极界面处的细丝将优先熔断，实现Reset过程。同样由于金属的良好散热特性，使得Reset在电流较大的情况下才能实现低阻向高阻的转变。而RRAM要想真正成为下一代非挥发存储器的替代器件，Reset高电流问题亟需得到解决。

现有的阻变存储器制备工艺，一般都采用一种极性的氧化物阻变层来实现高低电阻态的转变。虽然有制备简单的优点，但是无法避免在Reset过程中，较大电流的问题。

为此，针对单极性电阻转变特性中Reset过程的高电流，为了进一步降低功耗，减小Reset时的电流值成为本发明的内容。

(三)发明内容：

本发明的目的在于针对上述现有RRAM器件的不足，提供一种基于P/N型氧化物叠层结构的阻变存储器及其制备方法，通过减小Reset过程中的电流值，增大Vreset与Vset(阻变过程中由低阻态转变为高阻态)的间距，减小了外界干扰对RRAM器件Set和Reset的影响，增加RRAM器件的稳定性，进一步优化RRAM器件的I-V特性及器件的存储特性。

本发明的技术方案：

一种基于P/N型氧化物叠层结构的阻变存储器，由下电极、阻变转换层和上电极构成，阻变转换层为改性的PN型氧化物叠层结构，P/N型氧化物叠层厚度＜200nm，掺杂浓度＜5at.％。

一种所述基于P/N型氧化物叠层结构的阻变存储器的制备方法，步骤如下：

1)首先采用常规方法在衬底基片上制备下电极；

2)在下电极上制备N型氧化物阻变转换层；

3)在N型氧化物阻变转换层上制备P型氧化物阻变转换层；

4)将制备的P/N型氧化物叠层结构在惰性气氛或真空气氛下退火；

5)最后在P/N型氧化物叠层结构的阻变转换层上采用常规方法制备上电极并在上电极上生长一层常规钝化层。

所述P/N型氧化物叠层结构的制备方法为直流溅射或射频溅射，工艺条件为：

本底真空度＜10^-4Pa、衬底温度为室温-200℃、工作气压为0.5-2Pa、溅射时间为1-10min，在O₂和Ar混合气体中氧分压为5％-30％、溅射功率为50-250W。

所述P/N型氧化物叠层结构在惰性气氛或真空气氛下退火的工艺条件：退火温度为200-800℃、退火时间为1-120min。

本发明的技术分析：采用改性P/N型氧化物叠层结构，改性P型氧化物阻变层和改性N型氧化物阻变层的叠加层结构。关键在于：由于空穴、电子导电机制，使得在Forming时会在P型和N型阻变氧化层的界面处形成“缩颈细丝”而不是在传统的氧化物阻变层和金属电极的界面处；在Reset过程中，由于半导体相对于金属显著的保温效果，在改性P/N氧化物叠型层界面处的“缩颈细丝”在较小的电流下就能熔断。实现RRAM器件Reset电流的减小。关键技术在于对P型和N型氧化物薄膜的制备，通过对不同材料薄膜的改性，形成不同材料的P/N型氧化物叠层结构，或者是对同一材料薄膜的掺杂改性，形成一个具有PN节性质的P/N型氧化物叠层结构。通过调节P层和N层氧化物薄膜的膜厚(＜200nm)，调节P型和N型氧化物薄膜的掺杂浓度比(＜5at.％)，控制阻变转换时在P型和N型氧化物的中间界面处形成“缩颈细丝”。

该阻变存储器的工作特性是：1)当外加Forming电压时，外加正电压情况下，P型氧化物层中以空穴导电机制，由阳极开始形成导电细丝，而改性N型氧化物薄膜以电子导电机制，由阴极开始形成导电细丝。形成叠层结构以后，会在P/N型氧化物叠层的界面处形成弱接触。2)当Reset过程时，外加Vreset电压，由于半导体相比于金属良好的保温性能，在P/N型氧化物叠层的界面处，会在较低的电流下就会熔断导电细丝，完成低阻态到高阻态的电阻转变。实现低Reset电流。

本发明的优越性在于采用P/N型氧化物叠层结构，克服了由于金属良好的导热性能而导致的高Reset电流，采用P/N型氧化物叠层结构，降低了Reset电流，减小了RRAM器件的功耗。

(四)附图说明：

图1为P/N型氧化物叠型层结构示意图。

(五)具体实施方式：

下面通过实施例的描述，进一步阐明本发明的实质性特点。

实施例1：

以改性P型NiO薄膜层作为P型氧化物层，以改性N型TiO₂作为N型氧化物层，该阻变存储器的制备方法，步骤如下：

1)以Si/SiO2/Ti/Pt为底电极衬底。

2)采用高纯Ti靶(99.99％)，进行离子束辅助反应溅射，O₂(纯度为99.99％)作为氧化气体，用Ar气(纯度为99.999％)作为工作气体，本地真空10^-5Pa，反应压力0.5Pa，O₂∶Ar＝5∶45，溅射功率120W，温度采用室温，生长25nm厚的TiO₂薄膜。然后通过离子束辅助反应溅射，本地真空10^-5Pa，反应压力0.5Pa，Ar为30sccm，溅射功率为120w，在第一层TiO₂薄膜上生长一层5nm的Ta，通过Ta元素自身的扩散进行掺杂。在Ta薄膜上，同上述条件，再生长25nm厚度的TiO₂薄膜。形成55nm厚度的N型TiO₂氧化物薄膜。然后在真空优于4×10^-3Pa，温度为800℃下，氮气或氧气气氛下对样品进行30min的退火处理。

3)在N型TiO₂薄膜上，采用高纯Ni靶(99.999％)，进行离子束辅助反应溅射，本地真空10^-5Pa，反应压力0.5Pa，O₂∶Ar＝5∶45，溅射功率120W，温度采用室温。生长25nm厚的NiO薄膜。然后通过离子束辅助反应溅射，本地真空10^-5Pa，反应压力0.5Pa，Ar为30sccm，溅射功率为120w，在第一层NiO薄膜上生长一层5nm的Al，通过Al元素自身的扩散进行掺杂。在Al薄膜上，同上述条件，再生长25nm厚度的Ni薄膜。形成55nm厚度的P型NiO薄膜。得到P型NiO/N型TiO₂叠层结构。

4)采用Pt 为上电极，通过半导体参数分析仪测得电特性，单极性阻变特性的Reset电压为0.5V。

实施例2：

以P型NiO薄膜层作为P型氧化物层，以N型ZnO作为N型氧化物层，该阻变存储器的制备方法同实施例1。具体特征为：采用直径100mm的ZnO陶瓷靶，氧氩比4∶9，工作气压为1.5Pa，衬底温度400℃，溅射功率为170W，靶距7cm，制备过程由计算机监控，溅射速率控制在10nm/min，溅射5min。在真空优于4×10^-3Pa温度为800℃下，氮气或氧气气氛下对样品进行30min的退火处理。得到55nm本征N型ZnO薄膜。在N型ZnO薄膜基础上，生长工艺步骤同实施例1，生长一层55nm厚的P型NiO薄膜。得到P型NiO/N型ZnO叠层结构，形成阻变器件。通过半导体参数分析仪测得电特性，单极性阻变特性的Reset电压为0.36V。

实施例3：

以P型TiO₂薄膜层作为P型氧化物层，以N型TiO₂作为N型氧化物层，该阻变存储器的制备方法同实施例1。具体特征为：形成55nm厚度的N型TiO₂氧化物薄膜。在N型TiO₂氧化物薄膜基础上。生长一层55nm厚度的P型TiO₂氧化物薄膜，通过在掺杂5nm的三价Al制备。形成P型TiO₂/N型TiO₂氧化物叠层结构，形成阻变器件。通过半导体参数分析仪测得其单极性阻变特性的Reset电压为0.6V。

Claims

1.一种基于P/N型氧化物叠层结构的阻变存储器，其特征在于：由下电极、阻变转换层和上电极构成，阻变转换层为改性的PN型氧化物叠层结构，P/N型氧化物叠层厚度＜200nm，掺杂浓度＜5at.％。

2.一种如权利要求1所述基于P/N型氧化物叠层结构的阻变存储器的制备方法，其特征在于步骤如下：

1)首先采用常规方法在衬底基片上制备下电极；

2)在下电极上制备N型氧化物阻变转换层；

3)在N型氧化物阻变转换层上制备P型氧化物阻变转换层；

3.根据权利要求2所述基于P/N型氧化物叠层结构的阻变存储器的制备方法，其特征在于：所述P/N型氧化物叠层结构的制备方法为直流溅射或射频溅射，工艺条件为：本底真空度＜10^-4Pa、衬底温度为室温-200℃、工作气压为0.5-2Pa、溅射时间为1-10min，在O₂和Ar混合气体中氧分压为5％-30％、溅射功率为50-250W。

4.根据权利要求2所述基于P/N型氧化物叠层结构的阻变存储器的制备方法，其特征在于：所述P/N型氧化物叠层结构在惰性气氛或真空气氛下退火的工艺条件：退火温度为200-800℃、退火时间为1-120min。