CN101853873A - 用于存储器件的方柱形开关元件及其制造方法 - Google Patents
用于存储器件的方柱形开关元件及其制造方法 Download PDFInfo
- Publication number
- CN101853873A CN101853873A CN200910205433.XA CN200910205433A CN101853873A CN 101853873 A CN101853873 A CN 101853873A CN 200910205433 A CN200910205433 A CN 200910205433A CN 101853873 A CN101853873 A CN 101853873A
- Authority
- CN
- China
- Prior art keywords
- memory device
- switch element
- diode portions
- film
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 claims description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 229920005591 polysilicon Polymers 0.000 claims description 23
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- 239000011810 insulating material Substances 0.000 claims description 15
- 230000004888 barrier function Effects 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 239000010941 cobalt Substances 0.000 claims description 12
- 229910017052 cobalt Inorganic materials 0.000 claims description 12
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- 229910021332 silicide Inorganic materials 0.000 claims description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 229910019001 CoSi Inorganic materials 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910005881 NiSi 2 Inorganic materials 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 229910008484 TiSi Inorganic materials 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- 239000004411 aluminium Substances 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 6
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 6
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract 2
- 239000010409 thin film Substances 0.000 abstract 1
- 238000010276 construction Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000008859 change Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000036314 physical performance Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/71—Three dimensional array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
一种用于存储器件的开关元件，包括：具有多个线型沟槽的基底层。在除沟槽以外的基底层上形成第一绝缘图案。在沟槽底部上形成薄膜形式的第一二极管部。在第一二极管部上形成第二绝缘图案并使其彼此间隔以在其中具有第一二极管部的沟槽中形成孔。在第一二极管部上方的孔中形成方柱形第二二极管部。
Description
相关申请
本申请要求2009年4月3日提交的韩国专利申请10-2009-0029066的优先权，通过引用将其全部内容并入本文。
技术领域
本发明一般性涉及用于存储器件的开关元件及其制造方法，并且更具体涉及用于存储器件的方柱形开关元件及其制造方法。
背景技术
近来，已经进行研究以希望开发可高度集成并具有简单结构的具有非易失性存储器件特性的新型存储器件。研究中的一类新型存储器件是相转变存储器件。
通常，在相转变存储器件中，在上电极和下电极之间插入相转变膜。通过上电极和下电极之间的电流流动，相转变膜从有序结晶固态可逆地转变为无序非晶固态。因此，相转变存储器件可通过利用相转变膜的可变物理性能例如可变电阻以区分存储于单元中的信息而用作存储器件。例如，晶态相转变膜和非晶态相转变膜之间的电阻差异可用于确定存储于单元中的信息的逻辑水平。
在开发相转变存储器件时必须考虑的最重要的设计因素之一是最小化编程电流。一种减小编程电流的方法是采用垂直型PN二极管取代晶体管用作单元开关元件。由于与晶体管相比，垂直型PN二极管能够使得电流易于流动，由此导致编程电流减小，所以认为垂直型PN二极管可有利地用作单元开关元件。此外，垂直型PN二极管能够减小单元尺寸，因此垂直型PN二极管的应用有助于相转变存储器件的高度集成。
然而，采用PN二极管作为开关元件的常规相转变存储器件的问题在于：在PN二极管和P-型衬底之间形成寄生双极结晶体管，因此引起驱动电流损失。
此外，包括PN二极管的常规相转变存储器件具有其中PN二极管通过形成在有源区表面上的N+区域而电互连的结构。由于该结构，N+区域的电阻变高，导致单元之间驱动电流的变化，因此需要改善其设计和工艺。
此外，包括PN二极管的常规相转变存储器件的问题在于其制造工艺复杂，这是因为必须实施复杂的单元工艺例如外延工艺等以形成PN二极管。
此外，在包括PN二极管的常规相转变存储器件中，形成用于将字线连接至硅衬底的字线接触，以解决可归因于硅衬底高电阻的问题。然而，这引起制造相转变存储器件所需工艺数量的增加以及相转变存储器件所占用面积的增加，由此使得经济效率降低。
同时，为了解决可归因于硅衬底高电阻的问题，使用肖特基二极管作为相转变存储器件的开关元件。使用肖特基二极管作为开关元件的相转变存储器件可使硅衬底的电阻减小为三分之一。
这些肖特基二极管形成在利用圆柱形式的孔型掩模所形成的孔中。然而，在应用4F2技术的存储器件中，难以形成小尺寸的肖特基二极管。
换言之，随着存储器件高集成度的增加，通过曝光工艺很难实现作为肖特基二极管形成区域的小尺寸的孔。此外，孔之间距离减小，从而使得光敏膜的容限也减小，导致孔图案化工艺逐渐变得更难。
此外，由于作为肖特基二极管形成区域的孔是通过绝缘膜图案化工艺形成的，所以问题在于孔不能稳定地形成在期望区域中而是可形成为未对准的状态，因此肖特基二极管的特性会劣化。
发明内容
本发明的实施方案提供可防止单元之间驱动电流差异的用于存储器件的开关元件及其制造方法。
此外，本发明的实施方案提供减小其所需工艺数量及其面积的用于存储器件的开关元件及其制造方法。
此外，本发明的实施方案提供其中形成小尺寸二极管以有助于存储器件高度集成的用于存储器件的开关元件及其制造方法。
一方面，本发明提供一种用于存储器件的开关元件，包括：包括多个线型沟槽的基底层；在除沟槽以外的基底层上形成的第一绝缘图案；以薄膜形式在沟槽底部上形成的第一二极管部；在沟槽中的第一二极管部上形成并彼此间隔以在每个沟槽中形成孔的第二绝缘图案；和在孔中形成以便与第一二极管部接触的方柱形第二二极管部。
包括沟槽的基底层可由氧化物膜构成。
沟槽可具有直角倾斜。
第一绝缘图案可由选自非晶碳膜、氮化物膜、氮化硅膜和多晶硅膜(poly film)中的任意一种构成。
第一二极管部可由金属膜构成。
金属膜可由选自铝(Al)、钨(W)、钴(Co)、镍(Ni)和铜(Cu)中的任意一种制成。
第二绝缘图案可由氧化物膜构成。
第二二极管部可由P-型多晶硅膜构成。
第二二极管部可由N-型多晶硅膜构成。
用于存储器件的开关元件还可包括：插入在第一二极管部和第二二极管部之间的阻挡层。
阻挡层可由选自硅化钛(TiSi2)、硅化钨(WSi2)、硅化钴(CoSi2)、硅化镍(NiSi2)和氮化钛(TiN)中的任意一种制成。
另一方面，本发明提供一种制造用于存储器件的开关元件的方法，包括以下步骤：在基底层上形成彼此间隔规则间距的线型硬掩模图案；蚀刻由硬掩模图案暴露出的基底层以形成多个线型沟槽；在沟槽底部上形成第一二极管部；在其中提供有第一二极管部的沟槽中包埋绝缘材料；沿垂直于硬掩模图案的方向在硬掩模图案和绝缘材料上形成彼此间隔规则间距的线型掩模图案；移除由掩模图案暴露出的绝缘材料以形成暴露出第一二极管部表面的孔；移除掩模图案；和在孔中形成第二二极管部。
基底层可由氧化物膜构成。
硬掩模图案可由选自非晶碳膜、氮化物膜、氮化硅膜和多晶硅膜中的任意一种构成。
第一二极管部可由金属材料制成。
金属材料可包括选自铝(Al)、钨(W)、钴(Co)、镍(Ni)和铜(Cu)中的任意一种。
绝缘材料可包括氧化物。
掩模图案可包括光敏膜图案。
制造用于存储器件的开关元件的方法还可包括以下步骤：在移除掩模图案的步骤和在孔中形成第二二极管部的步骤之间，在第一二极管部上形成阻挡层。
阻挡层可由选自硅化钛(TiSi2)、硅化钨(WSi2)、硅化钴(CoSi2)、硅化镍(NiSi2)和氮化钛(TiN)中的任意一种制成。
第二二极管部可由P-型型多晶硅膜或N-型多晶硅膜构成。
附图说明
图1是示出根据本发明一个实施方案的用于存储器件的开关元件的透视图；
图2A～2H是示出说明根据本发明一个实施方案制造用于相转变存储器件的开关元件的方法的透视图；
图3A～3H是示出说明根据本发明一个实施方案制造用于相转变存储器件的开关元件的方法的平面图；
图4A～4H是用于说明根据本发明一个实施方案制造用于相转变存储器件的开关元件的方法的沿图3A～3H的线X-X′截取的截面图；和
图5A～5H是用于说明根据本发明一个实施方案制造用于相转变存储器件的开关元件的方法的沿图3A～3H的线Y-Y′截取的截面图。
具体实施方式
以下，将参考附图详细描述本发明的优选实施方案。附图没有必要按比例绘制，在有些情况下，可将比例放大以更清晰地描述本发明的一些特征。
图1是示出根据本发明一个实施方案的用于存储器件的开关元件的透视图。
如图1所示，根据本发明的一个实施方案的开关元件160包括：具有多个沟槽110a的基底层110；和在除多个沟槽110a以外的基底层110上形成的第一绝缘图案130a。优选地，开关元件包括：由氧化物膜构成并具有多个沟槽的基底层110，其中沟槽的底部与沟槽的侧面成直角。第一绝缘图案130a由非晶碳膜、氮化物膜、氮化硅膜和多晶硅膜中的任意一种构成。
在沟槽110a的底部上形成由金属薄膜构成的第一二极管部120。在一个实施方案中，第一二极管部120由铝(Al)、钨(W)、钴(Co)、镍(Ni)和铜(Cu)中的任意一种制成。在每个沟槽110a的第一二极管部120上设置第二绝缘图案130d。第二绝缘图案130d彼此间隔以在具有第一二极管部120的沟槽110a中形成孔。在一个实施方案中，第二绝缘图案130d由氧化物膜构成。
在第一二极管部120上方的孔中形成方柱形第二二极管部150。在一个实施方案中，方柱形第二二极管部150由P-型多晶硅膜或N-型多晶硅膜构成。因此，每个肖特基二极管均为具有第一二极管部120和第二二极管部150的层叠结构的开关元件，肖特基二极管形成为每个肖特基二极管的上部末端均具有方柱形状。此外，在第一二极管部120和第二二极管部150之间可分别形成阻挡膜140。在一个实施方案中，在相应的第一二极管部120和第二二极管部150之间形成阻挡膜，所述阻挡膜由硅化钛(TiSi2)膜、硅化钨(WSi2)膜、硅化钴(CoSi2)膜、硅化镍(NiSi2)膜和氮化钛(TiN)膜中的任意一种构成。
同时，在上述用于存储器件的开关元件中，根据本发明的一个实施方案的开关元件可具有：氧化物膜和金属膜的层叠结构或N-型硅膜和P-型硅膜的层叠结构，而不是金属膜和P-型硅膜的层叠结构或金属膜和N-型硅膜的层叠结构。
如上所述，根据本发明的一个实施方案的用于存储器件的开关元件包括：在提供于基底层110中的多个沟槽110a中形成薄膜形式的第一二极管部120、以及在孔中形成方柱形式的第二二极管部150。
因此，根据本发明的一个实施方案的相转变存储器件可具有：与圆柱形二极管相比具有更大截面面积的二极管用作开关元件，并因此预期电流特性得到改善。
此外，根据本发明的一个实施方案的用于存储器件的开关元件可控制二极管和基底层的未对准，这与圆柱形二极管用作开关元件的情况相反。
图2A～2H是示出说明根据本发明一个实施方案制造用于相转变存储器件的开关元件的方法的透视图，图3A～3H是用于说明根据本发明一个实施方案制造用于相转变存储器件的开关元件的方法的平面图，图4A～4H是用于说明根据本发明一个实施方案制造用于相转变存储器件的开关元件的方法的沿图3A～3H的线X-X′截取的截面图，图5A～5H是用于说明根据本发明一个实施方案制造用于相转变存储器件的开关元件的方法的沿图3A～3H的线Y-Y′截取的截面图。
在本发明的实施方案中，在制造用于存储器件的开关元件的方法中，将示出和描述制造用于相转变存储器件的开关元件的方法。
参考图2A、3A、4A和5A，在由氧化物制成的基底层110上以规则间隔形成线型硬掩模图案130a，以使它们彼此间隔。在一个实施方案中，硬掩模图案130a由非晶碳膜、氮化物膜、氮化硅膜和多晶硅膜中的任意一种构成。优选地，硬掩模图案由氮化物膜构成。
参考图2B、3B、4B和5B，使用硬掩模图案130a作为蚀刻掩模，通过蚀刻由硬掩模图案130a暴露出的基底层110而形成多个线型沟槽110a。沟槽110a形成为具有直角(90°)倾斜，其中沟槽底部与沟槽侧表面形成为直角。
参考图2C、3C、4C和5C，通过在沟槽110a中包埋第一二极管形成材料，然后蚀刻该第一二极管形成材料，在每个沟槽110a的底部上形成薄膜形式的第一二极管部120。在一个实施方案中，第一二极管部120由金属膜构成，所述金属膜由选自铝(Al)、钨(W)、钴(Co)、镍(Ni)和铜(Cu)中的任意一种制成，优选由钨(W)制成。
参考图2D、3D、4D和5D，在沟槽110a(其中提供有第一二极管部120)中填埋由氧化物制成的绝缘材料130b，并然后使其平坦化，直至暴露出硬掩模图案130a。此处，由氮化物膜构成的硬掩模图案130a在平坦化绝缘材料130b时用作蚀刻停止膜。
参考图2E、3E、4E和5E，沿垂直于硬掩模图案130a的方向，在硬掩模图案130a和绝缘材料130b上形成线型掩模图案例如光敏膜图案130c。线型掩模图案彼此间隔规则间距。
参考图2F、3F、4F和5F，通过移除由光敏膜图案130c暴露出的绝缘材料130b，形成从中暴露出第一二极管部120的表面的多个孔110b，然后移除光敏膜图案130c。在此，当通过蚀刻工艺移除绝缘材料130b时，由于硬掩模图案130a和绝缘材料130b的蚀刻选择比，所以由氮化物膜构成的硬掩模图案130a未受到蚀刻，而由氧化物制成的绝缘材料130受到蚀刻。结果，在沟槽110a(其中具有第一二极管部120)中形成绝缘图案130d使得它们彼此间隔；同时，通过硬掩模图案130a和绝缘图案130d在沟槽110a中形成矩形孔110b。
在本发明的实施方案中，由于孔110b是通过利用线型硬掩模图案130a和光敏膜图案130c的蚀刻工艺形成的，所以在作为相转变存储器件的二极管形成区域的孔110b的形成工艺期间，与常规的孔形成工艺相比，可省去曝光工艺。因此，在制造相转变存储器件时，可简化工艺并且可降低生产成本。
参考图2G、3G、4G和5G中，在一个实施方案中，在孔110b的底部中，即在沟槽110a底部上所形成的相应的第一二极管部120上，形成阻挡层140。在一个实施方案中，阻挡层140由硅化钛(TiSi2)、硅化钨(WSi2)、硅化钴(CoSi2)、硅化镍(NiSi2)和氮化钛(TiN)中的任意一种制成。
参考图2H、3H、4H和5H，在孔110b(其中具有阻挡层140)中填埋第二二极管形成材料，并然后使其平坦化直至暴露出硬掩模图案130a，因此在孔110b中形成方柱形第二二极管部150；由此完成肖特基二极管，其中每个肖特基二极管均为具有第一二极管部120和第二二极管部150的层叠结构的开关元件。优选地，当第二二极管部150由P-型多晶硅膜构成时，可形成均具有金属膜和P-型多晶硅膜的层叠结构的P-型肖特基二极管；当第二二极管部150由N-型多晶硅膜构成时，可形成均具有金属膜和N-型多晶硅膜的层叠结构的N-型肖特基二极管。
同时，在本发明的上述实施方案中，使用均具有金属膜和多晶硅膜的层叠结构的肖特基二极管来制造用于相转变存储器件的开关元件。作为替代方案，开关元件可使用均具有氧化物膜和金属膜的层叠结构的二极管制造；并且可使用均具有N-型多晶硅膜和P-型多晶硅膜的层叠结构的二极管制造。
在上述根据本发明的一个实施方案制造用于相转变存储器件的开关元件的方法中，作为开关元件形成区域的孔通过利用硬掩模图案和光敏膜图案的图案化工艺而形成，因此与常规孔形成工艺相比，可省去曝光工艺。
此外，根据本发明，由于作为开关元件形成区域的孔不通过曝光工艺形成，所以即使存储器件高度集成时，也可克服孔和基底层的未对准。
此外，根据本发明，由于具有低电阻的肖特基二极管被用来制造开关元件，所以在一个单元中的二极管的串数可增加，因此实现单元尺寸的减小。
虽然本发明的优选实施方案已经公开用于说明性目的，但是本领域技术人员会理解的是，各种改变、增加和替代是可能的，其并没有脱离本发明在所附权利要求中公开的范围和精神。
Claims (22)
1.一种用于存储器件的开关元件，包括：
包括多个线型沟槽的基底层；
在除所述沟槽以外的所述基底层上形成的第一绝缘图案；
在所述沟槽底部上形成的薄膜形式的第一二极管部；
第二绝缘图案，所述第二绝缘图案在所述沟槽中的所述第一二极管部上形成并彼此间隔以在每个所述沟槽中形成多个孔；和
在所述第一二极管部上方的所述孔中形成的方柱形第二二极管部。
2.根据权利要求1所述的用于存储器件的开关元件，其中包含所述沟槽的所述基底层包括氧化物膜。
3.根据权利要求1所述的用于存储器件的开关元件，其中所述沟槽的底部与所述沟槽的侧表面形成直角。
4.根据权利要求1所述的用于存储器件的开关元件，其中所述第一绝缘图案包括非晶碳膜、氮化物膜、氮化硅薄膜和多晶硅膜中的任意一种。
5.根据权利要求1所述的用于存储器件的开关元件，其中所述第一二极管部包括金属膜。
6.根据权利要求5所述的用于存储器件的开关元件，其中所述金属膜包括铝(Al)、钨(W)、钴(Co)、镍(Ni)和铜(Cu)中的任意一种。
7.根据权利要求1所述的用于存储器件的开关元件，其中所述第二绝缘图案包括氧化物膜。
8.根据权利要求1所述的用于存储器件的开关元件，其中所述第二二极管部包括P-型多晶硅膜。
9.根据权利要求1所述的用于存储器件的开关元件，其中所述第二二极管部包括N-型多晶硅膜。
10.根据权利要求1所述的用于存储器件的开关元件，还包括：插入在所述第一二极管部和每个所述第二二极管部之间的阻挡层。
11.根据权利要求10所述的用于存储器件的开关元件，其中所述阻挡层包括硅化钛(TiSi2)、硅化钨(WSi2)、硅化钴(CoSi2)、硅化镍(NiSi2)和氮化钛(TiN)中的任意一种。
12.一种制造用于存储器件的开关元件的方法，包括以下步骤：
在基底层上形成彼此间隔规则间距的线型硬掩模图案；
蚀刻由所述硬掩模图案暴露出的所述基底层以形成多个线型沟槽；
在所述沟槽的底部上形成第一二极管部；
在其中具有所述第一二极管部的所述沟槽中包埋绝缘材料；
沿垂直于所述硬掩模图案的方向，在所述硬掩模图案和所述绝缘材料上形成彼此间隔规则间距的线型掩模图案；
移除由所述掩模图案暴露出的所述绝缘材料，以形成暴露出所述第一二极管部表面的孔；
除去所述掩模图案；和
在所述孔中形成第二二极管部。
13.根据权利要求12所述的制造用于存储器件的开关元件的方法，其中形成第一二极管部的步骤包括：在每个所述沟槽中包埋第一二极管形成材料和蚀刻所述第一二极管材料，以形成所述第一二极管部，从而使其在每个所述沟槽中延伸所述沟槽的长度。
14.根据权利要求12所述的制造用于存储器件的开关元件的方法，其中所述基底层包括氧化物膜。
15.根据权利要求12所述的制造用于存储器件的开关元件的方法，其中所述硬掩模图案由非晶碳膜、氮化物膜、氮化硅膜和多晶硅膜中的任意一种形成。
16.根据权利要求12所述的制造用于存储器件的开关元件的方法，其中所述第一二极管部包括金属材料。
17.根据权利要求16所述的制造用于存储器件的开关元件的方法，其中所述金属材料包括铝(Al)、钨(W)、钴(Co)、镍(Ni)和铜(Cu)中的任意一种。
18.根据权利要求13所述的制造用于存储器件的开关元件的方法，其中所述绝缘材料包括氧化物。
19.根据权利要求12所述的制造用于存储器件的开关元件的方法，其中所述掩模图案包括光敏膜图案。
20.根据权利要求12所述的制造用于存储器件的开关元件的方法，还包括以下步骤：在移除所述掩模图案的步骤和在所述孔中形成所述第二二极管部的步骤之间，在所述第一二极管部上形成阻挡层。
21.根据权利要求20所述的制造用于存储器件的开关元件的方法，其中所述阻挡层包括硅化钛(TiSi2)、硅化钨(WSi2)、硅化钴(CoSi2)、硅化镍(NiSi2)和氮化钛(TiN)中的任意一种。
22.根据权利要求12所述的制造用于存储器件的开关元件的方法，其中所述第二二极管部包括P-型多晶硅膜或N-型多晶硅膜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2009-0029066 | 2009-04-03 | ||
| KR1020090029066A KR101035181B1 (ko) | 2009-04-03 | 2009-04-03 | 메모리 소자의 스위칭 소자 및 그 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101853873A true CN101853873A (zh) | 2010-10-06 |
| CN101853873B CN101853873B (zh) | 2012-07-18 |
Family
ID=42805234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910205433.XA Expired - Fee Related CN101853873B (zh) | 2009-04-03 | 2009-10-23 | 用于存储器件的方柱形开关元件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8524523B2 (zh) |
| KR (1) | KR101035181B1 (zh) |
| CN (1) | CN101853873B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110135285A (ko) * | 2010-06-10 | 2011-12-16 | 삼성전자주식회사 | 상변화 메모리 소자의 제조방법 |
| KR20130012385A (ko) | 2011-07-25 | 2013-02-04 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR20130102399A (ko) | 2012-03-07 | 2013-09-17 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR102155783B1 (ko) * | 2014-01-17 | 2020-09-15 | 에스케이하이닉스 주식회사 | 전자장치 및 그 제조 방법 |
| DE102018103420A1 (de) | 2018-02-15 | 2019-08-22 | Jenoptik Industrial Metrology Germany Gmbh | Messgerät zur Oberflächen- oder Konturmessung |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3906540A (en) | 1973-04-02 | 1975-09-16 | Nat Semiconductor Corp | Metal-silicide Schottky diode employing an aluminum connector |
| JP4660095B2 (ja) | 2002-04-04 | 2011-03-30 | 株式会社東芝 | 相変化メモリ装置 |
| KR100781982B1 (ko) | 2006-11-02 | 2007-12-06 | 삼성전자주식회사 | 반도체 메모리 장치 및 워드라인 콘택들의 레이아웃 구조 |
-
2009
- 2009-04-03 KR KR1020090029066A patent/KR101035181B1/ko active IP Right Grant
- 2009-09-02 US US12/552,424 patent/US8524523B2/en active Active
- 2009-10-23 CN CN200910205433.XA patent/CN101853873B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20100252831A1 (en) | 2010-10-07 |
| KR101035181B1 (ko) | 2011-05-17 |
| KR20100110632A (ko) | 2010-10-13 |
| US8524523B2 (en) | 2013-09-03 |
| CN101853873B (zh) | 2012-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100782496B1 (ko) | 자기 정렬된 셀 다이오드를 갖는 반도체 소자의 제조방법및 이를 이용하는 상변화 기억소자의 제조방법 | |
| US8324045B2 (en) | Method of forming semiconductor device having common node that contacts plural stacked active elements and that has resistive memory elements corresponding to the active elements | |
| JP5430061B2 (ja) | セルダイオードを備えた不揮発性メモリ素子及びその製造方法 | |
| US7259038B2 (en) | Forming nonvolatile phase change memory cell having a reduced thermal contact area | |
| US8120005B2 (en) | Phase change memory devices and their methods of fabrication | |
| US7804086B2 (en) | Phase change memory device having decreased contact resistance of heater and method for manufacturing the same | |
| US7804703B2 (en) | Phase change memory device having Schottky diode and method of fabricating the same | |
| US11043537B2 (en) | Three-dimensional phase change memory device including vertically constricted current paths and methods of manufacturing the same | |
| US20080017890A1 (en) | Highly dense monolithic three dimensional memory array and method for forming | |
| US7897959B2 (en) | Phase change memory device having a word line contact | |
| KR20090080751A (ko) | 저항성 메모리 소자 및 그 제조방법 | |
| CN101853873B (zh) | 用于存储器件的方柱形开关元件及其制造方法 | |
| US20220231046A1 (en) | Memory Arrays and Methods Used in Forming a Memory Array Comprising Strings of Memory Cells | |
| US8053750B2 (en) | Phase change memory device having heat sinks formed under heaters and method for manufacturing the same | |
| CN105990370A (zh) | 存储元件及其制造方法 | |
| US10861901B2 (en) | Resistive random access memory and manufacturing method thereof | |
| US8580636B2 (en) | Highly integrated phase change memory device having micro-sized diodes and method for manufacturing the same | |
| KR101019702B1 (ko) | 상변화 기억 소자의 제조방법 | |
| US10461128B2 (en) | Arrays of memory cells and methods of forming an array of elevationally-outer-tier memory cells and elevationally-inner-tier memory cells | |
| CN116367547A (zh) | 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法 | |
| KR20090093401A (ko) | 상변화 기억 소자 | |
| KR20060001085A (ko) | 스택형 피엔 다이오드를 이용한 상변환 기억 소자 및 그의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120718 Termination date: 20131023 |