JP5430061B2 - セルダイオードを備えた不揮発性メモリ素子及びその製造方法 - Google Patents
セルダイオードを備えた不揮発性メモリ素子及びその製造方法 Download PDFInfo
- Publication number
- JP5430061B2 JP5430061B2 JP2007293642A JP2007293642A JP5430061B2 JP 5430061 B2 JP5430061 B2 JP 5430061B2 JP 2007293642 A JP2007293642 A JP 2007293642A JP 2007293642 A JP2007293642 A JP 2007293642A JP 5430061 B2 JP5430061 B2 JP 5430061B2
- Authority
- JP
- Japan
- Prior art keywords
- phase change
- semiconductor
- region
- insulating film
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Patterning of the switching material
- H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
Description
12 活性領域
WL,WL2 ワードライン(第1信号線)
18 電気的絶縁膜
18a セルコンタクトホール
18aa リセス部
19,19_1a 側壁絶縁膜
21 第1型半導体
21_1 第1型高濃度半導体
21_2 第1型低濃度半導体
23 第2型半導体
27 セルダイオード電極
28 絶縁スペーサ
31 下部電極
35 相変化物質パターン
37 上部電極
40 層間絶縁膜
45 コンタクトプラグ
50 第2信号線
L_BJT バイポーラ接合トランジスタ
D 垂直セルダイオード
BL1,BL2 ビットライン
Claims (36)
- 第1導電型の第1半導体領域を有する基板と、
前記基板上に前記第1半導体領域内のリセスに対向するように延伸した開口部を有する電気的絶縁膜と、
前記第1半導体領域内の前記リセスの側壁上に位置する第1絶縁スペーサと、
前記開口部内に位置し、前記第1半導体領域の前記リセスの底部に電気的に接続する第1ターミナルを有するダイオードと、
前記ダイオードの第2ターミナルに電気的に接続する抵抗変化物質領域と、を備え、
前記第1半導体領域は、前記第1半導体領域の下部の前記基板とPN接合を形成し、
前記開口部内に前記抵抗変化物質領域と電気的に接触する下部電極をさらに備え、
前記下部電極と前記開口部の側壁との間に延伸した第2絶縁スペーサをさらに備える
ことを特徴とする集積回路メモリセル。 - 前記抵抗変化物質領域は、相変化物質領域である
ことを特徴とする請求項1に記載の集積回路メモリセル。 - 前記第1半導体領域は、ワードラインである
ことを特徴とする請求項1に記載の集積回路メモリセル。 - 前記電気的絶縁膜と前記第1絶縁スペーサとは、異なる物質で形成された
ことを特徴とする請求項1に記載の集積回路メモリセル。 - 前記ダイオードは、前記第1半導体領域に電気的に連結された第1導電型のカソード、及び前記抵抗変化物質領域に電気的に接続する第2導電型のアノードを備えるP−N接合ダイオードである
ことを特徴とする請求項1に記載の集積回路メモリセル。 - 前記カソードは、前記第1半導体領域内のリセスの底部と非整流接合を形成する
ことを特徴とする請求項5に記載の集積回路メモリセル。 - 前記抵抗変化物質領域に電気的に接触する上部電極、及び前記上部電極に電気的に接続するビットラインをさらに備えている
ことを特徴とする請求項1に記載の集積回路メモリセル。 - 前記抵抗変化物質領域は、前記電気的絶縁膜の上面に配置された
ことを特徴とする請求項7に記載の集積回路メモリセル。 - 前記ダイオードは、P−i−Nダイオードである
ことを特徴とする請求項1に記載の集積回路メモリセル。 - 前記抵抗変化物質領域上に位置し、ビットラインコンタクト開口部を有する層間絶縁膜と、
前記ビットラインコンタクト開口部内に延伸し、前記抵抗変化物質領域に電気的に接続するコンタクトプラグと、
前記コンタクトプラグに電気的に接続するビットラインと、をさらに備えている
ことを特徴とする請求項1に記載の集積回路メモリセル。 - 半導体基板上に配置された不純物領域の信号線と、
前記信号線を備えた基板上に形成された電気的絶縁膜と、
前記電気的絶縁膜を貫通して前記信号線の上部の一部内に延伸したセルコンタクトホールと、
前記セルコンタクトホールの側壁に露出された前記信号線上に形成された側壁絶縁膜と、
前記セルコンタクトホール内に配置された垂直セルダイオードと、を備え、
前記信号線は、前記信号線の下部の前記半導体基板とPN接合を形成し、
相変化物質領域が前記垂直セルダイオードに接続され、
前記セルコンタクトホール内に抵抗変化物質領域と電気的に接触する下部電極をさらに備え、前記下部電極と前記セルコンタクトホールの側壁との間に延伸した第2絶縁スペーサをさらに備える
ことを特徴とする相変化メモリ素子。 - 前記側壁絶縁膜は、前記セルコンタクトホールの側壁に露出された前記電気的絶縁膜上に配置されるように延伸している
ことを特徴とする請求項11に記載の相変化メモリ素子。 - 前記側壁絶縁膜は、シリコン酸化膜、シリコン窒化膜またはシリコン酸窒化膜である
ことを特徴とする請求項12に記載の相変化メモリ素子。 - 前記側壁絶縁膜は、熱酸化膜である
ことを特徴とする請求項11に記載の相変化メモリ素子。 - 前記信号線は、第1型不純物領域であり、
前記垂直セルダイオードは、順次に積層された第1型半導体と第2型半導体とを備えている
ことを特徴とする請求項11に記載の相変化メモリ素子。 - 前記第1型半導体は、順次に積層された第1型高濃度半導体と第1型低濃度半導体とを備える
ことを特徴とする請求項15に記載の相変化メモリ素子。 - 第1型不純物領域は、n型不純物領域であり、第1型半導体は、n型半導体であり、第2型半導体は、p型半導体である
ことを特徴とする請求項15に記載の相変化メモリ素子。 - 前記垂直セルダイオードは、前記セルコンタクトホールの下部領域内に配置され、
前記セルコンタクトホールの上部領域内に前記垂直セルダイオードと電気的に接続する下部電極をさらに備えている
ことを特徴とする請求項11に記載の相変化メモリ素子。 - 前記セルコンタクトホールの上部領域の側壁上に形成されて、前記下部電極を取り囲む絶縁スペーサをさらに備えている
ことを特徴とする請求項18に記載の相変化メモリ素子。 - 前記電気的絶縁膜上に前記下部電極を覆う相変化物質パターンと、前記相変化物質パターン上に配置された上部電極とをさらに備えている
ことを特徴とする請求項18に記載の相変化メモリ素子。 - 半導体基板上に不純物領域の信号線を形成し、
前記信号線を含む前記基板上に電気的絶縁膜を形成し、
前記電気的絶縁膜を貫通して前記信号線の上部の一部内に延伸したセルコンタクトホールを形成し、
前記セルコンタクトホールの側壁に露出された前記信号線上に側壁絶縁膜を形成し、
前記側壁絶縁膜が形成された前記セルコンタクトホール内に垂直セルダイオードを形成し、
前記信号線は、前記信号線の下部の前記半導体基板とPN接合を形成し、
相変化物質領域が前記垂直セルダイオードに接続され、
前記セルコンタクトホール内に抵抗変化物質領域と電気的に接触する下部電極をさらに備え、前記下部電極と前記セルコンタクトホールの側壁との間に延伸した第2絶縁スペーサをさらに備える
ことを含むことを特徴とする相変化メモリ素子の製造方法。 - 前記側壁絶縁膜を、前記セルコンタクトホールの側壁に露出された前記信号線及び前記電気的絶縁膜上に形成する
ことを特徴とする請求項21に記載の相変化メモリ素子の製造方法。 - 前記側壁絶縁膜を、前記セルコンタクトホールが形成された基板上に絶縁膜を積層し、前記積層された絶縁膜を異方性エッチングして形成する
ことを特徴とする請求項22に記載の相変化メモリ素子の製造方法。 - 前記側壁絶縁膜は、シリコン酸化膜、シリコン窒化膜またはシリコン酸窒化膜である
ことを特徴とする請求項21に記載の相変化メモリ素子の製造方法。 - 前記側壁絶縁膜を、前記セルコンタクトホール内に露出された前記信号線を熱酸化して熱酸化膜を形成し、前記熱酸化膜を異方性エッチングして形成する
ことを特徴とする請求項21に記載の相変化メモリ素子の製造方法。 - 前記信号線は、第1型不純物をドーピングして形成された第1型不純物領域であり、
前記垂直セルダイオードを形成することは、前記側壁絶縁膜が形成されたセルコンタクトホール内に半導体層を形成した後、前記半導体層の下部領域に第1型不純物をドーピングして第1型半導体を形成し、前記半導体層の上部領域に第2型不純物をドーピングして第2型半導体を形成する
ことを含むことを特徴とする請求項21に記載の相変化メモリ素子の製造方法。 - 前記第1型半導体を形成することは、順次に積層された第1型高濃度半導体と第1型低濃度半導体とを形成することを含む
ことを特徴とする請求項26に記載の相変化メモリ素子の製造方法。 - 第1型不純物は、n型不純物であり、第2型不純物は、p型不純物である
ことを特徴とする請求項26に記載の相変化メモリ素子の製造方法。 - 前記垂直セルダイオードは、前記セルコンタクトホールの下部領域内に形成され、前記セルコンタクトホールの上部領域内に前記垂直セルダイオードと電気的に接続する下部電極を形成することをさらに含む
ことを特徴とする請求項21に記載の相変化メモリ素子の製造方法。 - 前記下部電極を形成する前に、前記セルコンタクトホールの上部領域の側壁上に絶縁スペーサを形成することをさらに含み、
前記下部電極を、前記絶縁スペーサによって取り囲まれた前記セルコンタクトホールの上部領域内に形成する
ことを特徴とする請求項29に記載の相変化メモリ素子の製造方法。 - 前記電気的絶縁膜上に前記下部電極を覆う相変化物質パターンを形成し、
前記相変化物質パターン上に上部電極を形成することをさらに含む
ことを特徴とする請求項29に記載の相変化メモリ素子の製造方法。 - 半導体基板上に配置された第1型不純物領域の信号線と、
前記信号線を備える基板上に形成された電気的絶縁膜と、
前記電気的絶縁膜を貫通して前記信号線の上部の一部内に延伸したセルコンタクトホールと、
前記セルコンタクトホールの側壁に露出された前記信号線上に形成された側壁絶縁膜と、
前記側壁絶縁膜が形成された前記セルコンタクトホールの下部領域内に配置された、順次に積層された第1型高濃度半導体、第1型低濃度半導体及び第2型半導体を備える垂直セルダイオードと、
前記セルコンタクトホールの上部領域内に配置され、前記垂直セルダイオードと電気的に接続する下部電極と、
前記電気的絶縁膜上に前記下部電極を覆う相変化物質パターンと、
前記相変化物質パターン上に配置された上部電極と、を備え、
前記信号線は、前記信号線の下部の前記半導体基板とPN接合を形成し、
前記下部電極と前記セルコンタクトホールの側壁との間に延伸した第2絶縁スペーサをさらに備える
ことを特徴とする相変化メモリ素子。 - 前記側壁絶縁膜は、前記セルコンタクトホールの側壁に露出された前記電気的絶縁膜上に配置されるように延伸している
ことを特徴とする請求項32に記載の相変化メモリ素子。 - 前記側壁絶縁膜は、熱酸化膜である
ことを特徴とする請求項32に記載の相変化メモリ素子。 - 第1型不純物領域は、n型不純物領域であり、第1型高濃度半導体は、n型高濃度半導体であり、第1型低濃度半導体は、n型低濃度半導体であり、第2型半導体は、p型半導体である
ことを特徴とする請求項32に記載の相変化メモリ素子。 - 前記セルコンタクトホールの上部領域の側壁上に形成されて前記下部電極を取り囲む絶縁スペーサをさらに備えている
ことを特徴とする請求項32に記載の相変化メモリ素子。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2006-0111721 | 2006-11-13 | ||
KR1020060111721A KR100780964B1 (ko) | 2006-11-13 | 2006-11-13 | 셀 다이오드를 구비하는 상변화 메모리 소자 및 그의제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008124475A JP2008124475A (ja) | 2008-05-29 |
JP5430061B2 true JP5430061B2 (ja) | 2014-02-26 |
Family
ID=39139324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007293642A Expired - Fee Related JP5430061B2 (ja) | 2006-11-13 | 2007-11-12 | セルダイオードを備えた不揮発性メモリ素子及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7612360B2 (ja) |
JP (1) | JP5430061B2 (ja) |
KR (1) | KR100780964B1 (ja) |
TW (1) | TW200832682A (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7767499B2 (en) * | 2002-12-19 | 2010-08-03 | Sandisk 3D Llc | Method to form upward pointing p-i-n diodes having large and uniform current |
US7586773B2 (en) | 2007-03-27 | 2009-09-08 | Sandisk 3D Llc | Large array of upward pointing p-i-n diodes having large and uniform current |
KR20090055874A (ko) * | 2007-11-29 | 2009-06-03 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
US8217380B2 (en) * | 2008-01-09 | 2012-07-10 | International Business Machines Corporation | Polysilicon emitter BJT access device for PCRAM |
US8212281B2 (en) * | 2008-01-16 | 2012-07-03 | Micron Technology, Inc. | 3-D and 3-D schottky diode for cross-point, variable-resistance material memories, processes of forming same, and methods of using same |
JP2009252974A (ja) * | 2008-04-04 | 2009-10-29 | Toshiba Corp | 不揮発性半導体記憶装置とその製造方法 |
KR101090391B1 (ko) | 2008-05-26 | 2011-12-07 | 주식회사 하이닉스반도체 | 상변화 메모리 소자의 제조 방법 |
KR101094902B1 (ko) * | 2008-06-05 | 2011-12-15 | 주식회사 하이닉스반도체 | 멀티 비트 상변화 메모리 장치 |
US7858468B2 (en) | 2008-10-30 | 2010-12-28 | Micron Technology, Inc. | Memory devices and formation methods |
JP2010123820A (ja) * | 2008-11-21 | 2010-06-03 | Toshiba Corp | 半導体記憶装置 |
US8502182B2 (en) | 2009-02-06 | 2013-08-06 | Micron Technology, Inc. | Memory device having self-aligned cell structure |
KR20100107617A (ko) * | 2009-03-26 | 2010-10-06 | 삼성전자주식회사 | 상변화 메모리 소자 및 그 제조 방법 |
KR101038993B1 (ko) | 2009-06-29 | 2011-06-07 | 주식회사 하이닉스반도체 | 상변화 메모리 장치 및 그 제조 방법 |
JP5558085B2 (ja) * | 2009-12-01 | 2014-07-23 | 株式会社東芝 | 抵抗変化メモリ |
JP5443965B2 (ja) * | 2009-12-17 | 2014-03-19 | 株式会社東芝 | 半導体記憶装置 |
JP2011199035A (ja) * | 2010-03-19 | 2011-10-06 | Toshiba Corp | 半導体記憶装置 |
US8198160B2 (en) | 2010-04-19 | 2012-06-12 | Jun Liu | Vertical transistor phase change memory |
JP5696378B2 (ja) * | 2010-06-15 | 2015-04-08 | ソニー株式会社 | 記憶装置の製造方法 |
KR101823111B1 (ko) | 2011-01-20 | 2018-01-30 | 삼성전자주식회사 | 반도체 기억 소자 및 그 제조 방법 |
KR20130006899A (ko) * | 2011-06-27 | 2013-01-18 | 삼성전자주식회사 | 상변화 메모리 장치 및 이의 제조 방법 |
KR101802436B1 (ko) * | 2011-12-07 | 2017-11-29 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US20150028280A1 (en) * | 2013-07-26 | 2015-01-29 | Micron Technology, Inc. | Memory cell with independently-sized elements |
US9257431B2 (en) * | 2013-09-25 | 2016-02-09 | Micron Technology, Inc. | Memory cell with independently-sized electrode |
KR20150087063A (ko) * | 2014-01-21 | 2015-07-29 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 소자 및 제조 방법 |
DE102014113557B4 (de) * | 2014-09-19 | 2020-06-10 | Infineon Technologies Ag | Halbleitervorrichtung mit variablem resistivem element |
KR20170099216A (ko) * | 2016-02-23 | 2017-08-31 | 삼성전자주식회사 | 메모리 소자 및 그 제조 방법 |
KR102480628B1 (ko) * | 2016-07-14 | 2022-12-23 | 삼성전자주식회사 | Pn 다이오드를 포함하는 반도체 소자 형성 방법 |
US10510598B2 (en) | 2016-11-29 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned spacers and method forming same |
DE102017118475B4 (de) * | 2016-11-29 | 2022-08-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Selbstjustierte abstandshalter und verfahren zu deren herstellung |
CN111386606A (zh) * | 2018-01-18 | 2020-07-07 | 英特尔公司 | 堆叠晶体管架构中的垂直二极管 |
US11222922B2 (en) * | 2019-12-20 | 2022-01-11 | International Business Machines Corporation | Resistive random access memory cells integrated with shared-gate vertical field effect transistors |
CN116546815B (zh) * | 2023-06-21 | 2023-11-24 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6885573B2 (en) * | 2002-03-15 | 2005-04-26 | Hewlett-Packard Development Company, L.P. | Diode for use in MRAM devices and method of manufacture |
DE10231646B4 (de) * | 2002-07-12 | 2007-01-18 | Infineon Technologies Ag | Nichtflüchtige Speicherzellen |
US20040036103A1 (en) | 2002-08-20 | 2004-02-26 | Macronix International Co., Ltd. | Memory device and method of manufacturing the same |
JP4190238B2 (ja) * | 2002-09-13 | 2008-12-03 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
US6744088B1 (en) | 2002-12-13 | 2004-06-01 | Intel Corporation | Phase change memory device on a planar composite layer |
US6875651B2 (en) * | 2003-01-23 | 2005-04-05 | Sharp Laboratories Of America, Inc. | Dual-trench isolated crosspoint memory array and method for fabricating same |
US6849564B2 (en) * | 2003-02-27 | 2005-02-01 | Sharp Laboratories Of America, Inc. | 1R1D R-RAM array with floating p-well |
JP4907847B2 (ja) * | 2004-03-17 | 2012-04-04 | オンセミコンダクター・トレーディング・リミテッド | メモリ |
KR20060001060A (ko) | 2004-06-30 | 2006-01-06 | 주식회사 하이닉스반도체 | 피엔 다이오드를 이용한 상변환 기억 소자 및 그의 제조방법 |
KR20060001085A (ko) * | 2004-06-30 | 2006-01-06 | 주식회사 하이닉스반도체 | 스택형 피엔 다이오드를 이용한 상변환 기억 소자 및 그의제조방법 |
KR20070085565A (ko) * | 2004-11-30 | 2007-08-27 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 열적 프로그래밍가능 디바이스, 어드레싱가능 셀 어레이,메모리, 집적 회로 및 디바이스 제조 방법 |
KR100663358B1 (ko) * | 2005-02-24 | 2007-01-02 | 삼성전자주식회사 | 셀 다이오드들을 채택하는 상변이 기억소자들 및 그 제조방법들 |
KR100675279B1 (ko) * | 2005-04-20 | 2007-01-26 | 삼성전자주식회사 | 셀 다이오드들을 채택하는 상변이 기억소자들 및 그제조방법들 |
KR100695164B1 (ko) * | 2005-11-09 | 2007-03-14 | 삼성전자주식회사 | 스위칭 소자로서 트랜지스터 및 다이오드를 포함하는하이브리드 타입의 비휘발성 메모리 소자 |
-
2006
- 2006-11-13 KR KR1020060111721A patent/KR100780964B1/ko not_active IP Right Cessation
-
2007
- 2007-07-25 US US11/782,682 patent/US7612360B2/en not_active Expired - Fee Related
- 2007-11-12 JP JP2007293642A patent/JP5430061B2/ja not_active Expired - Fee Related
- 2007-11-13 TW TW096142887A patent/TW200832682A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
US20080111120A1 (en) | 2008-05-15 |
TW200832682A (en) | 2008-08-01 |
US7612360B2 (en) | 2009-11-03 |
KR100780964B1 (ko) | 2007-12-03 |
JP2008124475A (ja) | 2008-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5430061B2 (ja) | セルダイオードを備えた不揮発性メモリ素子及びその製造方法 | |
KR100782496B1 (ko) | 자기 정렬된 셀 다이오드를 갖는 반도체 소자의 제조방법및 이를 이용하는 상변화 기억소자의 제조방법 | |
US8120005B2 (en) | Phase change memory devices and their methods of fabrication | |
US10861700B2 (en) | Diode array for connecting to phase change memory and method forming same | |
KR100689831B1 (ko) | 서로 자기정렬된 셀 다이오드 및 하부전극을 갖는 상변이기억 셀들 및 그 제조방법들 | |
US7804703B2 (en) | Phase change memory device having Schottky diode and method of fabricating the same | |
KR101835709B1 (ko) | 버퍼 전극을 포함하는 반도체 소자와 그 제조방법, 및 그것을 포함하는 반도체 모듈 및 전자 시스템 | |
US7906773B2 (en) | Phase change memory device | |
KR101781625B1 (ko) | 가변 저항 메모리 소자 및 그 제조 방법 | |
JP2009021602A (ja) | 下部電極を有する相変化記憶素子の形成方法 | |
JP2008283179A (ja) | 自己整列された電極を有する相転移メモリ素子の製造方法 | |
US20090302300A1 (en) | Phase change memory device having decreased contact resistance of heater and method for manufacturing the same | |
KR101900853B1 (ko) | 가변 저항 메모리 장치 및 그 형성 방법 | |
KR20080039701A (ko) | 상변화 기억 소자 및 그 형성 방법 | |
US8853044B2 (en) | Phase-change random access memory device and method of manufacturing the same | |
KR101338160B1 (ko) | 상변화 기억 소자 및 그 형성 방법 | |
US8053750B2 (en) | Phase change memory device having heat sinks formed under heaters and method for manufacturing the same | |
US20110220858A1 (en) | Semiconductor device and method of manufacturing the same | |
KR20090036384A (ko) | 셀 다이오드들을 채택하는 상변이 기억소자들 및 그제조방법들 | |
US7638788B2 (en) | Phase change memory device and method of forming the same | |
KR20090117233A (ko) | 상변화 메모리 소자 및 그 제조 방법 | |
KR100911194B1 (ko) | 상변화 메모리 소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131203 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |