CN101842881B - 等离子体处理装置 - Google Patents

等离子体处理装置 Download PDF

Info

Publication number
CN101842881B
CN101842881B CN2009801008722A CN200980100872A CN101842881B CN 101842881 B CN101842881 B CN 101842881B CN 2009801008722 A CN2009801008722 A CN 2009801008722A CN 200980100872 A CN200980100872 A CN 200980100872A CN 101842881 B CN101842881 B CN 101842881B
Authority
CN
China
Prior art keywords
container
plasma
container handling
electrode
mounting table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009801008722A
Other languages
English (en)
Other versions
CN101842881A (zh
Inventor
中村秀雄
山下润
北川淳一
壁义郎
福田良则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101842881A publication Critical patent/CN101842881A/zh
Application granted granted Critical
Publication of CN101842881B publication Critical patent/CN101842881B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32559—Protection means, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32633—Baffles

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma Technology (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种等离子体处理装置。在向埋设有载置台(5)的电极(7)供给偏压用的高频电力的等离子体氧化处理装置(100)中，在相对于载置台(5)作为相对电极起作用的铝制的盖部(27)的内周的暴露于等离子体的表面，涂敷作为保护膜的硅膜(48)。与硅膜(48)相邻在第二容器(3)和第一容器(2)的内面设置有上部衬里(49a)和壁厚形成为比该上部衬里(49a)厚的下部衬里(49b)，防止向这些部分的短路或异常放电，形成适当的高频电流路径，提高电力消耗效率。

Description

等离子体处理装置
技术领域
本发明涉及用于对半导体晶片等被处理体实施等离子体处理的等离子体处理装置。
背景技术
在半导体设备的制造工序中，对作为被处理体的半导体晶片进行蚀刻、灰化、成膜等各种工艺处理。在这些处理中，使用在能够保持真空气氛的处理容器内对半导体晶片实施等离子体处理的等离子体处理装置。在等离子体处理装置中，处理容器的内壁由铝等的金属形成。因此，如果暴露于强的等离子体中，则内壁面被等离子体削去而产生颗粒，产生由铝等引起的金属污染，对设备造成恶劣影响。
为了解决这样的问题，提出了一种技术，其在利用平面天线向处理容器内导入微波而产生等离子体的RLSA微波等离子体方式的等离子体处理装置中，用硅涂敷在处理容器内暴露于等离子体的部位。(例如参照日本特开2007-250569号公报)。
然而，近年来，半导体晶片的大型化和设备的精细化正在发展，对应于此，要求改善等离子体处理的效率性(例如成膜速率)和晶片面内的处理的均匀性(膜厚的均匀性)。因此，在等离子体处理装置的处理容器内对埋设在载置半导体晶片的载置台内的电极供给高频电力，在向半导体晶片施加偏压的同时进行等离子体处理的方法，在以等离子体氧化处理为代表的成膜处理中被受到关注。
在向载置台的电极供给高频电力的情况下，需要在处理容器内隔开等离子体处理空间设置与上述载置台的电极相对的电极(相对电极)。作为相对电极的材质优选导电性的金属，但在等离子体氧化处理中，在相对电极附近产生具有强氧化作用的等离子体，相对电极的表面被氧化而发生劣化，成为金属污染和颗粒产生的原因。针对这样的问题点，通过用铝、钇氧化物等的金属氧化物覆盖相对电极的表面能够提高耐久性。但是，在用上述金属氧化物覆盖相对电极的情况下，由于电阻率和介电常数高所以绝缘性优异，但随着等离子体的生成，表面电位上升，相对电极和等离子体之间的电位差变大，因此存在形成覆盖物(sheath)，易于受到等离子体的溅射作用，容易使被覆盖部位的劣化加剧的问题。此外，为了抑制相对电极的溅射，优选使相对电极的面积与下部电极相比较变大，但与等离子体接触的相对电极的面积增加，也提高了金属污染增加的可能性。此外，在日本特开2007-250569号所公开的RLSA微波等离子体方式的等离子体处理装置中，由于在处理容器的上部配置有微波导入部，所以与平行平板方式等的等离子体处理装置不同，增大相对电极的面积，从装置结构上的制约出发考虑也是困难的。
此外，通常当向载置台内的电极供给偏压用的高频电力时，形成有从该载置台通过等离子体处理空间向相对电极、并且从相对电极通过处理容器的壁等向偏压用的高频电源的地线返回的高频电流的路径(RF返回电路)。在这样的高频电流的路径没有稳定形成的情况下，高频电力的电力消耗效率降低。此外，如果在高频电流路径的途中产生短路或异常放电，则产生处理效率降低，或无法实现处理的稳定化这样的问题。例如，如果应从载置台通过等离子体处理空间朝向相对电极的高频电力，发生朝向位于更接近的位置的处理容器的侧壁等的短路，则高频电力的电力消耗效率降低，并且处理效率降低。此外，例如在以防止相对电极的损伤为目的，用金属氧化物覆盖相对电极的情况下，如上所述，被覆盖的部位的表面电位容易上升，因此有可能不仅溅射作用增强，而且在该部位易于产生异常放电。
发明内容
本发明是鉴于上述情况而完成的，其目的在于提供一种等离子体处理装置，其为向载置被处理体的载置台的电极供给偏压用的高频电力的方式的等离子体处理装置，优化高频电流的路径而使电力消耗效率升高，并且防止异常放电，实现处理的效率化。
本发明的等离子体处理装置，其特征在于，包括：在上部具有开口部的、使用等离子体对被处理体进行处理的处理容器；向上述处理容器内供给处理气体的气体供给机构；对上述处理容器内进行减压排气的排气机构；在上述处理容器内载置被处理体的载置台；埋设于上述载置台的、用于向被处理体施加偏压的第一电极；第二电极，该第二电极以至少其一部分面对上述处理容器内的等离子体的生成区域的方式配置，由从上述第一电极隔着等离子体处理空间而形成的导电性部件构成；电介质板，其被支承在上述第二电极，堵塞上述处理容器的上述开口并且透过微波；和平面天线，其设置在上述电介质板的上方，通过波导管与微波发生装置连接并且向上述处理容器内导入微波，在与上述等离子体的生成区域面对的部分的上述第二电极的表面设置有涂敷硅而形成的保护膜，并且沿着上述处理容器的上部的内壁设置有第一绝缘板，与该第一绝缘板相邻沿着上述处理容器的下部的内壁设置有第二绝缘板。
本发明的等离子体处理装置优选上述第二绝缘板的厚度形成为比上述第一绝缘板的厚度大。
此外，在本发明的等离子体处理装置中，优选上述第二绝缘板覆盖着在比埋设有上述第一电极的载置台的高度低的高度位置处的、上述处理容器的内壁的至少一部分。在该情况下，优选上述第二绝缘板形成至达到与上述处理容器的下部连通设置的排气室的位置。
此外，在本发明的等离子体处理装置中，上述处理容器具有第一容器和与该第一容器的上端面接合的第二容器，在上述第一容器和上述第二容器之间形成有从上述气体供给机构向上述处理容器内供给的上述处理气体的气体通路，夹着该气体通路在其两侧，双重地设置有第一密封部件和第二密封部件，并且在接近上述处理容器的内部一侧的上述第一密封部件的配设部位，上述第一容器和上述第二容器抵接，在接近上述处理容器的外部一侧的上述第二密封部件的配设部位，在上述第一容器和上述第二容器之间形成有间隙。在该情况下，优选上述气体通路由分别设置在上述第一容器的上端面和上述第二容器的下端面的台阶形成。
此外，在本发明的等离子体处理装置中，优选构成为对被处理体实施等离子体氧化处理的等离子体氧化处理装置，上述硅的保护膜由于上述等离子体的氧化作用被氧化而改性二氧化硅膜。
此外，在本发明的等离子体处理装置中，优选上述电介质板、上述第一绝缘板和上述第二绝缘板由石英构成。
根据本发明的等离子体处理装置，构成为在与供给偏压用的高频电力的载置台的电极相对的第二电极(相对电极)的表面设置硅的保护膜，与该保护膜相邻设置有第一绝缘板，与该第一绝缘板相连设置有第二绝缘板。涂敷硅而形成的保护膜，由于硅具有导电性，所以容易形成从载置台隔着等离子体处理空间向第二电极流动的适当的高频电流路径，抑制其它部位的短路或异常放电，同时起到保护金属性的第二电极的表面而使耐久性提高的效果。而且，即使保护膜所使用的硅被氧化也成为介电常数和电阻率的乘积小的二氧化硅膜，因此表面电位的上升少，难以受到等离子体的溅射作用，并且由于表面电位低所以难以产生异常放电，能够长时间保护第二电极不受到等离子体的影响。
此外，向第二电极流动的高频电流，在处理容器的侧壁传递并导向处理容器的下部，但通过第一绝缘板和第二绝缘板抑制从载置台直接向处理容器的侧壁的异常放电，因此易于进一步维持适当的高频电流路径。因此，起到能够改善偏压用的高频电力的电力消耗效率，并且能够避免异常放电对处理造成的恶劣影响，从而进行稳定的等离子体处理这样的效果。
附图说明
图1是本发明的一实施方式涉及的等离子体氧化处理装置的概略截面图。
图2是放大表示图1的主要部分的截面图。
图3是表示平面天线的构造的附图。
图4是表示控制部的结构的说明图。
图5是说明等离子体氧化处理装置中的电流的流动的附图。
图6是说明RF返回电路的等效电路的附图。
图7是表示等离子体氧化处理的铝污染物和颗粒数的测量结果的图表。
图8是表示关于等离子体氧化处理的氧化速率和该晶片面内的均匀性的高频功率依存性的结果的图表。
具体实施方式
以下参照附图对本发明的实施方式进行详细说明。图1是示意性表示本发明的等离子体处理装置的一个实施方式的等离子体氧化处理装置100的概略结构的截面图。此外，图2是放大表示图1的主要部分的截面图。此外，图3是表示图1的等离子体氧化处理装置100的平面天线的平面图。
等离子体氧化处理装置100构成为：通过具有多个槽缝状的孔的平面天线、特别是RLSA(Radial Line Slot Antenna：径向线槽缝天线)直接向处理容器内导入微波，在处理容器内产生高密度且低电子温度的微波激励等离子体的RLSA微波等离子体处理装置。在等离子体氧化处理装置100中，能够利用具有1×1010～5×1012/cm3的等离子体密度且0.7～2eV的低电子温度的等离子体进行处理。因而，等离子体氧化处理装置100，能够在各种半导体装置的制造过程中，例如以氧化被处理体的硅而形成硅氧化膜(例如SiO2膜)的目的适当地加以利用。
等离子体氧化处理装置100具有气密地构成的、用于搬入半导体晶片(以下仅记作“晶片”)W的、被接地的大致圆筒状的处理容器1。该处理容器1由铝或其合金、或者不锈钢等金属材料形成，构成为包括：构成该处理容器1的下部的、在其内侧具有第一壁部的第一容器2；和配置在第一容器2上的、在其内侧具有第二壁部的第二容器3。第一容器2、第二容器3也可以为一体。此外，在处理容器1的上部，可开闭地设置有用于向处理空间中导入微波的微波导入部26。即，微波导入部26与第二容器3的上端部卡合，第二容器3的下端部与第一容器2的上端部接合。另外，在第二容器3形成有多个冷却水流路3a，能够冷却第二容器3的壁。从而，抑制由基于等离子体的热的热膨胀导致产生接合部位的错位、破损和等离子体损伤，并防止密封性降低和颗粒的产生。
用于水平地支承作为被处理体的晶片W的载置台5在由从排气室11的底部中央向上方延伸的圆筒状的支承部4支承的状态下设置在第一容器2内。作为构成载置台5和支承部4的材料，能够举出石英或AlN、Al2O3等陶瓷材料，但在它们之中优选热传导性良好的AlN。此外，在载置台5埋入有电阻加热型的加热器5a，通过从例如200V的交流电源即加热器电源6供电来加热载置台5，利用该热加热作为被处理体的晶片W。在连接加热器5a和加热器电源6的供电线6a上设置有对RF(高频)进行滤波的滤波箱45。载置台5的温度通过插入在载置台5的未图示的热电偶测定，基于从热电偶发出的信号对加热器电源6进行控制，能够在例如从室温至800℃的范围内进行稳定的温度控制。
此外，在载置台5的内部的表面侧(加热器5a的上方)埋设有作为第一电极的偏压用的电极7。该电极7埋设在与所载置的晶片W大致对应的区域。作为电极7的材质，例如能够使用钼、钨等的具有与载置台材料的热膨胀系数相同或相近的热膨胀系数的导电性材料。电极7例如形成为网眼状、格子状、螺旋状等形状。此外，以覆盖载置台5的整个面的方式设置有罩8a，在该罩8a的上表面设置有用于引导晶片W的凹状的沟槽或突起。此外，在载置台5的外周侧，为了对处理容器1内进行均匀排气而设置有石英制的挡板(baffle plate)8b。该挡板8b具有多个孔8c，由支柱(未图示)支承。并且，用于对晶片W进行支承并使其升降的多个晶片支承销(未图示)相对于载置台5的表面能够突出没入地设置在载置台5上。
在第二容器3的上下的接合部设置有例如O形环等的密封部件9a、9b、9c，从而保持接合部的气密状态。这些密封部件9a、9b、9c例如由全氟醚(karlez，商品名，DUPONT公司制)等氟类橡胶材料构成。
在第一容器2的底壁2a的大致中央部形成有圆形的开口部10，在底壁2a连通设置有排气室11，该排气室11与该开口部10连通，并向下方突出，用于对处理容器1内部的气体进行均匀地排气。
在等离子体氧化处理装置中设置有向处理容器1内导入处理气体的气体导入部，以下对该气体导入部的结构进行说明。如图2放大表示的那样，在第一容器2内的任意地方(例如均等的四个地方)，在垂直方向上设置有多个气体供给路12。气体供给路12与在第一容器2的上部和第二容器3的下部的接合部形成的环状通路13连接。此外，在第二容器3的内部形成有与该环状通路13连接的多个气体通路14。此外，在第二容器3的上端部，沿着内周面在多处(例如32处)均等地设置有气体导入口15a，并设置有从这些气体导入口15a水平地延伸的气体导入路15b。该气体导入路15b与在第二容器3内沿垂直方向形成的气体通路14连通。
环状通路13为，在第一容器2的上端面与第二容器3的下端面的接合部分，由台阶部、在此为第一台阶部18和第二台阶部19形成的流路。该环状通路13以包围处理容器1内的空间的方式在大致水平方向上环状地连通。环状通路13通过气体供给路12在处理容器1的下部与气体供给装置16连接。另外，气体供给装置16也可以与处理容器1的侧面连接。环状通路13具有作为气体分配单元的功能，其向各气体通路14均等地分配供给气体，起到防止处理气体偏向特定的气体导入口15a而供给气体的作用。
在这样的本实施方式中，将来自气体供给装置16的气体供给至气体导入部，由此能够经由各气体供给路12、环状通路13、各气体通路14从32处的气体导入口15a无配管压力损失地均匀地导入处理容器1内，因此能够提高处理容器1内的等离子体的均匀性。
此外，在第二容器3的下端面设置有第二台阶部19，使得能够与第一容器2的上端面的第一台阶部18组合而形成环状通路13。即，通过第一容器2的侧壁的上端面的第一台阶部18和第二容器3的下端面的第二台阶部19形成环状通路13。在本实施方式中，第二台阶部19的高度形成为比第一台阶部18的高度高。因而，在将第二容器3的下端面和第一容器2的上端面接合的状态下，在配设有密封部件9b的一侧，第二台阶部19的突出面3b与第一台阶部18的非突出面2a抵接，但在配设有密封部件9a的一侧，第二台阶部19的非突出面3c与第一台阶部18的突出面2b成为非抵接状态，由非常微小的距离形成有间隙S。作为第二密封部件的密封部件9a，是以保持气密性的程度进行密封的部分，该气密性是指不向外部泄漏气体的程度。作为第一密封部件的密封部件9b，通过将抵接的状态的第二台阶部19的突出面3b和第一台阶部18的非突出面2a进行密封来保持处理容器1内的气密性，并且由于使第二台阶部19的突出面3b和第一台阶部18的非突出面2a抵接，所以如后文所述那样有效地形成高频电流的返回电路，相对电极(作为第二电极的盖部27)的表面电位下降，相对电极难以被溅射。关于该接合构造的作用将在后文叙述。
在上述排气室11的侧面连接有排气管23，在该排气管23上连接有包括真空泵的排气装置24。而且，通过使该真空泵动作，将处理容器1内的气体向排气室11的空间11a内均匀地排出，通过排气管23被排气。由此，能够将处理容器1内高速减压至规定的真空度、例如0.133Pa。
在第一容器2的侧壁设置有用于进行晶片W的搬入搬出的搬入搬出口，和开闭该搬入搬出口的闸阀(均未图示)。
处理容器1的上部成为开口部，能够以堵塞该开口部的方式气密地配置微波导入部26。该微波导入部26能够通过未图示的开闭机构进行开闭。
微波导入部26，作为主要的结构，从载置台5侧依次具有盖部27、透过板28、平面天线31、滞波件33。它们被例如不锈钢、铝、其合金等的导电性罩34覆盖，通过支承部件36利用环状的压紧环35固定在盖部27上。
盖部27是相对于作为下部电极的载置台5的电极7相对配置的相对电极。在微波导入部26关闭的状态下，处理容器1的上部和具有开闭功能的盖部27成为被密封部件9c密封的状态，并且如后所述，透过板28成为被盖部27支承的状态。另外，在盖部27的外周面形成有多个冷却水流路27b，能够防止起因于等离子体的热的热膨胀而导致接合部位的错位的发生从而引起密封性降低或颗粒的发生。
作为电介质板的透过板28，由电介质、例如石英或Al2O3、AlN、蓝宝石、SiN等的陶瓷形成，起到透过微波并将该微波导入处理容器1的处理空间中的微波导入窗的作用。透过板28的下面(载置台5侧)并不限定于平坦状，为了使微波均匀化而使等离子体稳定化，也可以形成例如凹部、沟槽。在盖部27的内周面形成有向处理容器1内空间突出的环状的突部27a，透过板28的下面外周部隔着密封部件29以气密状态被支承在该突部27a上。因而，在微波导入部26关闭的状态下能够将处理容器1内气密地保持。
平面天线31形成圆板状，在透过板28的上方，被罩34的外周部卡止。该平面天线31，例如由表面镀金或银的铜板、铝板、镍板或黄铜板构成，构成为用于放射微波等的电磁波的多个槽缝孔32成对地以规定的图案贯通形成的结构。
槽缝孔32例如成为图3所示的长沟槽状，典型地，相邻的槽缝孔32彼此配置为“T”字状，这些多个槽缝孔32的各两个成对并以同心圆状配置。槽缝孔32的长度和排列间隔根据微波的波长(λg)决定，例如槽缝孔32的间隔配置为从λg/4到λg。另外，在图3中，用Δr表示形成为同心圆状的相邻的槽缝孔32彼此的间隔。此外，槽缝孔32也可以为圆形状、圆弧状等其它形状。进而，槽缝孔32的配置方式并没有特别的限定，除了同心圆状之外，例如也能够配置为螺旋状、放射状。
滞波件33具有比真空大的介电常数，设置在平面天线31的上面。该滞波件33例如由石英、陶瓷、聚四氟乙烯等氟类树脂或聚酰亚胺类树脂构成，由于在真空中微波的波长变长，所以具有使微波的波长变短调整等离子体的功能。另外，在平面天线31和透过板28之间，而且在滞波件33和平面天线31之间，分别既可以紧贴又可以分离，但如果考虑到微波的功率损失则优选使其紧贴。
在罩34形成有冷却水流路34a，通过使冷却水在该冷却水流路34a中流通，从而冷却罩34、滞波件33、平面天线31、透过板28、盖部27。由此，能够防止变形、破损，并能够生成稳定的等离子体。另外，平面天线31和罩34被接地。
在罩34的上壁的中央形成有开口部34b，波导管37与该开口部34b连接。微波发生装置39通过匹配电路38与该波导管37的端部连接。由此，在微波发生装置39所产生的例如频率2.45GHz的微波通过波导管37传递到上述平面天线31。作为微波的频率也能够使用8.35GHz、1.98GHz等。
波导管37具有从上述罩34的开口部34b向上方延伸的截面圆筒状的同轴波导管37a、和通过模式变换器40与该同轴波导管37a的上端部连接的沿水平方向延伸的矩形波导管37b。矩形波导管37b和同轴波导管37a之间的模式变换器40，具有将在矩形波导管37b内以TE模式传播的微波变换成TEM模式的功能。在同轴波导管37a的中心内导体41从模式变换器40向平面天线31延伸，内导体41的下端部连接固定在平面天线31的中心。此外，通过平面天线31和罩34形成偏平波导路。由此，微波通过同轴波导管37a的内导体41向平面天线31放射状地传播。
偏压施加用的高频电源44构成为，经由通过支承部4内部的供电线42、匹配箱(M.B.)43与埋设于载置台5的电极7连接，能够对晶片W施加高频偏压。如上所述，在向加热器5a供给来自加热器电源6的电力的供电线6a上设置有滤波箱45。而且，匹配箱43和滤波箱45通过屏蔽箱46连结而被单元化，安装在排气室11的底部。屏蔽箱46例如由铝、不锈钢等导电性材料形成。在屏蔽箱46内配备有与供电线42连接的铜等材质的导电板47并且与匹配箱43内的匹配器(未图示)连接。由于使用导电板47所以难以引起接触不良，能够增大与供电线42的接触面积，并能够降低在连接部分的电流损失。
现有技术中，由于不具备屏蔽箱46，在露出于外部的状态下使用同轴电缆等将匹配箱43和供电线42之间连接，所以在该同轴电缆的部分产生高频电力的损失。此外，在该情况下，形成高频电流从载置台5通过等离子体形成空间向相对电极(在该情况下，例如盖体27、第一容器2和第二容器3等变成相对电极)传递、通过处理容器1的第二容器3、第一容器2、进而通过排气室11的壁返回到高频电源44的地线的电流路径，但电阻与同轴电缆的长度成比例地增大。
此外，在使用露出于外部的同轴电缆等连接滤波箱45和供电线6a的情况下，也同样在同轴电缆的部分产生电力的损失。如果在该部分产生电力的损失，则形成从高频电源44向电极7供给的高频电力，不是流向作为相对电极的盖部27，而是从电极7流向加热器5a、供电线6a的异常的电流路径，妨碍正规的高频电流路径(RF返回电路；后述)的形成，产生异常放电。
根据以上所述，在本实施方式的等离子体氧化处理装置100中，构成为将匹配箱43和滤波箱45通过屏蔽箱46连结而单元化，从而与处理容器1的排气室11的下部直接连接的结构。由此，能够降低来自高频电源44的等离子体所使用的电力损失，并能够提高等离子体所使用的电力消耗效率。此外，也能够缩小空间而变得紧凑。
上述盖部27的内周侧露出在等离子体生成区域中而形成，其表面暴露在强等离子体中而被溅射，损耗。因此，如图2放大表示的那样，在相对于载置台5的电极7作为相对电极起作用的铝制的盖部27的突部27a暴露于等离子体的表面，被涂层有由导电性材料例如硅形成的作为保护膜的硅膜48。构成硅膜48的硅，可以具有多晶硅等的结晶构造，也可以是非结晶构造。导电性的硅膜48有效地形成从载置台5隔着等离子体处理空间向作为相对电极的盖部27流动的高频电流路径并抑制其它部位的短路、异常放电，同时保护盖部27的表面不受到基于等离子体的氧化作用、溅射作用，抑制由作为盖部27的构成材质的铝等金属引起的污染物的发生。此外，硅膜48为即使通过等离子体的氧化作用被氧化而成为二氧化硅膜(SiO2膜)也非常地薄且介电常数和电阻率的乘积较小的材质，所以不会妨碍从载置台5隔着等离子体处理空间向作为相对电极的盖部27流动的电流路径，能够维持适当的高频电流路径。
即，在等离子体氧化处理装置100中，当对晶片W进行等离子体氧化处理时，由于等离子体的氧化作用硅膜48被氧化而变化成二氧化硅膜(SiO2膜)。但是，SiO2的介电常数ε为3.4，电阻率ρ为7.7×1014Ω·m，介电常数与电阻率的乘积(ε×ρ)为2.3×102，是较小的值。另一方面，金属氧化物例如Y2O3的介电常数ε为12.5，电阻率ρ为10×1016·m，介电常数与电阻率的乘积(ε×ρ)为1.3×103，Al2O3的介电常数ε为10.8，电阻率ρ为5.8×1014Ω·m，介电常数与电阻率的乘积(ε×ρ)为5.5×102，两者均是较大的值。一般地，介电常数和电阻率的乘积(ε×ρ)越大，在氧化物膜的表面越容易蓄积电荷，表面电位变高，因此氧化物膜变得容易被充电，容易受到溅射作用，膜的耐久性降低。此外，介电常数和电阻率的乘积(ε×ρ)越大，也越容易产生异常放电。硅膜48的硅通过等离子体被氧化而变化为SiO2，与材质为钇氧化物或氧化铝的保护膜相比，由于介电常数和电阻率的乘积(ε×ρ)小，所以表面电位难以升高，能够长时间维持耐久性并能够抑制异常放电的发生。
为了达成上述目的，在盖部27形成的硅膜48优选为气孔率小且致密、低电阻率的膜。如果硅膜48的气孔率变大则体积电阻率也变大，因此例如优选气孔率在1～10％的范围内，体积电阻率在5×104～5×105Ω·cm2的范围内。此外，硅膜48的厚度例如优选在10～800μm的范围内，更优选在50～500μm的范围内，希望在50～150μm的范围内。如果硅膜48的厚度不足10μm则不能得到充分的保护作用，如果超过800μm则由于应力而易于产生裂纹和剥落等。
作为保护膜的硅膜48，能够用PVD(物理蒸镀)和CVD(化学蒸镀)等的薄膜形成技术、喷镀等形成，但其中优选比较廉价且能够易于形成将上述气孔率、体积电阻率控制在良好的范围内的保护膜的喷镀。作为喷镀，有火焰喷镀、电弧喷镀、激光喷镀、等离子体喷镀等，但从控制性良好地形成高纯度的膜的观点出发优选等离子体喷镀。此外，作为等离子体喷镀法，可举例大气压等离子体喷镀法、真空等离子体喷镀法。
此外，在本实施方式涉及的等离子体氧化处理装置100中，在处理容器1的内周设置有由石英构成的圆筒状的衬里(liner)。衬里构成为包括在处理容器1的上部的大部分覆盖第二容器3的内面的作为第一绝缘板的上部衬里49a、和与该上部衬里49a连接在处理容器1的下部的大部分覆盖第一容器2的内面的作为第二绝缘板的下部衬里49b。上部衬里49a和下部衬里49b起到如下作用：防止壁与等离子体接触，防止由处理容器1的构成材料引起的金属污染，并且使从载置台5向处理容器1的侧壁的高频电力的短路、异常放电不发生。在与载置台5的间隔小的接近的位置配备的下部衬里49b的厚度形成为比上部衬里49a大。衬里的厚度考虑到阻抗而设定为不产生高频电流的短路或异常放电的程度的厚度。
此外，下部衬里49b以覆盖比埋设有电极7的载置台5的高度低的高度位置的第一容器2和排气室11的内面的至少一部分的方式设置。下部衬里49b优选设置至排气室11的下部。在载置台5的下方部分，与载置台5和第一容器2的距离成为最短对应，用于防止在该部位的异常放电。另外，作为上部衬里49a和下部衬里49b的材质，优选石英，但也能够应用Al2O3、AlN、Y2O3等的陶瓷等电介质。另外，上部衬里49a和下部衬里49b也可以通过对上述电介质进行涂层(例如利用喷镀)而形成。
等离子体氧化处理装置100的各构成部形成为与控制部50连接并被控制的结构。控制部50典型的是具有计算机，例如如图4所示，包括具备CPU的处理控制器51、与该处理控制器51连接的用户接口52和存储部53。处理控制器51为控制单元，其在等离子体氧化处理装置100中，统一控制与例如温度、压力、气体流量、微波输出、偏压施加用的高频电力等的处理条件相关的各构成部(例如加热器电源6、气体供给装置16、排气装置24、微波发生装置39、高频电源44等)。
用户接口52具有工序管理者为了管理等离子体氧化处理装置100而进行命令的输入操作等的键盘、使等离子体氧化处理装置100的运转状况可视化地加以显示的显示器等。此外，在存储部53中保存有方案等，该方案记录有控制程序(软件)和处理条件数据等，用于通过处理控制器51的控制实现由等离子体氧化处理装置100所执行的各种处理。
而且，根据需要，基于来自用户接口52的指示等从存储部53调出任意的方案在处理控制器51中执行，由此通过处理控制器51的控制而在等离子体氧化处理装置100的处理容器1内进行所希望的处理。此外，上述控制程序和处理条件数据等的方案能够利用存储在计算机可读取的存储介质、例如CD-ROM、硬盘、软盘、闪存、DVD、蓝光光盘等中的状态的方案。进而，也能够将上述方案从其它装置通过例如专用线路传送而加以利用。
在这样构成的本发明的等离子体氧化处理装置100中，例如能够在室温(25℃左右)以上600℃以下的低温下对基底膜或基板(晶片W)等进行无损伤的等离子体氧化处理。此外，等离子体氧化处理装置100，由于等离子体的均匀性优异，所以即使对大口径的晶片W(被处理体)也能够实现处理的均匀性。
接着，对等离子体氧化处理100的动作进行说明。首先，将晶片W搬入处理容器1内，并载置在载置台5上。然后，从气体供给装置16将作为处理气体的例如Ar、Kr、He等稀有气体、例如O2、N2O、NO、NO2、CO2等的氧化气体以规定的流量通过气体导入口15a导入处理容器1内。另外，也可以根据需要添加H2。
接着，将来自微波发生装置39的微波经由匹配电路38引导至波导管37，并使其依次通过矩形波导管37b、模式变换器40和同轴波导管37a，经内导体41供给至平面天线31，从平面天线31的槽缝孔32通过透过板28放射到处理容器1内。
微波在矩形波导管37b内以TE模式传播，该TE模式的微波被模式变换器40变换为TEM模式，在同轴波导管37a内朝向平面天线31传播。利用从平面天线31的槽缝孔32经由透过板28放射到处理容器1内的微波，在处理容器1内形成电磁场，使处理气体等离子体化。
通过微波从平面天线31的多个槽缝孔32放射，该等离子体形成为大致1×1010～5×1012/cm3的高密度且在晶片W附近大致1.5eV以下的低电子温度等离子体。因而，通过使该等离子体作用于晶片W，能够实现抑制了等离子体损伤的处理。
此外，在本实施方式中，在进行等离子体处理期间，从高频电源44以规定的频率向载置台5的电极7供给高频电力。从高频电源44供给的高频电力的频率优选在例如100kHz以上60MHz以下的范围内，更优选在400kHz以上13.5MHz以下的范围内。高频电力优选在作为晶片W的单位面积的功率密度为例如0.2W/cm2以上2.3W/cm2以下的范围内进行供给，更优选在晶片W的单位面积的功率密度为0.35W/cm2以上1.2W/cm2以下的范围内进行供给。此外，高频的功率优选在200W以上2000W以下的范围内，更优选在300W以上1200W以下的范围内。供给到载置台5的电极7的高频电力，具有维持等离子体的低电子温度，并且向晶片W引入等离子体中的离子种的作用。因而，向电极7供给高频电力，向晶片W施加偏压，由此能够在抑制等离子体损伤的同时加快等离子体氧化处理的速率，并且能够提高晶片面内的处理的均匀性。
在该情况下，如图5中箭头所示，利用本发明的返回电路结构从高频电源44通过被单元化的高频电力的导入部(匹配箱43和屏蔽箱46内的导电板47)和供电线42，在电力损失小的状态下向载置台5的电极7高效率地供给高频电力。形成向电极7供给的高频电力从载置台5通过等离子体形成空间向作为相对电极的盖部27传递，并通过处理容器1的第二容器3、第一容器2、和排气室11的壁向高频电源44的地线传递的高频电流路径(RF返回电路)。该RF返回电路的等效电路能够如图6那样表示。在本实施方式中，在盖部27的面对等离子体生成区域的部位，设置有导电性硅膜48(或硅被氧化而成的SiO2膜)，因此能够抑制从载置台5隔着等离子体处理空间向作为相对电极的盖部27流动的高频电流路径的形成被妨碍的状况，形成稳定的高频电流路径。而且，与硅膜48相邻在第二容器3和第一容器2的内面设置有上部衬里49a和与其相比壁厚的下部衬里49b，因此能够可靠地抑制向这些部位的短路和异常放电。
此外，在硅膜48由于等离子体的作用被氧化变化成SiO2膜的情况下，介电常数和电阻率的乘积(ε×ρ)与钇氧化物和氧化铝相比较小。因而，抑制表面电位的上升，难以产生由充电而引起的溅射、异常放电，耐久性优异，能够长时间抑制铝等的金属污染物的产生。即，利用硅膜48能够抑制异常放电，并且能够防止金属污染物。
此外，在本实施方式中，如上所述，在第二容器3和第一容器2接合的状态下，在配设有密封部件9b的一侧，第二台阶部19的突出面3b与第一台阶部18的非突出面2a抵接，但在配设有密封部件9a的一侧，第二台阶部19的非突出面3c与第一台阶部18的突出面2b成为非抵接状态，由非常微小的距离形成间隙S。第一台阶部18和第二台阶部19的高度，由于加工尺寸精度的制约，而需要提高任意一个的台阶差，仅使由第一台阶部18和第二台阶部19形成的两组突出面和非突出面的任意一方抵接。在不向载置台5供给偏压用的高频电力的现有的处理容器的构造中，由于主要通过位于比环状通路13靠向外侧(环状通路13的外周)的密封部件9a确保处理容器1内的气密性，在配设有密封部件9a的一侧使第一台阶部18的突出面2b与第二台阶部19的非突出面3c紧贴，在配设有密封部件9b的一侧，使第一台阶部18的非突出面2a和第二台阶部19的突出面3b成为非抵接状态，在该部分形成间隙。在该情况下，内侧的密封部件9b主要具有处理容器1的内部与环状通路13之间的气体密封功能。
但是，在向载置台5的电极7供给偏压用的高频电力的等离子体氧化处理装置100中，如上所述，形成向电极7供给的高频电力从载置台5通过等离子体形成空间向作为相对电极的盖部27传递，并通过处理容器1的第二容器3、第一容器2、和排气室11的壁向高频电源44的接地线传递的稳定的高频电流路径(RF返回电路)。此时，高频电流沿着第二容器3和第一容器2的内壁作为表面电流传递，因此如果在第二容器3和第一容器2的内面侧存在间隙，则电流在此被阻挡，高频电流路径变得繁杂并且距离也变长，有时例如在第一台阶部18和第二台阶部19的角部等引起异常放电而妨碍适当的高频电流路径的形成。因此，在本实施方式中，构成为在配设有密封部件9b的一侧，使第二台阶部19的突出面3b与第一台阶部18的非突出面2a紧贴，高频电流沿着处理容器1的内面即第二容器3和第一容器2的内壁顺利地流动。在该情况下，第二台阶部19的突出面3b与第一台阶部18的非突出面2a的接触面积变小，从而接触压力变大，由此实现导通的稳定化。
如上所述，在本实施方式涉及的等离子体氧化处理装置100中，能够使向载置晶片W的载置台5的电极7供给的偏压用的高频电力的高频电流路径稳定化，提高电力消耗效率，并且能够防止异常放电生成稳定的等离子体，实现处理的高效率化。
接着，对在铝制的盖部27的内周部的暴露于等离子体的表面(相对电极的表面)形成硅膜48的情况，和使用未形成硅膜48的铝制的现有的盖部的情况下的：(1)等离子体氧化处理导致的铝污染物的比较；(2)晶片W表面的硅的氧化速率和该晶片面内的均匀性的高频功率依存性进行研讨。硅膜48利用大气等离子体喷镀法以喷镀膜厚成为80μm的方式形成。该硅膜48，纯度为99.9％、体积电阻值1×105Ω·cm2、气孔率为大约6％、表面粗糙度(Ra)为4.86。
以Ar/O2/H2＝1200/388/12mL/min(sccm)的流量按照[(O2+H2)/(Ar+O2+H2)比为25体积％，H2/(O2+H2)比为3体积％]供给Ar气体、O2气体，以此作为处理气体，使等离子体生成用的2.45GHz的微波电力设为4000W(功率密度2.05W/cm2)、使处理容器1内的压力设为667Pa，进行等离子体处理。另外，以向载置台5的电极7供给的偏压用高频电力的频率为13.56MHz、高频功率为600W(功率密度0.702W/cm2)进行实验。
在上述条件下，在图7中表示对大约1500个晶片W进行处理，计量铝污染物和微粒数的结果。在使用露出有铝的状态(纯铝)的盖部的情况下，铝污染物为8×109～5×109atoms/cm2左右，与此相对，在使用形成有硅膜48的状态(Si喷镀)的盖部27的情况下，能够抑制在2.8×109～5×108atoms/cm2左右，和3×109atoms/cm2以下。此外，对于颗粒数，在使用露出有铝的状态(纯铝)的盖部的情况下，晶片W的处理个数大约1000个时为20个左右，推移置大约1000个以后时为100以上，与此相对，在使用形成有硅膜48的状态(Si喷镀)的盖部27的情况下，即使对1500个晶片W进行处理，也为10个左右，明显是较低的值。
此外，关于在上述条件下进行等离子体氧化处理时的平均膜厚以及该晶片面内的均匀性的高频功率依存性的比较结果在图8中表示。另外，以向载置台5的电极7供给的偏压用的高频电力的频率为13.56MHz、高频功率为0W(未施加偏压)、300W或600W进行实验。此外，晶片面内均匀性作为用(平均膜厚×2)的值除晶片面内的最大、最小膜厚的范围得到的百分率而求得。如图8所示，表示即使形成保护膜，氧化速率和晶片面内的均匀性也大致水平地变化，因此能够进行实质上同等地处理。
另外，本发明并不限定于上述实施方式，能够进行各种变形。例如，在上述实施方式中，作为暴露于等离子体地部件的盖部27的主体使用铝，但即使在使用不锈钢等其它金属的情况下也能够得到同样的效果。此外，等离子体处理的内容，只要是向载置台5的电极7供给高频电力的处理，也不限定于等离子体氧化处理，例如能够以等离子体氮化处理、蚀刻处理等各种等离子体处理为对象。进而，对于被处理体而言，并不限定于半导体晶片，能够以FPD用玻璃基板等其它基板为对象。

Claims (9)

1.一种等离子体处理装置，其特征在于，包括：
在上部具有开口部的、使用等离子体对被处理体进行处理的处理容器；
向所述处理容器内供给处理气体的气体供给机构；
对所述处理容器内进行减压排气的排气装置；
在所述处理容器内载置被处理体的载置台；
埋设于所述载置台的、用于向被处理体施加偏压的第一电极；
第二电极，该第二电极以至少其一部分面对所述处理容器内的等离子体的生成区域的方式配置，由从所述第一电极隔着等离子体处理空间而形成的金属导电性部件构成；
电介质板，其被支承在所述第二电极上，堵塞所述处理容器的所述开口部并且透过微波；
平面天线，其设置在所述电介质板的上方，并且向所述处理容器内导入微波；和
高频电源，其向所述载置台的所述第一电极供给高频电力，
在与所述等离子体的生成区域面对的部分的所述第二电极的表面设置有涂敷硅而形成的保护膜，并且沿着所述处理容器的上部的内壁设置有第一绝缘板，与该第一绝缘板相邻沿着所述处理容器的下部的内壁设置有第二绝缘板。
2.如权利要求1所述的等离子体处理装置，其特征在于：
所述第二绝缘板的厚度形成为比所述第一绝缘板的厚度大。
3.如权利要求1或2所述的等离子体处理装置，其特征在于：
所述第二绝缘板覆盖着在比埋设有所述第一电极的载置台的高度低的高度位置处的、所述处理容器的内壁的至少一部分。
4.如权利要求3所述的等离子体处理装置，其特征在于：
所述第二绝缘板形成至达到与所述处理容器的下部连通设置的排气室的位置。
5.如权利要求1所述的等离子体处理装置，其特征在于：
所述处理容器具有第一容器和与该第一容器的上端面接合的第二容器，
在所述第一容器和所述第二容器之间形成有从所述气体供给机构向所述处理容器内供给的所述处理气体的气体通路，
夹着该气体通路在其两侧，双重地设置有第一密封部件和第二密封部件，并且在接近所述处理容器的内部一侧的所述第一密封部件的配设部位，所述第一容器和所述第二容器抵接，在接近所述处理容器的外部一侧的所述第二密封部件的配设部位，在所述第一容器和所述第二容器之间形成有间隙。
6.如权利要求5所述的等离子体处理装置，其特征在于：
所述气体通路由分别设置在所述第一容器的上端面和所述第二容器的下端面的台阶形成。
7.如权利要求1所述的等离子体处理装置，其特征在于：
该等离子体处理装置构成为对被处理体实施等离子体氧化处理的等离子体氧化处理装置，
所述硅的保护膜通过所述等离子体的氧化作用被氧化而改性为二氧化硅膜。
8.如权利要求1所述的等离子体处理装置，其特征在于：
所述电介质板、所述第一绝缘板和所述第二绝缘板由石英构成。
9.如权利要求1所述的等离子体处理装置，其特征在于：
所述第二电极为气密地开闭所述处理容器的盖部。
CN2009801008722A 2008-03-31 2009-03-31 等离子体处理装置 Expired - Fee Related CN101842881B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008-092423 2008-03-31
JP2008092423 2008-03-31
JP2008253930A JP5475261B2 (ja) 2008-03-31 2008-09-30 プラズマ処理装置
JP2008-253930 2008-09-30
PCT/JP2009/056679 WO2009123198A1 (ja) 2008-03-31 2009-03-31 プラズマ処理装置

Publications (2)

Publication Number Publication Date
CN101842881A CN101842881A (zh) 2010-09-22
CN101842881B true CN101842881B (zh) 2011-12-21

Family

ID=41135567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801008722A Expired - Fee Related CN101842881B (zh) 2008-03-31 2009-03-31 等离子体处理装置

Country Status (5)

Country Link
US (1) US20110024048A1 (zh)
JP (1) JP5475261B2 (zh)
KR (1) KR101317018B1 (zh)
CN (1) CN101842881B (zh)
WO (1) WO2009123198A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8604386B2 (en) * 2010-03-10 2013-12-10 Illinois Tool Works, Inc. Welding wire feeding systems and methods
JP2011199003A (ja) * 2010-03-19 2011-10-06 Tokyo Electron Ltd シリコン酸化膜の形成方法、及びプラズマ処理装置
JP5835985B2 (ja) * 2010-09-16 2015-12-24 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
KR101884003B1 (ko) * 2011-03-22 2018-07-31 어플라이드 머티어리얼스, 인코포레이티드 화학 기상 증착 챔버를 위한 라이너 조립체
US8643275B2 (en) * 2011-11-08 2014-02-04 University Of Utah Research Foundation Micro-plasma field effect transistors
US9269521B2 (en) 2011-11-08 2016-02-23 University Of Utah Research Foundation Micro-plasma field effect transistors
US10276410B2 (en) * 2011-11-25 2019-04-30 Nhk Spring Co., Ltd. Substrate support device
KR102137617B1 (ko) * 2012-10-19 2020-07-24 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치
JP2014194921A (ja) * 2013-03-01 2014-10-09 Tokyo Electron Ltd マイクロ波処理装置及びマイクロ波処理方法
KR102193652B1 (ko) * 2013-03-11 2020-12-21 어플라이드 머티어리얼스, 인코포레이티드 고온 공정 챔버 리드
US10125422B2 (en) * 2013-03-27 2018-11-13 Applied Materials, Inc. High impedance RF filter for heater with impedance tuning device
US9133546B1 (en) * 2014-03-05 2015-09-15 Lotus Applied Technology, Llc Electrically- and chemically-active adlayers for plasma electrodes
JP6544902B2 (ja) * 2014-09-18 2019-07-17 東京エレクトロン株式会社 プラズマ処理装置
JP6539113B2 (ja) * 2015-05-28 2019-07-03 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
US10703653B2 (en) * 2016-02-17 2020-07-07 Panasonic Intellectual Property Management Co., Ltd. Liquid treatment device utilizing plasma
KR102587615B1 (ko) 2016-12-21 2023-10-11 삼성전자주식회사 플라즈마 처리 장치의 온도 조절기 및 이를 포함하는 플라즈마 처리 장치
JP6666599B2 (ja) * 2018-03-28 2020-03-18 Ｓｐｐテクノロジーズ株式会社 基板処理装置
US20200058539A1 (en) * 2018-08-17 2020-02-20 Applied Materials, Inc. Coating material for processing chambers
US20210198160A1 (en) * 2018-12-20 2021-07-01 Rolls-Royce High Temperature Composites, Inc. Dense multi-phase bond coat
CN113745083B (zh) * 2020-05-28 2023-09-29 中微半导体设备(上海)股份有限公司 一种等离子体处理装置
CN114649180A (zh) * 2020-12-21 2022-06-21 中微半导体设备(上海)股份有限公司 等离子体处理装置零部件的处理方法、零部件及处理装置
CN114695045A (zh) * 2020-12-29 2022-07-01 中微半导体设备(上海)股份有限公司 等离子体刻蚀设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5024716A (en) * 1988-01-20 1991-06-18 Canon Kabushiki Kaisha Plasma processing apparatus for etching, ashing and film-formation
JP2722070B2 (ja) * 1988-01-20 1998-03-04 キヤノン株式会社 プラズマ処理装置及びプラズマ処理方法
US5885356A (en) * 1994-11-30 1999-03-23 Applied Materials, Inc. Method of reducing residue accumulation in CVD chamber using ceramic lining
TW328617B (en) * 1996-03-28 1998-03-21 Sumitomo Metal Ind Plasma processing device and plasma processing method
JP3147769B2 (ja) * 1996-03-28 2001-03-19 住友金属工業株式会社 プラズマ処理装置および処理方法
US6092486A (en) * 1996-05-27 2000-07-25 Sumimoto Metal Indsutries, Ltd. Plasma processing apparatus and plasma processing method
US6170429B1 (en) * 1998-09-30 2001-01-09 Lam Research Corporation Chamber liner for semiconductor process chambers
US6528752B1 (en) * 1999-06-18 2003-03-04 Tokyo Electron Limited Plasma processing apparatus and plasma processing method
JP4147017B2 (ja) * 2001-10-19 2008-09-10 東京エレクトロン株式会社 マイクロ波プラズマ基板処理装置
JP3969081B2 (ja) * 2001-12-14 2007-08-29 東京エレクトロン株式会社 プラズマ処理装置
CN1289905C (zh) * 2002-04-26 2006-12-13 松下电器产业株式会社 生物传感器、用于其的适配器及测量设备
KR100704160B1 (ko) * 2004-02-09 2007-04-06 (주)프로닉스 플라즈마 발생장치 및 플라즈마 발생 연결관
JP4430560B2 (ja) * 2004-02-16 2010-03-10 東京エレクトロン株式会社 プラズマ処理装置
KR100872260B1 (ko) * 2004-02-16 2008-12-05 도쿄엘렉트론가부시키가이샤 플라즈마 처리장치 및 플라즈마 처리방법
JP4624856B2 (ja) * 2005-05-30 2011-02-02 東京エレクトロン株式会社 プラズマ処理装置

Also Published As

Publication number Publication date
WO2009123198A1 (ja) 2009-10-08
JP5475261B2 (ja) 2014-04-16
KR101317018B1 (ko) 2013-10-11
US20110024048A1 (en) 2011-02-03
KR20100127803A (ko) 2010-12-06
JP2009267339A (ja) 2009-11-12
CN101842881A (zh) 2010-09-22

Similar Documents

Publication Publication Date Title
CN101842881B (zh) 等离子体处理装置
CN102165567A (zh) 等离子体处理装置
KR101256120B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
US8980048B2 (en) Plasma etching apparatus
US7837828B2 (en) Substrate supporting structure for semiconductor processing, and plasma processing device
JP6257071B2 (ja) 基板処理装置及び半導体装置の製造方法
JP5222040B2 (ja) マイクロ波プラズマ処理装置
US8372761B2 (en) Plasma oxidation processing method, plasma processing apparatus and storage medium
JP4979389B2 (ja) プラズマ処理装置
JP5096047B2 (ja) マイクロ波プラズマ処理装置およびマイクロ波透過板
US20110017586A1 (en) Method for forming silicon oxide film, storage medium, and plasma processing apparatus
JP2011199003A (ja) シリコン酸化膜の形成方法、及びプラズマ処理装置
US7972973B2 (en) Method for forming silicon oxide film, plasma processing apparatus and storage medium
US20100093185A1 (en) Method for forming silicon oxide film, plasma processing apparatus and storage medium
TWI621732B (zh) 密封膜之形成方法及密封膜製造裝置
CN102165568B (zh) 硅氧化膜的形成方法和装置
JPWO2008041600A1 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
US20120252226A1 (en) Plasma processing method
JP2013033979A (ja) マイクロ波プラズマ処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111221

Termination date: 20150331

EXPY Termination of patent right or utility model