CN101841326B - 混合模式锁相环 - Google Patents

混合模式锁相环 Download PDF

Info

Publication number
CN101841326B
CN101841326B CN2009101483200A CN200910148320A CN101841326B CN 101841326 B CN101841326 B CN 101841326B CN 2009101483200 A CN2009101483200 A CN 2009101483200A CN 200910148320 A CN200910148320 A CN 200910148320A CN 101841326 B CN101841326 B CN 101841326B
Authority
CN
China
Prior art keywords
digital
locked loop
controlled oscillator
pass filter
low pass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101483200A
Other languages
English (en)
Other versions
CN101841326A (zh
Inventor
汪炳颖
张湘辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Priority to CN201210190845.2A priority Critical patent/CN102694547B/zh
Publication of CN101841326A publication Critical patent/CN101841326A/zh
Application granted granted Critical
Publication of CN101841326B publication Critical patent/CN101841326B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

一种混合模式锁相环包含：数字三角积分调制器，接收分数比特信号并产生第一输出信号；低通滤波器，耦接于该数字三角积分调制器，该低通滤波器接收该第一输出信号，并将该第一输出信号转换为模拟控制信号；数控振荡器，动态耦接于该低通滤波器并接收该模拟控制信号。该数控振荡器包括至少一个可变电容，该至少一个可变电容中的每一个动态耦接于该低通滤波器，以及该至少一个可变电容中的每一个通过传输门接收该模拟控制信号。本发明通过提高数控振荡器的短期频率分辨率来消除分数杂散，使电路达到较优的性能。

Description

混合模式锁相环
技术领域
本发明是有关于一种全数字锁相环(All Digital Phase Locked Loop，ADPLL)，更具体地，是关于一种混合模式锁相环(mixed-mode PLL)。
背景技术
通常，全数字锁相环成本低且性能优良。然而，与作为无线应用最常用架构的传统基于电荷泵的分数-N型锁相环相比，全数字锁相环的分数-N型操作会引发较高的分数杂散。
在传统三角积分分数式锁相环中，分数杂散是由环路的非线性(如电荷泵电流不匹配)与反馈频率(clock feed-through)所引发。然而，引发的该分数杂散可通过无源低通滤波器(passive low pass filter)抑制至零，以使电路设计更具鲁棒性(robust)。另一方面，对图1所示的全数字锁相环而言，环路的非线性是由时间数字转换器(Time to Digital Converter，TDC)与数控振荡器(Digital ControlledOscillator，DCO)的量化误差/非线性/亚稳定性所引发。由于受限于数控振荡器的量化误差，该数字环路滤波器的分辨率有限，因此，由该非线性引发的杂散无法通过数字低通滤波器或数字算法过滤至零。结果导致在全数字锁相环中存在分数杂散。相应地，若数控振荡器的量化误差可降低，则数字环路滤波器的分辨率可更接近于模拟环路滤波器。因此，数字低通滤波器与数字算法可更有效地消除杂散。
为提高数控振荡器的分辨率，推荐使用频率抖动(frequency dithering)技术以获取较高分辨率的平均频率。尽管使用该技术可降低由量化误差引发的噪声，但该技术仍然无法消除分数杂散。这是因为短期的数控振荡器的量化误差仍然存在于输出信号中。该暂态(transient)量化误差将于该环路中进行采样，并通过该时间数字转换器的增益变化而放大。另外，由于所需MOS电容的构造小于高阶处理可提供的构造，因此，不可能实现较低的数控振荡器的量化误差。
图1为传统的基于时间数字转换器的分数-N型全数字锁相环的方块示意图。时间数字转换器将相位误差转换入数字域，然后，数字环路滤波器处理该数字数据。该数控振荡器将该数字环路滤波器的输出转换至时域。由于该输出的量化误差由该数控振荡器的分辨率来决定，而非由该数字环路滤波器来决定，因此，需要数字调制器来提高该数控振荡器的平均频率分辨率。
图2(图2A与图2B)为用于图1所示传统的基于时间数字转换器的分数-N型全数字锁相环的传统数控振荡器的功能方块示意图。在该数控振荡器中使用切换电容阵列(或可变电容阵列)以数字化控制该LC震荡器的频率。该电容阵列根据输出信号装置的大小分为整数部分与分数部分。为了消除由整数比特与分数比特的不匹配引发的非单调(non-monotonic)的数控振荡器增益，使用动态元件匹配(Dynamic Element Match，DEM)技术。图3所示为三角积分调制器的输出信号示意图。如图3所示，由三角积分调制器(Sigma-Delta Modulator，SDM)所产生的高速抖动信号用以调制单元电容，从而达到较高的数控振荡器的平均频率分辨率。通过在频率f1与f1+Δf之间触变(toggling)该数控振荡器，从而达到期望的高分辨率。长期平均的该频率分辨率小于量化误差Δf，但是短期的量化误差仍然等于Δf。
发明内容
为消除量化误差引发的分数杂散，本发明提供一种混合模式锁相环。
本发明提供一种混合模式锁相环，包含：数字三角积分调制器，用以接收分数比特信号并产生第一输出信号；低通滤波器，耦接于该数字三角积分调制器，该低通滤波器接收该第一输出信号，并将该第一输出信号转换为模拟控制信号；数控振荡器，动态耦接于该低通滤波器并接收该模拟控制信号。该数控振荡器包括至少一个可变电容，该至少一个可变电容中的每一个动态耦接于该低通滤波器，以及该至少一个可变电容中的每一个通过传输门接收该模拟控制信号。
本发明所提供的混合模式锁相环，通过提高数控振荡器的短期频率分辨率来消除分数杂散。该技术的实现，仅需增加简单模拟低通滤波器以及重新安排传统全数字锁相环所用的数控振荡器中的切换器。因此，利用本发明可减少杂散，从而使电路达到较优的性能。
以下是根据多个图式对本发明的较佳实施例进行详细描述，本领域技本人员阅读后应可明确了解本发明的目的。
附图说明
图1为传统的基于时间数字转换器的分数-N型全数字锁相环的方块示意图。
图2(图2A与图2B)为用于图1所示传统的基于时间数字转换器的分数-N型全数字锁相环的传统数控振荡器的功能方块示意图。
图3所示为三角积分调制器的输出信号示意图。
图4所示为根据本发明的一实施例的混合模式锁相环示意图。
图5A所示为本发明所揭露实施例的概念说明示意图。
图5B所示为图5A所示数控振荡器530的特性说明示意图。
图6为应用和未应用本发明所提出的杂散减少技术而分别得到的已测相位噪声的示意图。
图7所示为根据本发明的一实施例的减少全数字锁相环中的分数杂散的方法流程图。
具体实施方式
在说明书及权利要求当中使用了某些词汇来指称特定的组件。所属领域中技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”为一开放式的用语，故应解释成“包含但不限定于”。说明书后续描述为实施本发明的较佳实施方式，然该描述乃以说明本发明的一般原则为目的，并非用以限定本发明的范围。本发明的保护范围当视所附的权利要求所界定者为准。
图4所示为根据本发明的一实施例的混合模式锁相环示意图。在图4中，该混合模式锁相环包含数字三角积分调制器410、热码译码器(thermal codedecoder)420、边缘检测器430、低通滤波器440以及数控振荡器450。数字三角积分调制器410接收分数比特信号。热码译码器420接收整数比特信号。低通滤波器440耦接于数字三角积分调制器410。低通滤波器440接收数字三角积分调制器410的输出信号，并将该输出信号转换为模拟控制信号。数控振荡器450包含多个可变电容C。该多个可变电容C中的每一个动态耦接于低通滤波器440，且该多个可变电容C中的每一个通过相应的传输门(Transmission Gate)TP接收该模拟控制信号。该多个传输门TP中的每一个由边缘检测器430中相应的异或门(exclusive-or gate，XOR gate)XOR控制。异或门XOR中的每一个接收两个相邻的比特(N/N+1，N-1/N，N-2/N-1...)，该多个比特来自热码译码器420的输出信号。通过异或门XOR，边缘检测器430决定该多个可变电容C中的何者耦接于低通滤波器440。
图5A所示为本发明所揭露实施例的概念说明示意图。无源低通滤波器520添加于数字三角积分调制器510的输出端，用以对全摆幅(full-swing)数字信号进行滤波，以产生模拟控制信号，该模拟控制信号用以控制具有20KHz/V数控振荡器增益的单位电容。如图5A所示，频率变化是连续的，从而消除了数控振荡器530的短期量化误差。尽管抖动信号的数字性质转换至模拟域，但数控振荡器530仍保留其对热力、基体和切换噪声的抗扰性，其中，该基体和切换噪声是由低增益20KHz/V所引发，20KHz/V仅为模拟锁相环中所用传统压控振荡器的增益的1/1000。图5B所示为图5A所示数控振荡器530的特性说明示意图。
由于分数比特的模拟信号与整数比特的数字信号在本结构中无法进行数字化交换，因此，无法使用动态组件匹配技术。为了在不使用动态组件匹配技术的条件下消除非单调的频率增益，本发明重新安排图4所示的多个可变电容C的连接。所有可变电容C共享模拟低通滤波器440，并且低通滤波器440通过边缘检测信号动态耦接于该多个可变电容C中的一个，以降低成本并减少低通滤波器440中的电阻的热噪声引发的相位噪声。边缘检测器430检测该热码的暂态比特并决定耦接于模拟低通滤波器440的可变电容应为何者，其中，该决定的可变电容将充当数控振荡器450的分数比特。热码译码器420用以于该整数比特被触变时保证电容的单调性。
由于当分数码上溢(overflow)或下溢(underflow)时，数字三角积分调制器410的输出信号的分数比特关闭或打开以作为该整数比特，因此电容是不连续的。维持数控振荡器的单调性以消除增加噪声与杂散的可能性，其中，该噪声与杂散的增加是由于该数控振荡器的非单调的频率增益所引发的正反馈所引发的。
在0.13um的CMOS技术中采用了硅原型。图6为应用和未应用本发明所提出的杂散减少技术而分别得到的已测相位噪声的示意图。如图6所示，即使当应用高阶数字低通滤波器与数字算法(如相位抵消算法)时，仍然存在分数杂散。当应用本发明提出的技术时，分数杂散小于相位噪声基底(noise floor)，这暗示减少了大于9dB的杂散。无论是否应用本发明的杂散减少技术，400KHz的噪声基底为输出信号。这意味着用于传统数控振荡器中的频率抖动真正减少了相位噪声，但却未消除分数杂散。与传统数控振荡器相比，用于实施无源低通滤波器及MOS切换器所需的额外硅区域仅为0.02mm2。
图7所示为根据本发明的一实施例的减少全数字锁相环中的分数杂散的方法流程图。该方法包含对整数比特信号执行三角积分调制并产生数字输出信号(步骤710)，将该数字输出信号转换为模拟控制信号(步骤720)，以及根据该模拟控制信号控制数控振荡器的输出频率(步骤730)。
本发明提供了一种减少杂散的技术，通过提高数控振荡器的短期频率分辨率来消除分数杂散。该技术的实现，仅需增加一个或多个简单模拟低通滤波器以及重新安排传统全数字锁相环所用的数控振荡器中的切换器。
上述的实施例仅用来例举本发明的实施方式，以及阐释本发明的技术特征，并非用来限制本发明的范畴。任何熟悉此技术者可轻易完成的改变或均等性的安排均属于本发明所主张的范围，本发明的权利范围应以权利要求为准。

Claims (5)

1.一种混合模式锁相环，其特征在于，该混合模式锁相环包含：
数字三角积分调制器，用以接收分数比特信号并产生第一输出信号；
低通滤波器，耦接于该数字三角积分调制器，该低通滤波器接收该第一输出信号，并将该第一输出信号转换为模拟控制信号；
数控振荡器，动态耦接于该低通滤波器并接收该模拟控制信号，该数控振荡器包括至少一个可变电容，该至少一个可变电容中的每一个动态耦接于该低通滤波器，以及该至少一个可变电容中的每一个通过传输门接收该模拟控制信号。
2.如权利要求1所述的混合模式锁相环，其特征在于，该至少一个可变电容中的每一个耦接于热码译码器，其中该热码译码器用以接收整数比特信号。
3.如权利要求2所述的混合模式锁相环，其特征在于，该热码译码器通过边缘检测器耦接于该数控振荡器，以及该至少一个可变电容根据该热码译码器产生的第二输出信号确定是否耦接于该低通滤波器。
4.如权利要求3所述的混合模式锁相环，其特征在于，该边缘检测器包含异或门，该异或门用以连续接收来自该第二输出信号的每两个相邻的比特。
5.如权利要求4所述的混合模式锁相环，其特征在于，该传输门由该边缘检测器中相应的异或门来控制。
CN2009101483200A 2009-03-16 2009-06-15 混合模式锁相环 Active CN101841326B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210190845.2A CN102694547B (zh) 2009-03-16 2009-06-15 振荡电路以及产生振荡信号的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/404,384 US8031025B2 (en) 2009-03-16 2009-03-16 Mixed-mode PLL
US12/404,384 2009-03-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210190845.2A Division CN102694547B (zh) 2009-03-16 2009-06-15 振荡电路以及产生振荡信号的方法

Publications (2)

Publication Number Publication Date
CN101841326A CN101841326A (zh) 2010-09-22
CN101841326B true CN101841326B (zh) 2012-07-18

Family

ID=42730207

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210190845.2A Active CN102694547B (zh) 2009-03-16 2009-06-15 振荡电路以及产生振荡信号的方法
CN2009101483200A Active CN101841326B (zh) 2009-03-16 2009-06-15 混合模式锁相环

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210190845.2A Active CN102694547B (zh) 2009-03-16 2009-06-15 振荡电路以及产生振荡信号的方法

Country Status (3)

Country Link
US (2) US8031025B2 (zh)
CN (2) CN102694547B (zh)
TW (1) TWI387207B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8031025B2 (en) * 2009-03-16 2011-10-04 Mediatek Inc. Mixed-mode PLL
US9344100B2 (en) 2010-10-05 2016-05-17 Qualcomm Incorporated Reconfigurable local oscillator for optimal noise performance in a multi-standard transceiver
JP6226127B2 (ja) 2013-10-30 2017-11-08 セイコーエプソン株式会社 発振回路、発振器、発振器の製造方法、電子機器及び移動体
JP2015088876A (ja) 2013-10-30 2015-05-07 セイコーエプソン株式会社 振動素子、振動子、電子デバイス、電子機器及び移動体
JP2015088931A (ja) 2013-10-30 2015-05-07 セイコーエプソン株式会社 発振回路、発振器、発振器の製造方法、電子機器及び移動体
JP2015088930A (ja) 2013-10-30 2015-05-07 セイコーエプソン株式会社 発振回路、発振器、発振器の製造方法、電子機器及び移動体
JP6206664B2 (ja) * 2013-10-30 2017-10-04 セイコーエプソン株式会社 発振回路、発振器、発振器の製造方法、電子機器及び移動体
US9356606B2 (en) * 2014-07-23 2016-05-31 Silicon Laboratories Inc. Clock generator using free-running oscillator and method therefor
US9300305B1 (en) * 2014-12-02 2016-03-29 Mediatek Inc. Frequency synthesizer and related method for improving power efficiency
US9484936B2 (en) * 2015-02-25 2016-11-01 Freescale Semiconductor, Inc. Phase locked loop having fractional VCO modulation
CN104796139B (zh) * 2015-04-22 2017-12-26 西安电子科技大学 一种快速频率稳定压控振荡器
CN106059534B (zh) * 2016-06-15 2018-09-21 电子科技大学 一种用于能量采集系统的cmos振荡器
CN109818611B (zh) * 2018-12-27 2020-12-01 西安电子科技大学 一种应用于全数字锁相环的数字控制振荡器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1968019A (zh) * 2005-11-16 2007-05-23 弥亚微电子（上海）有限公司 一种用于市电精确检测的全数字锁相环路
US7352297B1 (en) * 2007-02-09 2008-04-01 International Business Machines Corporation Method and apparatus for efficient implementation of digital filter with thermometer-code-like output

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208211B1 (en) * 1999-09-24 2001-03-27 Motorola Inc. Low jitter phase locked loop having a sigma delta modulator and a method thereof
US6606004B2 (en) * 2000-04-20 2003-08-12 Texas Instruments Incorporated System and method for time dithering a digitally-controlled oscillator tuning input
US6636122B2 (en) * 2001-10-09 2003-10-21 Zilog, Inc. Analog frequency locked loop with digital oversampling feedback control and filter
US7091795B1 (en) * 2001-10-09 2006-08-15 Zilog, Inc. Modulating ramp angle in a digital frequency locked loop
US7046098B2 (en) * 2001-11-27 2006-05-16 Texas Instruments Incorporated All-digital frequency synthesis with capacitive re-introduction of dithered tuning information
JP2007142791A (ja) * 2005-11-18 2007-06-07 Neuro Solution Corp 周波数シンセサイザ
US7605664B2 (en) * 2006-01-19 2009-10-20 Texas Instruments Deutschland Gmbh All digital phase locked loop system and method
DE102006011285B4 (de) * 2006-03-10 2019-09-05 Intel Deutschland Gmbh Schwingkreisanordnung mit digitaler Steuerung, Verfahren zur Erzeugung eines Schwingungssignals und digitaler Phasenregelkreis mit der Schwingkreisanordnung
WO2008107736A1 (en) * 2007-03-02 2008-09-12 Freescale Semiconductor, Inc. Wireless communication unit, integrated circuit comprising a voltage controlled oscillator and method of operation therefor
US8045670B2 (en) * 2007-06-22 2011-10-25 Texas Instruments Incorporated Interpolative all-digital phase locked loop
US7692500B1 (en) * 2007-07-19 2010-04-06 Marvell International, Ltd. Apparatus and methods for mixed analog-digital frequency synthesizing and modulation
US8193866B2 (en) * 2007-10-16 2012-06-05 Mediatek Inc. All-digital phase-locked loop
CN101483431B (zh) * 2008-01-07 2012-10-03 联发科技股份有限公司 混合模式锁相回路与线性相位修正单元
US20090243740A1 (en) * 2008-03-27 2009-10-01 Ahmadreza Rofougaran Method and system for reduced jitter signal generation
US7750701B2 (en) * 2008-07-15 2010-07-06 International Business Machines Corporation Phase-locked loop circuits and methods implementing multiplexer circuit for fine tuning control of digitally controlled oscillators
US7719369B2 (en) * 2008-09-17 2010-05-18 Texas Instruments Incorporated Sigma delta digital to analog converter with wide output range and improved linearity
US8031025B2 (en) * 2009-03-16 2011-10-04 Mediatek Inc. Mixed-mode PLL

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1968019A (zh) * 2005-11-16 2007-05-23 弥亚微电子（上海）有限公司 一种用于市电精确检测的全数字锁相环路
US7352297B1 (en) * 2007-02-09 2008-04-01 International Business Machines Corporation Method and apparatus for efficient implementation of digital filter with thermometer-code-like output

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Robert Bogdan Staszewski et al.ALL-Digital PLL and Transmitter for Mobile Phones.《SOLID-STATE CIRCUITS》.2005,第40卷(第12期),2470页第2列倒数第1段至第2473页第2列倒数第2段以及附图1至7. *

Also Published As

Publication number Publication date
US8502613B2 (en) 2013-08-06
CN101841326A (zh) 2010-09-22
US20110254635A1 (en) 2011-10-20
CN102694547A (zh) 2012-09-26
TW201036335A (en) 2010-10-01
US8031025B2 (en) 2011-10-04
US20100231310A1 (en) 2010-09-16
TWI387207B (zh) 2013-02-21
CN102694547B (zh) 2015-09-30

Similar Documents

Publication Publication Date Title
CN101841326B (zh) 混合模式锁相环
CN106209093B (zh) 一种全数字小数分频锁相环结构
US7262725B2 (en) Digital expander for generating multiple analog control signals particularly useful for controlling an oscillator
US6646581B1 (en) Digital-to-analog converter circuit incorporating hybrid sigma-delta modulator circuit
EP2853030B1 (en) Low power and compact area digital integrator for a digital phase detector
KR101681802B1 (ko) 위상 보간기
EP3146632B1 (en) Digital phase lock loop circuit including finite impulse response filtering to reduce aliasing of quantization noise
US20110267122A1 (en) All-digital clock data recovery device and transceiver implemented thereof
US8634509B2 (en) Synchronized clock phase interpolator
CN105119598A (zh) 数字锁相环电路及其方法
US7301406B2 (en) Method and system for calibrating input voltage of voltage controlled oscillator and digital interface used for calibrating input voltage
US10237725B2 (en) Receiver and corresponding process
US5931891A (en) Digital frequency synthesizer
US7720160B1 (en) Phase noise shaping using sigma delta modulation in a timing recovery unit
Lin et al. A 5-bit phase-interpolator-based fractional-N frequency divider for digital phase-locked loops
Sen et al. A low jitter digital loop CDR based 8–16 Gbps SerDes in 65 nm CMOS technology
US7994851B2 (en) PSK demodulator using time-to-digital converter
Kamath et al. A wide output range, mismatch tolerant Sigma Delta DAC for digital PLL in 90nm CMOS
CN102307048A (zh) 一种基于Pico RRU的时钟及其实现方法
CN116827336A (zh) 一种基于电压空间均值的小数分频采样锁相环
Jung Design of a low jitter digital PLL with low input frequency
CN103873052A (zh) 数值控制振荡器以及数字锁相回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant