CN101840905A - 集成电路器件、金属互连及其制造方法 - Google Patents
集成电路器件、金属互连及其制造方法 Download PDFInfo
- Publication number
- CN101840905A CN101840905A CN201010136542A CN201010136542A CN101840905A CN 101840905 A CN101840905 A CN 101840905A CN 201010136542 A CN201010136542 A CN 201010136542A CN 201010136542 A CN201010136542 A CN 201010136542A CN 101840905 A CN101840905 A CN 101840905A
- Authority
- CN
- China
- Prior art keywords
- metal
- space
- metal interconnected
- section
- cathode terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 title claims abstract description 115
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 115
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 230000000694 effects Effects 0.000 claims abstract description 60
- 239000004065 semiconductor Substances 0.000 claims description 26
- 238000001465 metallisation Methods 0.000 claims description 15
- 229920006395 saturated elastomer Polymers 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 230000006835 compression Effects 0.000 claims description 6
- 238000007906 compression Methods 0.000 claims description 6
- 238000005240 physical vapour deposition Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims 1
- 238000003860 storage Methods 0.000 description 18
- 238000013461 design Methods 0.000 description 17
- 239000004020 conductor Substances 0.000 description 16
- 230000004888 barrier function Effects 0.000 description 13
- 239000010949 copper Substances 0.000 description 8
- 230000010365 information processing Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000035508 accumulation Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000149 argon plasma sintering Methods 0.000 description 2
- 238000000418 atomic force spectrum Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910018565 CuAl Inorganic materials 0.000 description 1
- 229910016344 CuSi Inorganic materials 0.000 description 1
- 229910016347 CuSn Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种集成电路器件、金属互连及其制造方法。该金属互连包括：金属线，具有第一端和设置在第一端的相反侧的第二端；通孔，电连接到金属线；以及无活性段，从第一端延伸且包括空隙。减小拉应力以防止在通孔下方产生空隙。从而，基本防止了由于电致迁移引起的线损坏，由此改善了器件的电特性。
Description
技术领域
本发明涉及一种半导体器件的金属互连，更具体地，涉及一种具有改善的抗电致迁移(against electromigration)的可靠性的金属互连及制造金属互连的方法。
背景技术
为了制造大规模集成电路(LSI)半导体器件，形成抑制由半导体器件的尺寸缩小而引起的高电流密度的金属互连日益重要。也就是，随着半导体器件日益微型化，更多的晶体管集成在单位区域上，连接到晶体管的金属线的尺寸减小，从而流过金属线的电流密度增大。
随着电流密度增大，所以金属互连损坏的可能性会增大。特别地，金属互连的损坏可以由电致迁移(EM)引起。从而，需要具有抑制由电致迁移引起的损坏的改善结构的金属互连以及制造该金属互连的方法。
发明内容
本公开提供了具有改善的抗电致迁移的可靠性的金属互连以及制造该金属互连的方法。
本发明的实施例提供了半导体器件的金属互连，该金属互连包括：金属线，具有第一端和设置在第一端的相反侧的第二端；通孔(via)，电连接到金属线；以及无活性段(non-active segment)，从第一端延伸且包括空隙(void)。
在一些实施例中，电流可以通过通孔引入金属线，该电流可以从第二端流动到第一端，且该电流可以不在无活性段中流动。
在其它实施例中，无活性段可以具有宽度沿从第一端延伸的方向减小的尖锐形状。
在其它实施例中，无活性段可以具有与空隙的饱和长度相同的最小长度。
在其它实施例中，空隙可以设置在无活性段的端部中。
在其它实施例中，第二端可以包括倒圆段(rounded segment)。
在另一些实施例中，金属线可以包括活性段(active segment)，该活性段提供第一端与第二端之间的电流路径，无活性段可以在第一端处从活性段延伸。
在另一些实施例中，空隙可以具有饱和长度，该饱和长度与活性段的长度和流过活性段的电流密度中的至少之一成比例。
在本发明的其它实施例中，半导体器件的金属互连包括：活性段，具有阴极端和阳极端，且提供阴极端和阳极端之间的电流路径；无活性段，从阴极端延伸且不设置在电流路径中，并且包括空隙；以及通孔，电连接到阴极端。
在某些实施例中，无活性段可以具有宽度从阴极端到无活性段的端部减小的尖锐形状，且活性段的阳极端可以是倒圆的。
在其它实施例中，无活性段可以具有等于或大于空隙的饱和长度的长度。
在其它实施例中，电子可以通过通孔引入到阴极端，且电子可以从阴极端流动到阳极端。
在其它实施例中，拉应力可以在阴极端的位于通孔下方的区域中发展，且拉应力可以朝着无活性段减小且被空隙释放。
在其它实施例中，压应力可以在阳极端中发展，且产生抵消电子流动的背压(back pressure)。
在本发明构思的其它实施例中，半导体器件的金属互连包括：金属线，具有阴极端和阳极端；以及通孔，电连接到金属线，其中阴极端包括尖锐的延伸段，该尖锐的延伸段包括释放拉应力的空隙，该拉应力通过经由通孔引入金属线的电子的流动而产生在阴极端中，并且阳极端具有倒圆的形状。
在某些实施例中，延伸段可以被设置为没有电子的流动，且具有等于或大于空隙的饱和长度的长度。
在其它实施例中，通孔可以接触阴极端且与延伸段分隔开。
在本发明构思的其它实施例中，半导体器件的金属互连的制造方法包括：制备电介质；在电介质上设置掩模，该掩模包括在第一端中的阶式开口(cascade opening)以及在第二端中的四边形开口，该阶式开口宽度逐渐减小，该四边形开口具有一致的宽度；通过利用掩模的光学工艺部分去除电介质以形成沟槽，该沟槽具有第一边缘和通过四边形开口图案化的倒圆的第二边缘，该第一边缘具有通过阶式开口图案化的尖锐形状，该尖锐形状的宽度逐渐减小；以及用金属填充沟槽以形成金属线，该金属线包括空隙。
在某些实施例中，在金属线的形成过程中，第一边缘可以具有未完全被金属填充的相对小的开口区域，使得空隙形成在第一边缘中。
在其它实施例中，金属线的形成可以包括通过化学气相沉积、物理气相沉积和电镀之一在沟槽中形成金属层。
附图说明
图1是示出与本发明实施例相关的电致迁移(EM)的截面图；
图2A和2B是示出与本发明实施例相关的其中由电致迁移产生空隙的金属互连的截面图；
图3是示出根据本发明构思的实施例的半导体器件的金属互连的透视图；
图4A到4C是示出根据本发明构思的实施例的空隙化工艺(voidingprocess)的截面图；
图5A到5D是示出图4A到4C的空隙化工艺的透视图；
图6A到6C是根据本发明构思的实施例示出根据半导体器件的金属互连是否包括无活性段和故意的空隙的特性的截面图；
图7A和7B是示出电致迁移测试期间的应力轮廓的曲线；
图8是示出根据本发明构思的实施例的半导体器件的金属互连的截面图；
图9A是示出包括根据本发明构思的实施例的金属互连的存储卡的框图；
图9B是示出包括具有根据本发明构思的实施例的金属互连的半导体器件的信息处理系统的框图。
具体实施方式
下面将参照附图更详细地描述本发明构思的示范性实施例。然而，本发明构思可以以不同的形式实施而不应被解释为限于在此阐述的实施例。相反，提供这些实施例是为了使本公开透彻和完整，并将本发明构思的范围充分传达给本领域技术人员。相同的附图标记始终指代相同的元件。
实施例
图1是示出与本发明实施例相关的电致迁移(EM)的截面图。
参照图1，当电流流到导体1时，电子e-沿着与电流的流动方向相反的方向迁移。例如，电子从导体1的一端(阴极)流动到另一端(阳极)。当大电流引起大量的电子e-迁移时，电致迁移会发生，其中电子e-与电子周围的金属原子2碰撞，使得金属原子2沿电子e-流动的方向迁移。也就是，电致迁移的驱动力可以是电子风(electron wind)。随着电流密度的增加，电致迁移发生的可能性会增加。
电致迁移引起金属原子2的流量差异(flux divergence)。当进入导体1的截面的流量大于离开导体1的截面的流量时，金属原子2被耗尽。相反，当进入导体1的截面的流量小于离开导体1的截面的流量时，金属原子2被累积。例如，金属原子2可以在电子风的上游(阴极)被耗尽，而金属原子2可以在电子风的下游(阳极)累积。拉应力可以在金属原子2被耗尽的区域中沿导体1的纵向方向逐渐形成，而压应力可以在金属原子2累积的区域中沿导体1的纵向方向逐渐形成。从而，应力梯度会沿导体1的纵向方向产生。
当拉应力充分增加时，在金属原子2被耗尽的阴极中产生空隙3。空隙3增加了导体1的阻抗。当拉应力进一步增加时，空隙3也进一步增大。当空隙3的尺寸达到导体1的宽度时，导体1会开路(open)。相似地，当压应力充分增加时，在金属原子2累积的阳极中产生突起4。导体1会通过突起4短接到相邻的导体。
当金属原子2进一步累积时，压应力施加从阳极到阴极的背压。当背压充分增加时，背压抵消了电致迁移的驱动力(电子风)。当电子风和背压平衡时，金属原子2不再迁移到阳极。因此，空隙3的生长停止，导体1达到所谓的稳定状态且具有恒定的阻抗值。
如以上所述，电致迁移是由电子风引起的金属原子的扩散。金属原子2可以在流量差异发生的区域中耗尽或累积。空隙3或突起4在金属原子2被耗尽或累积的区域中产生，从而使导体1短路或开路，这被称作电致迁移诱发故障。
图2A和2B是示出其中由电致迁移产生空隙的金属互连的截面图。
参照图2A和2B，金属互连10通常可以包括通过通孔12电连接的上互连11和下互连13。由电致迁移引起的空隙倾向于在不同材料的边界处产生。例如，当电子如图2A所示从上互连11向下互连13流动时，在通孔12下方的下互连13中产生空隙14的可能性较高。类似地，当电子如图2B所示从下互连13向上互连11流动时，在通孔12上方的上互连11中产生空隙14的可能性较高。
如图2A和2B所示，电流会沿下互连13和/或上互连11产生应力梯度。在通孔12被施加最大拉应力σmax的位置处，空隙14发生的可能性较高。随着最大拉应力σmax的增加，空隙14发生的可能性也增加。因而，降低下互连13和上互连11中邻近通孔12的位置处的最大拉应力σmax可以防止或最小化由电致迁移引起的金属互连10的损坏。
图3是示出根据本发明构思实施例的半导体器件的金属互连的透视图。
参照图3，金属互连100可以包括传输电信号的金属线130。金属线130可以由铝(Al)、铜(Cu)及其结合之一形成。当电流沿金属线130流动时，电子e-沿与电流的流动方向相反的方向流动，也就是，沿从阴极到阳极的方向流动。
金属线130的阴极端可以通过第一通孔120电连接到第一金属线110。金属线130的阳极端可以通过第二通孔122电连接到第二金属线112。第一金属线110和第二金属线112可以由铝(Al)、铜(Cu)及其结合之一形成。第一通孔120和第二通孔122可以由钨(W)形成。备选地，第一通孔120和第二通孔122可以由与第一金属线110和第二金属线112相同的金属或合金形成。
为了描述的方便，金属线130、第一金属线110、第一通孔120、第二金属线112和第二通孔122分别被称为下层线(lower line)、阴极线、阴极通孔、阳极线和阳极通孔。
下层线130可以包括其中有电流流动的活性段132以及其中没有电流的无活性段134。无活性段134可以从活性段132的阴极端延伸。无活性段134和活性段132可以具有相同的材料，但可以具有不同的形状。例如，无活性段134可以具有尖锐形状，其宽度小于活性段132的宽度且逐渐减小。无活性段134可以包括故意地形成在其中的空隙140。空隙140可以设置在无活性段134的一端。活性段132的阳极端可以包括倒圆段136。
在无活性段134中故意形成空隙140的空隙化工艺可以如下。
图4A到4C是示出根据本发明构思的实施例的空隙化工艺的截面图。
图5A到5D是示出空隙化工艺的透视图。
参照图4A和5A，可以制备掩模500，该掩模500具有形成下层线310所需的开口510。开口510可以包括：第一开口514，用于形成具有从下层线130的阴极端延伸的尖锐形状的无活性段134；以及第二开口516，用于形成倒圆段136。例如，第一开口514可以具有其中宽度逐渐减小的台阶或阶式形状(stair or cascade shape)，第二开口516可以具有四边形形状，其中宽度W大致恒定。金属镶嵌(damascene)图案可以通过利用掩模500的光工艺形成。
参照图4B和5B，沟槽610可以利用掩模500通过蚀刻工艺和光工艺图案化电介质600而形成。例如，沟槽610可以通过在电介质600上施加光致抗蚀剂、利用掩模500实施显影工艺以形成光致抗蚀剂图案、然后通过利用光致抗蚀剂图案作为蚀刻掩膜的蚀刻工艺部分去除电介质600而形成。例如，沟槽610可以通过在光工艺中光散射穿过掩模500的阶式形状的第一开口514而具有尖锐边缘614，并通过光散射穿过四边形形状的第二开口516而具有倒圆的边缘616。
沟槽610可以用金属层700填充，金属层700可以通过诸如物理气相沉积(PVD)、化学气相沉积(CVD)和电镀(EP)的金属沉积工艺来形成。当形成金属层700时，具有相对小的敞开区域的尖锐边缘614可以不被金属原子完全填充。尖锐边缘614的狭窄开口增加了在形成金属层700时发生悬垂的可能性。从而，尖锐边缘614可以不被金属原子完全填充。与此不同地，由于倒圆的边缘616具有比尖锐边缘614大的敞开区域，所以倒圆的边缘616可以被金属原子完全填充。形成在电介质600上的金属层700可以例如通过化学机械抛光(CMP)被选择性地去除。
参照图4C、5C和5D，电介质600被去除以形成具有从活性段132的阴极端延伸的尖锐形状的无活性段134，以及包括在活性段132阳极端的倒圆段136的下层线130。即使当交流电(AC)流过下层线130时，净电流也沿一方向流动。因此，可以在下层线130中确定阴极和阳极而不管流过下层线130的电流是直流还是交流。此外，无活性段134可以形成在阴极端，倒圆段136可以形成在阳极端。
由于尖锐边缘614如上所述没有被金属原子完全填充，所以空隙140可以形成在无活性段134中。由于倒圆段136被金属原子完全填充，所以空隙140不会形成在倒圆段136中。空隙140可以大致形成在无活性段134的端部。特别地，如图5C所示，空隙140可以形成在无活性段134的端部的上部。备选地，如图5D所示，空隙140可以形成在无活性段134的端部的下部。
再次参照图3，无活性段134的长度可以等于或者大于空隙140的饱和长度l。空隙140的饱和长度l可以由公式(1)和公式(2)确定。无活性段134的长度可以随活性段132的长度d以及电流密度j而改变。公式(1)和公式(2)可以用于确定无活性段134的长度。
其中z*表示有效电荷数量，ρ表示电阻率，j表示电流密度，e表示基本电子电荷，B表示有效模量，Ω表示原子体积。
根据公式(1)和公式(2)，空隙140的饱和长度l(也就是，无活性段134的最小长度)可以由电流密度j和活性段132的长度d来确定。无活性段134的最小长度l与电流密度j成比例。因而，当无活性段134的长度增加时，电流密度j也增加，也就是，电流量增加。当无活性段134的长度等于或者大于空隙140的饱和长度l时，可以基本防止由电致迁移引起的下层线130的损坏，这将参照图6C进行描述。
图6A到6C是根据本发明构思的实施例示出根据半导体器件的金属互连是否包括无活性段和故意的空隙的特性的截面图。图7A和7B是示出电致迁移测试期间的应力轮廓的曲线图。在图7A中，当应力σ为正时，其表示拉应力；当应力σ为负时，其表示压应力。
参照图6A，下层线130包括活性段132，但不包括无活性段134。活性段132可以包括在阳极端的倒圆段136。下层线130的其余部分可以类似于之前的实施例。当电子从阴极通过下层线130向阳极流动时，最大拉应力σmax可以施加到垂直设置在第一通孔120下方的点P。参照图6A和7A，因为不包括无活性段134和故意的空隙140的情况A中的拉应力σ大于提供有无活性段134和故意的空隙140的情况B和C中的拉应力σ，所以在情况A中产生空隙且空隙的尺寸会增加。在活性段132的阴极端L0中的拉应力σ大致等于最大拉应力σmax。参照图7B，在点P处的最大拉应力σmax随着时间的逝去而逐渐增大，这便意味着在点P处产生空隙的可能性非常高。
参照图6B，提供情况B，在情况B中下层线130在阴极处包括无活性段134，但是在无活性段134中不包括故意的空隙140。参照图6B和7A，由于情况B中提供有无活性段134，所以情况B中的拉应力σ略微小于图6A的情况A中的拉应力σ，这意味着空隙产生的可能性降低。然而，参照图7B，情况B的在点P处的最大拉应力σmax随着时间的逝去而逐渐增大，这意味着在点P处产生空隙的可能性非常高。因而，无活性段134中不包括故意的空隙140的情况B可以具有与情况A实质相同的特性。甚至在情况B中，在活性段132的阴极端L0处的拉应力σ大致等于最大拉应力σmax。
图6C是根据当前实施例的情况C，其中下层线130在阴极处包括无活性段134，而且空隙140故意地形成在无活性段134中。参照图6C和7A，与图6A的情况A及图6B的情况B相比，图6C的情况C中的拉应力σ在活性段132的阴极端L0处朝着无活性段134极大地减小。因而，拉应力σ在无活性段134的端部处(也就是，设置空隙140的部分处)大致接近于零。与情况A和B相比，这可能意味着在情况C中在点P处几乎不产生空隙。认为拉应力σ的这种大的降低是由于空隙140释放了拉应力σ。参照图7B，情况C的在点P处的最大拉应力σmax仅略微增加，因此随时间的逝去其大致恒定。因此，可以认为空隙在点P处几乎不发生。基于参照图7A和7B的以上考虑，当无活性段134的长度等于或者大于空隙140的饱和长度时，根据当前实施例的情况C可以抵抗由于电致迁移引起的损坏。
图8是示出根据实施例的半导体器件的金属互连200的截面图。
参照图8，金属互连200可以包括围绕下层线130的下表面和侧表面的阻挡层145。当下层线130由铜(Cu)和含铜(Cu)的合金(诸如，CuSn、CuTi、CuZr、CuSi以及CuAl)之一形成时，阻挡层145可以防止铜(Cu)的扩散。阻挡层145可以通过沉积Ti、TiN、Ta、TaN及其结合之一而形成。
金属互连200还可以包括电介质150，电介质150覆盖下层线130的上表面的不与第一通孔120和第二通孔122接触的部分。电介质150可以通过沉积SiN、Si3N4、SiON、SiO2及其结合之一而形成。阻挡层160可以设置在第一通孔120的侧表面以及第一通孔120的接触下层线130的下表面至少之一上。阻挡层162可以设置在第二通孔122的侧表面以及第二通孔122的下表面至少之一上。阻挡层160和阻挡层162的材料可以类似于阻挡层145的材料或者与阻挡层145的材料相同。
阻挡层170可以设置在阴极线110的上表面和下表面上，阻挡层172可以设置在阳极线112的上表面和下表面上。阻挡层170和172的材料可以与阻挡层145的材料类似或相同。由于当前实施例的其它部分与图3所示的相同，所以将省略对其的描述。
应用
图9A是示出包括根据本发明构思的实施例的金属互连的存储卡的框图。
参照图9A，包括该金属互连的半导体存储器1210可以应用于存储卡1200。例如，存储卡1200可以包括控制主机(host)和存储器1210之间的各种数据的存储控制器1220。静态随机存取存储器(SRAM)1221可以用作中央处理器(CPU)1222的工作存储器。主机接口1223可以包括连接到存储卡1200的主机的数据交换协议。错误校正码1224可以检测并校正从存储器1210读取的数据的错误。存储器接口1225用作存储器1210的接口。中央处理器1222执行存储控制器1220的各种控制操作以交换数据。
图9B是示出包括具有根据本发明构思的实施例的金属互连的半导体器件的信息处理系统1300的框图。
参照图9B，信息处理系统1300可以包括存储系统1310，存储系统1310包括具有该金属互连的半导体器件。信息处理系统1300可以包括移动器件或者计算机。例如，信息处理系统1300可以包括电连接到系统总线1360的调制解调器1320、中央处理器1330、RAM 1340以及用户接口1350，存储系统1310也电连接到系统总线1360。存储系统1310可以包括存储器1311和存储控制器1312，且具有与图9A的存储卡1200基本相同的构造。
存储系统1310可以存储由中央处理单元1330处理的数据或者存储从外部输入的数据。信息处理系统1300可以提供为存储卡、固态盘(SSD)、照相机图像传感器以及应用芯片组。例如，存储系统1310可以被构造为SSD。在这种情况下，信息处理系统1300将大量数据稳定可靠地存储在存储系统1310中。
根据实施例，无活性段形成在金属线的阴极处，并且空隙故意地形成在无活性段中以减小拉应力，从而防止在通孔下方产生空隙。因此，基本防止了由于电致迁移引起的线损坏，从而改善了器件的电特性以及使用寿命。
根据实施例的金属互连及制造该金属互连的方法可以应用于半导体器件以及制造半导体器件的半导体工业。根据实施例的金属互连及制造该金属互连的方法可以广泛地应用于制造采用半导体器件的电子装置的工业中。
以上公开的主题应被认为是说明性的，而不是限制性的，权利要求书旨在覆盖落在本发明构思的实质精神和范围内的所有这样的修改、增强和其它实施例。因此，为了法律所允许的最大范围，本发明构思的范围将由权利要求书及其等同物的最宽的可允许解释而确定，且不应受以上详细描述的约束或限制。
本申请要求于2009年3月12日提交的韩国专利申请No.10-2009-0021320的优先权，其全部内容通过引用的方式结合于此。
Claims (24)
1.一种集成电路器件，包括：
基板上的电互连结构，所述电互连结构包括：
下金属化图案，具有第一端；
上金属化图案，与所述下金属化图案交叠；以及
导电通孔，从所述上金属化图案的下表面垂直延伸到所述下金属化图案的上表面上的第一接触区域；并且
其中所述下金属化图案的所述第一端通过所述下金属化图案的无电活性部分与所述第一接触区域分隔开，所述下金属化图案的所述无电活性部分成形为具有侧壁，该侧壁渐缩为在所述第一端处的一点，使得当沿从所述第一接触区域延伸到所述第一端处的所述点的方向观察时，所述下金属化图案具有变窄的截面。
2.根据权利要求1所述的集成电路器件，其中所述下金属化图案的所述无电活性部分的渐缩的所述侧壁具有阶梯形状。
3.根据权利要求1所述的集成电路器件，其中在所述第一端处的所述点是尖箭头形的点。
4.根据权利要求1所述的集成电路器件，其中所述无电活性部分从所述第一接触区域延伸到所述点的长度大于所述下金属化图案的电活性部分的宽度。
5.一种半导体器件的金属互连，所述金属互连包括：
金属线，具有第一端以及设置在所述第一端的相反侧的第二端；
通孔，电连接到所述金属线；以及
无活性段，从所述第一端延伸且包括空隙。
6.根据权利要求5所述的金属互连，其中电流通过所述通孔引入所述金属线，该电流从所述第二端流动到所述第一端，且该电流不在所述无活性段中流动。
7.根据权利要求5所述的金属互连，其中所述无活性段具有宽度沿从所述第一端延伸的方向减小的尖锐形状。
8.根据权利要求5所述的金属互连，其中所述无活性段具有与所述空隙的饱和长度相同的最小长度。
9.根据权利要求5所述的金属互连，其中所述空隙设置在所述无活性段的端部中。
10.根据权利要求5所述的金属互连，其中所述第二端包括倒圆段。
11.根据权利要求5所述的金属互连，其中所述金属线包括活性段，该活性段提供所述第一端与所述第二端之间的电流路径，并且所述无活性段在所述第一端处从所述活性段延伸。
12.根据权利要求11所述的金属互连，其中所述空隙具有饱和长度，该饱和长度与所述活性段的长度和流过所述活性段的电流的密度的至少之一成比例。
13.一种半导体器件的金属互连，所述金属互连包括：
活性段，具有阴极端和阳极端，且提供所述阴极端与所述阳极端之间的电流路径；
无活性段，不提供电流路径，从所述阴极端延伸且包括空隙；以及
通孔，电连接到所述阴极端。
14.根据权利要求13所述的金属互连，其中所述无活性段具有宽度从所述阴极端到所述无活性段的端部减小的尖锐形状，且所述活性段的所述阳极端是倒圆的。
15.根据权利要求13所述的金属互连，其中所述无活性段具有等于或大于所述空隙的饱和长度的长度。
16.根据权利要求13所述的金属互连，其中电子通过所述通孔引入到所述阴极端，且该电子从所述阴极端流动到所述阳极端。
17.根据权利要求16所述的金属互连，其中拉应力在所述阴极端的位于所述通孔下方的区域中发展，且所述拉应力朝着所述无活性段减小且被所述空隙释放。
18.根据权利要求16所述的金属互连，其中压应力在所述阳极端中发展，且产生抵消电子流动的背压。
19.一种半导体器件的金属互连，所述金属互连包括：
金属线，具有阴极端和阳极端；以及
通孔，电连接到所述金属线，
其中所述阴极端包括尖锐的延伸段，
该尖锐的延伸段包括释放拉应力的空隙，该拉应力通过经由所述通孔引入所述金属线的电子的流动而在所述阴极端中产生，并且
所述阳极端具有倒圆的形状。
20.根据权利要求19所述的金属互连，其中所述延伸段不提供所述电子的流动路径，且具有等于或大于所述空隙的饱和长度的长度。
21.根据权利要求19所述的金属互连，其中所述通孔接触所述阴极端，且与所述延伸段间隔开。
22.一种制造半导体器件的金属互连的方法，所述方法包括：
提供电介质；
在所述电介质上设置掩模，该掩模包括在第一端中的阶式开口以及在第二端中的四边形开口，该阶式开口的宽度逐渐减小，该四边形开口具有一致的宽度；
通过利用所述掩模的光工艺部分地去除所述电介质以形成沟槽，该沟槽具有第一边缘和通过所述四边形开口图案化的倒圆的第二边缘，该第一边缘具有通过所述阶式开口图案化的尖锐形状，尖锐的边缘的宽度逐渐减小；以及
用金属填充所述沟槽以形成包括空隙的金属线。
23.根据权利要求22所述的方法，其中在形成所述金属线的过程中，所述第一边缘具有未完全被所述金属填充的相对小的开口区域，使得所述空隙形成在所述第一边缘中。
24.根据权利要求23所述的方法，其中形成所述金属线包括通过化学气相沉积、物理气相沉积和电镀之一在所述沟槽中形成金属层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090021320A KR101557102B1 (ko) | 2009-03-12 | 2009-03-12 | 반도체 소자의 금속 연결배선 |
| KR21320/09 | 2009-03-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101840905A true CN101840905A (zh) | 2010-09-22 |
| CN101840905B CN101840905B (zh) | 2015-09-02 |
Family
ID=42730014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010136542.3A Active CN101840905B (zh) | 2009-03-12 | 2010-03-12 | 集成电路器件、金属互连及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8319348B2 (zh) |
| KR (1) | KR101557102B1 (zh) |
| CN (1) | CN101840905B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104183569A (zh) * | 2013-05-22 | 2014-12-03 | 国际商业机器公司 | 集成突触元件的结构和方法 |
| CN105762110A (zh) * | 2014-12-26 | 2016-07-13 | 台湾积体电路制造股份有限公司 | 具有使用不同互连层耦合的未对准金属线的互连结构、半导体芯片及布局 |
| CN107039399A (zh) * | 2015-11-16 | 2017-08-11 | 台湾积体电路制造股份有限公司 | 有源原子供应源和具有其的集成电路 |
| CN108695314A (zh) * | 2017-04-05 | 2018-10-23 | 三星电子株式会社 | 集成电路及其制造方法以及集成电路的导电层 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9034664B2 (en) | 2012-05-16 | 2015-05-19 | International Business Machines Corporation | Method to resolve hollow metal defects in interconnects |
| US9455220B2 (en) * | 2014-05-31 | 2016-09-27 | Freescale Semiconductor, Inc. | Apparatus and method for placing stressors on interconnects within an integrated circuit device to manage electromigration failures |
| US9466569B2 (en) | 2014-11-12 | 2016-10-11 | Freescale Semiconductor, Inc. | Though-substrate vias (TSVs) and method therefor |
| US10950540B2 (en) | 2015-11-16 | 2021-03-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Enhancing integrated circuit density with active atomic reservoir |
| US9929087B2 (en) * | 2015-11-16 | 2018-03-27 | Taiwan Semiconductor Manufacturing Co., Ltd | Enhancing integrated circuit density with active atomic reservoir |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5614764A (en) * | 1995-01-13 | 1997-03-25 | Intel Corporation | Endcap reservoir to reduce electromigration |
| US6717268B2 (en) * | 2001-11-13 | 2004-04-06 | Intel Corporation | Electromigration-reliability improvement of dual damascene interconnects |
| US20040173803A1 (en) * | 2003-03-05 | 2004-09-09 | Advanced Micro Devices, Inc. | Interconnect structure having improved stress migration reliability |
| US20050082677A1 (en) * | 2003-10-15 | 2005-04-21 | Su-Chen Fan | Interconnect structure for integrated circuits |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6579795B1 (en) | 2002-04-02 | 2003-06-17 | Intel Corporation | Method of making a semiconductor device that has copper damascene interconnects with enhanced electromigration reliability |
| JP4611602B2 (ja) | 2002-05-29 | 2011-01-12 | ルネサスエレクトロニクス株式会社 | 配線設計方法 |
| US7288462B2 (en) | 2004-10-27 | 2007-10-30 | Carleton Life Support Systems, Inc. | Buffer zone for the prevention of metal migration |
| KR100664870B1 (ko) | 2005-07-11 | 2007-01-03 | 동부일렉트로닉스 주식회사 | 저저항 구리배선 및 그 형성 방법 |
| US7550385B2 (en) | 2005-09-30 | 2009-06-23 | Intel Corporation | Amine-free deposition of metal-nitride films |
| JP2008066567A (ja) | 2006-09-08 | 2008-03-21 | Ricoh Co Ltd | 配線パターンとこれを用いた電子素子、有機半導体素子、積層配線パターンおよび積層配線基板 |
-
2009
- 2009-03-12 KR KR1020090021320A patent/KR101557102B1/ko active IP Right Grant
-
2010
- 2010-03-12 US US12/722,643 patent/US8319348B2/en active Active
- 2010-03-12 CN CN201010136542.3A patent/CN101840905B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5614764A (en) * | 1995-01-13 | 1997-03-25 | Intel Corporation | Endcap reservoir to reduce electromigration |
| US6717268B2 (en) * | 2001-11-13 | 2004-04-06 | Intel Corporation | Electromigration-reliability improvement of dual damascene interconnects |
| US20040173803A1 (en) * | 2003-03-05 | 2004-09-09 | Advanced Micro Devices, Inc. | Interconnect structure having improved stress migration reliability |
| US20050082677A1 (en) * | 2003-10-15 | 2005-04-21 | Su-Chen Fan | Interconnect structure for integrated circuits |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104183569A (zh) * | 2013-05-22 | 2014-12-03 | 国际商业机器公司 | 集成突触元件的结构和方法 |
| CN104183569B (zh) * | 2013-05-22 | 2017-04-12 | 国际商业机器公司 | 集成突触元件的结构和方法 |
| CN105762110A (zh) * | 2014-12-26 | 2016-07-13 | 台湾积体电路制造股份有限公司 | 具有使用不同互连层耦合的未对准金属线的互连结构、半导体芯片及布局 |
| CN105762110B (zh) * | 2014-12-26 | 2019-06-21 | 台湾积体电路制造股份有限公司 | 具有使用不同互连层耦合的未对准金属线的互连结构、半导体芯片及布局 |
| CN107039399A (zh) * | 2015-11-16 | 2017-08-11 | 台湾积体电路制造股份有限公司 | 有源原子供应源和具有其的集成电路 |
| CN107039399B (zh) * | 2015-11-16 | 2019-08-02 | 台湾积体电路制造股份有限公司 | 有源原子供应源和具有其的集成电路 |
| CN108695314A (zh) * | 2017-04-05 | 2018-10-23 | 三星电子株式会社 | 集成电路及其制造方法以及集成电路的导电层 |
| CN108695314B (zh) * | 2017-04-05 | 2023-12-12 | 三星电子株式会社 | 集成电路及其制造方法以及集成电路的导电层 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100230824A1 (en) | 2010-09-16 |
| CN101840905B (zh) | 2015-09-02 |
| US8319348B2 (en) | 2012-11-27 |
| KR20100102981A (ko) | 2010-09-27 |
| KR101557102B1 (ko) | 2015-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101840905B (zh) | 集成电路器件、金属互连及其制造方法 | |
| TWI473231B (zh) | 具有改良電遷移特徵之積體電路之互連結構 | |
| US8232646B2 (en) | Interconnect structure for integrated circuits having enhanced electromigration resistance | |
| JP2860258B2 (ja) | 相互接続配線の形成方法 | |
| CN103222052B (zh) | 金属电熔断器的结构 | |
| US7301236B2 (en) | Increasing electromigration lifetime and current density in IC using vertically upwardly extending dummy via | |
| CN100423247C (zh) | 一种使对焊料凸点的电迁移损坏最小化的布线设计 | |
| US6191481B1 (en) | Electromigration impeding composite metallization lines and methods for making the same | |
| US6489684B1 (en) | Reduction of electromigration in dual damascene connector | |
| US20010001427A1 (en) | Electrical interconnect structure and method of forming electrical interconnects having electromigration-inhibiting segments | |
| US20080169569A1 (en) | Bonding pad of semiconductor integrated circuit, method for manufacturing the bonding pad, semiconductor integrated circuit, and electronic device | |
| JP5040035B2 (ja) | 融合金属層を使用しているオン抵抗の低い電力用ｆｅｔ | |
| US9406560B2 (en) | Selective local metal cap layer formation for improved electromigration behavior | |
| US20090012747A1 (en) | Multiple Line Width Electromigration Test Structure and Method | |
| KR100528743B1 (ko) | 집적 회로 구조체 및 집적 회로 구조체를 마련하는 공정 | |
| US9431293B2 (en) | Selective local metal cap layer formation for improved electromigration behavior | |
| US8122405B2 (en) | Delay adjusting method and LSI that uses air-gap wiring | |
| US6818996B2 (en) | Multi-level redistribution layer traces for reducing current crowding in flipchip solder bumps | |
| US8860147B2 (en) | Semiconductor interconnect | |
| US7436040B2 (en) | Method and apparatus for diverting void diffusion in integrated circuit conductors | |
| US20090302477A1 (en) | Integrated circuit with embedded contacts | |
| US20160240437A1 (en) | Reduced height m1 metal lines for local on-chip routing | |
| US20100133690A1 (en) | Semiconductor device | |
| US8278758B1 (en) | Multilevel reservoirs for integrated circuit interconnects | |
| CN108305867B (zh) | 半导体装置的电熔丝结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |