CN101830430A - 一种大面积、高度均匀有序量子点阵列制造方法 - Google Patents

Abstract

本发明涉及一种大面积、高度均匀有序量子点阵列制造方法。其方法为：它采用软紫外纳米压印光刻UV-NIL和感应耦合等离子体刻蚀ICP工艺在衬底上制备出纳米孔图形阵列；以制备的图形化衬底为模板，使用金属有机化学气相沉积系统MOCVD自组织生长量子点。本发明实现了大面积、高度均匀有序量子点阵列的低成本、一致性和批量化制备，可应用于量子点激光器、量子点存储器、量子点太阳能电池、量子点LED、单光子发射器等器件的制造。

Description

一种大面积、高度均匀有序量子点阵列制造方法

技术领域

本发明属于纳米材料和结构制备与应用技术领域中的半导体量子点阵列制造方法，尤其涉及一种自组织高度生长均匀有序、位置可控的大面积、高度均匀有序量子点阵列制造方法，属纳米材料和结构制备与应用技术领域。

背景技术

以半导体量子点（Quantumdot,QD）为代表的半导体纳米结构在光电子、纳电子和量子器件等领域有非常广泛的应用前景，制作尺寸均匀、空间有序和位置可控的量子点及其量子点阵列(Quantumdotarrays,QDAs)，是实现许多高性能量子点器件（诸如量子点激光器、量子点存储器、量子点太阳能电池、量子点LED、单光子发射器、量子点红外探测器等）以及量子计算等研究的基础和关键。例如，量子点激光器的研制在近几年内取得了长足进步，已经向传统半导体激光器开始了强有力的挑战，但其性能与理论预测相比仍有较大的差距。其中一个关键问题就是目前尚无法在纳米尺度上精确地控制量子点的尺寸、位置及其均匀性，制备出高度均匀有序的量子点阵列。虽然量子点的材料增益很大，但由于尺寸分布的不均匀性，使量子点发光峰非均匀展宽，发光峰半宽比较宽，远大于量子阱材料。实际上只有很少一部分量子点对激光器的发光有贡献，限制了光增益，影响了激光器激射阈值的进一步降低。量子点太阳能电池（第三代太阳能电池）是目前最新、最尖端的太阳能电池之一，大面积、均匀有序量子点阵列制备是实现量子点太阳能电池的核心技术，并对于进一步提高其光电转换效率起到极为重要的作用。在信息处理的应用中，如单电子晶体管和量子自动原胞机等概念器件中，除了要求尺寸和形状一致的空间有序的量子点阵列以外，甚至需要对量子点的位置实现精确控制。因此，如何制造出尺寸均匀一致、高度有序和位置可控的量子点阵列纳米结构，对进一步提高量子点器件性能以及突破制约量子点器件实用化的技术瓶颈具有非常重要的现实意义。

目前量子点的制备方法主要有应变自组装、化学合成法、离子注入法、VLS技术(气-液-固相生长)、层状异质结构生长和微细加工相结合等方法。其中S-K（Stranski-Krastnow）模式下的自组装生长工艺是目前制作QDs最主要也是最具有工业化应用前景的一种技术。分子束外延（MolecularBeamEpitaxy,MBE）和金属有机化学气相沉积（Metal-organicChemicalVaporDeposition,MOCVD)等外延自组装生长工艺已经被广泛用于自组装量子点的制备。并且已经用于III-V族、II-IV族、IV-VI族等材料体系的半导体量子点的制备。但由于自组装生长过程中所固有的特性：量子点成核过程的随机性，量子点排布却往往是无序的，量子点尺寸大小、形状、位置及其密度分布还无法实现在纳尺度下进行精确的控制，难以形成高度均匀有序、位置可控的量子点阵列结构。

自从利用S-K生长模式获得无位错量子点以来，研究人员一直试图对量子点的尺寸、密度、均匀性及空间有序排列进行控制。目前已经提出了多种方法来提高量子点有序性和精确位置控制，这些方法基本上都是利用运动学和动力学方法在生长表面为量子点提供优先的成核位置。第一种方法是生长多层量子点，但由于最初的量子点分布的随机性，要获得高的有序性必须生长很大数目的量子点层，同时多层结构会带来量子点的尺寸变大，合金效应增强等问题，从而降低量子点的可控性。第二种方法是利用弛豫应变层表面的位错网络为自组装量子点提供成核中心，但位错的形成存在一定程度的随机性，很难产生排布规则的位错网格，因而量子点的分布有序度改善不大，并且不容易控制。另外，滑移位错有可能穿透量子点，破坏量子点的共格性，对量子点的某些应用带来不利影响。利用生长在邻晶衬底或高指数面上均匀分布的台阶作为运动学的量子点成核中心，也可用来提高自组装量子点的有序性,但实验上用这种方法得到量子点阵列只表现出短程的有序性。第三种方法是在预先准备好的图形衬底上进行自组装生长，利用台面图形的边缘所提供的成核中心或者钝化薄膜（如SiO₂）的窗口的外延选择性，直接在图形表面生长有序的量子点阵列，此外，还可以将图形通过生长多量子阱转化为表面的应力分布,然后再进行量子点的生长。已有的研究结果表明：基于图形化衬底生长量子点和量子点阵列具有同时实现位置和尺寸的双重控制控制优点，能够精确控制量子点的位置，尺寸均匀性也较好，可获得长程有序的量子点阵列，是一种切实可行的方法。但该方法目前还需要进一步改进图形衬底的制作方法并且优化生长工艺和生长条件，以满足实际工业化应用和高性能量子点器件的需要。

目前图形化衬底的方法有多种，主要包括：电子束光刻（Electron-beamLithography,EBL）、聚焦离子束光刻（FocusIon-beamLithography,FIB)、STM光刻、AFM（AtomicForceMicroscopyLocalOxidationNonlithography）光刻、氧化铝模板（AAO）、干涉光刻、纳米球珠光刻（nanospherelithography）、嵌段共聚物自组装等。但这些方法均存在一定的局限性和不足。目前还没有哪一种技术兼具低成本、大批量制备任意形状纳米尺度的图形的能力，尤其是大面积三维纳米结构的制作。例如电子束光刻或者扫描微探针光刻技术，虽然已经能够刻写非常精细的纳米图形，然而这些技术都因效率低、成本高而不适于规模化生产。聚焦离子束光刻一方面效率低，另一方面高能离子束可能造成衬底损伤；纳米球珠和嵌段共聚物光刻虽然可以实现大面积图形的低成本制作。然而，在这种方式下形成的图形目前仅局限于点状或者柱状图形，不适于用来制作任意形状和复杂结构的纳米图形。纳米球珠光刻制备的图形有序性还需要进一步提高。此外，为了实现大面积、高度均匀有序和位置可控量子点阵列的制作，对于图形化衬底提出了更高的要求。因此，当前迫切需要开发新的图形衬底的制作方法。

理想的图形衬底的制作方法应该具有以下特点：（1）低成本；（2）高分辨率；（3）高生产率；（4）具有在非平面上制作图形的能力和制备复杂三维结构的功能；（5）具有高速并行操作的能力，而且引入的缺陷密度要低；（6）对衬底的损伤要小。近年出现纳米压印光刻技术（NanoimprintLithography,NIL）是一种较为理想的图形衬底的制作方法，它具有高分辩率、超低成本（国际权威机构评估同等制作水平的NIL比传统光学投影光刻至少低一个数量级）和高生产率等特点，而且它最显著的优势是制备大面积和复杂三维微纳结构的能力(尤其对于软UV-NIL)，同一模板可以用来快速制备出多块图形化衬底，衬底的图形的均匀一致性好，而且不同于那些基于化学自组装制作图形的方法，它可以用来制作大面积、复杂形状的纳米图形。此外，与EBL和FIB的串行工作方式相比，NIL可以并行制备出大面积的、复杂三维纳米图形，具有很高的效率，特别适合规模化生产。尤其是纳米压印在大面积纳尺度图形阵列的制作方面具有更为显著的优势。因此，纳米压印光刻一方面在大面积、均匀一致纳米图形阵列的低成本和高生产率制作方面展现出独特的优势，另一方面，与其它图形化衬底方法相比，对衬底的损伤很小（NIL是通过抗蚀剂的受力变形实现其图形化，不涉及各种高能束的使用）。它是一种较为理想的图形衬底的制作方法。

目前生成尺寸和形状均匀、高度有序和位置可控的量子点阵列仍然没有一个较为理想的解决方案，对于量子点均匀有序性和精确位置控制还主要限定在较小的面积上，大面积量子点阵列生长经常出现各种缺陷。尤其是目前大面积、高度均匀有序量子点阵列制作还面临工艺复杂、生产成本高和生产效率低的问题。这些问题严重制约量子点器件的性能以及实用化。因此，如何实现大面积、高度均匀有序量子点阵列的低成本、规模化制备是当前一项非常具有挑战性而又亟待解决的问题。

发明内容

本发明的目的就是为了解决目前大面积、高度均匀有序量子点阵列制作工艺复杂、生产成本高和生产效率低的问题，提供一种具有生产成本低、工艺简单、适合批量化制备大面积、位置可控和高度均匀有序量子点阵列的大面积、高度均匀有序量子点阵列制造方法。

为了实现上述目的，本发明采取如下的技术解决方案：

一种大面积、高度均匀有序量子点阵列制造方法，它采用软紫外纳米压印光刻UV-NIL和感应耦合等离子体刻蚀ICP工艺在衬底上制备出纳米孔图形阵列；以制备的图形化衬底为模板，使用金属有机化学气相沉积系统MOCVD自组织生长量子点；其具体工艺步骤是：

（1）衬底预处理；

（２）图形化衬底，采用软紫外纳米压印光刻UV-NIL和感应耦合等离子体刻蚀ICP工艺在衬底上制备出纳米孔图形阵列；

（３）使用氧化层去除工艺，去除图形表面氧化层；

（４）生长缓冲层，生长10-30nm的缓冲层；以减小孔的深度和改善图形化衬底的质量；

（５）生长量子点，使用金属有机化学气相沉积系统MOCVD自组织生长均匀有序、位置可控的量子点阵列；

（６）沉积覆盖层，首先沉积一层2-4nm薄的覆盖层，随后沉积70～80nm厚的覆盖层；

（７）退火处理。

所述步骤（1）中预处理过程为：衬底清洗去污后，在其上生长100-200nm厚的缓冲层。

所述步骤（2）中图形化衬底的制作过程为：

（a）为在衬底表面上均匀旋转涂铺UV纳米压印所用的抗蚀剂；

（b）模具对正后压向涂铺在基片上的抗蚀剂；

（c）采用紫外光从模具背面照射抗蚀剂材料，曝光固化成型后，脱模；

（d）显影、坚膜后在抗蚀剂材料上复制出模具型腔纳结构；

（e）通过感应耦合等离子体刻蚀ICP工艺将抗蚀剂上的图形转移到衬底上，在衬底上制作出纳米孔图形阵列，纳米孔的直径30～50nm，深度20～30nm。

所述步骤（2）衬底图形还为纳米柱或台阶纳米结构。

所述步骤（2）中衬底材料是硅、III-V族或II-VI族化合物半导体；所述量子点材料为III-V、II-VI、III族氮化物。

本发明公开了基于软UV-NIL和MOCVD制备大面积、高度均匀有序量子点阵列的方法。其基本的方法是：首先采用软UV-NIL和感应耦合等离子体刻蚀（ICP）工艺在衬底上制备出均匀有序的纳米孔图形阵列；随后，以图形化衬底为模板，使用MOCVD自组织生长量子点阵列。量子点的形成可分为“成核”和“生长”两个阶段。其位置和有序性的控制主要是在成核阶段。基于图形化衬底生长量子点和量子点阵列具有同时实现位置和尺寸的双重控制控制优点。本发明以纳米压印制作的衬底为模板（大面积、高度均匀有序的纳米孔图形阵列），量子点优先在衬底上预定的位置（纳米孔内）成核，直接在图形表面生长出有序的量子点阵列。通过控制衬底上纳米孔图形的位置、尺寸及其间距可以实现量子点精确位置控制，并极大提高空间有序性（限制了自组装生长量子点成核的随机性）。量子点尺寸和形状均匀性的控制主要集中在生长阶段。采用低温生长和退火工艺，并结合优化的生长条件以及衬底纳米孔尺寸与生长条件的匹配关系，生长量子点阵列，实现对量子阵列生长均匀性、有序性以及每个纳米孔内生长量子点数量的调控。

该方法充分结合并利用纳米压印和MOCVD外延生长工艺的优势控制量子点的大小和位置，实现在纳米尺度上控制量子点的排列并达到长程尺寸均匀和空间有序性。纳米压印光刻一方面在大面积、均匀一致纳米图形阵列的低成本和高生产率制作方面展现出独特的优势，另一方面，与其它图形化衬底方法相比，对衬底的损伤较小。与MBE等其它外延生长工艺相比，MOCVD在生产率等方面具有显著的优势，特别适合规模化工业生产。因此，该方法具有生产成本低、工艺简单、适合规模化制作的优点，实现了大面积、高度均匀有序量子点阵列的低成本和批量化制造。

本发明可以采用电子束光刻、聚焦离子束光刻、激光干涉光刻、嵌段共聚物自组装并结合刻蚀工艺制备软UV-NIL用的母模，通过真空浇注工艺制造软UV-NIL用的透明PDMS模具。

本发明即可用于高密度量子点阵列的制作，也可用于低密度量子点的阵列制作。

在残留层去除和抗蚀剂图形转移到衬底的过程中，必须将刻蚀工艺（RIE和ICP）对衬底造成的损伤和引入的杂质污染降低到最小。

本发明衬底图形纳米孔的直径30～50nm，深度20～30nm。

本发明衬底的图形还可以采用纳米柱和台阶（mesa）纳米结构。

本发明衬底材料可以是硅、III-V族和II-VI族化合物半导体。

本发明可用于III-V、II-VI、III族氮化物量子点阵列的制备。

本发明的有益效果是：

1）充分结合并利用纳米压印和外延生长工艺的优点控制量子点的大小、位置和尺寸分布均匀一致性，实现在纳米尺度上控制量子点的排列并达到长程高度均匀有序性，为自组织生长难以形成完全有序排布的量子点阵列结构提供一种解决方法。

2）具有生产成本低、工艺简单、适合规模化制作的优点，实现了大面积、高度均匀有序量子点阵列的低成本、一致性和批量化制备。为提高量子点器件性能以及突破制约量子点器件实用化的技术瓶颈提供一种新的使能技术。

附图说明

图1是量子点阵列制作工艺技术路线图。

图2a是本发明的量子点阵列制作示意图。

图2b是本发明的量子点阵列制作示意图。

图2c是本发明的量子点阵列制作示意图。

图2d是本发明的量子点阵列制作示意图。

图2e是本发明的量子点阵列制作示意图。

图2f是本发明的量子点阵列制作示意图。

图2g是本发明的量子点阵列制作示意图。

图3a是本发明实施例制作的量子点阵列结构示意图。

图3b是本发明实施例制作的量子点阵列结构示意图。

图4a是本发明的图形化衬底制作示意图。

图4b是本发明的图形化衬底制作示意图。

图4c是本发明的图形化衬底制作示意图。

图4d是本发明的图形化衬底制作示意图。

图4e是本发明的图形化衬底制作示意图。

具体实施方式

基于软UV-NIL和MOCVD自组织生长高度均匀有序量子点阵列的技术路线参见图1，包括：①衬底预处理；②图形化衬底；③去除表面氧化层；④生长缓冲层；⑤生长量子点；⑥沉积覆盖层；⑦退火处理。

图2a-图2g是本发明的量子点阵列制作示意图。

其基本工艺流程是：（a）图2a中，衬底清洗去污后，在其上生长100-200nm厚的缓冲层；（b）图2b中，采用软UV-NIL和感应耦合等离子体刻蚀（ICP）工艺在衬底上制造出大面积纳米孔图形阵列；（c）图2c中，使用氧化层去除工艺，去除图形表面氧化层；（d）图2d中，生长10-30nm的缓冲层；（e）图2e中，采用MOCVD生长高度均匀有序、位置可控的量子点阵列；（f）图2f中，首先沉积一层2-4nm薄的覆盖层，随后沉积70～80nm厚的覆盖层；（g）图2g中，退火处理。

本实施例以砷化镓（GaAs）为衬底，在其上自组织生长均匀有序、位置可控的大面积砷化銦（InAs）量子点阵列，具体的结构示意图如图3a、图3b所示。

1)衬底预处理

首先对衬底进行清洗，去除各种玷污，彻底去除原先的自然氧化层，然后将衬底放到MOCVD的生长室，生长一层100nm的缓冲层，改善图形化衬底的质量（使衬底表面更加平整并减少缺陷的密度）。

2）图形化衬底

图4是本发明的图形化衬底制作示意图。图中（a）为在衬底表面上均匀旋转涂铺UV纳米压印所用的抗蚀剂；（b）模具对正后压向涂铺在基片上的抗蚀剂；（c）为采用软紫外光从模具背面照射抗蚀剂材料，曝光固化成型后，脱模；（d）为使用反应离子刻蚀RIE(ReactiveIonEtching)去除残留的光刻胶，显影、坚膜后在抗蚀剂材料上复制出模具型腔纳结构；（e）为通过感应耦合等离子体刻蚀（ICP）工艺将抗蚀剂上的图形转移到衬底上，在衬底上制作出纳米孔图形阵列。纳米孔的直径40nm，深度30nm。

4）表面氧化层的去除

在AsH₃氛围和720℃条件下保持5～7分钟，去除衬底的表面氧化层。

5）生长缓冲层

将图形化衬底送入到MOCVD生长室，在680℃生长20nm的砷化镓（GaAs）的缓冲层，生长速度0.3ML/s。（为了减小孔的深度和改善图形化衬底的质量，在生长量子点之前，首先在图形化衬底上生长缓冲层）

6）生长量子点

InAs量子点的生长采用低温生长工艺，以提高量子点的尺寸均匀性。生长完步骤5的缓冲层后，温度降至500℃范围内，继续生长InAs量子点。在InAs量子点生长过程中，根据S-K生长模式，先生长2～3ML的InAs，然后中断沉积，促使量子点进一步成熟和均匀生长，中断时间70s。MOCVD具体生长工艺参数如下：生长温度Ts：480～500℃；InAs沉积量：2～3ML；V/III：2-5（采用TBAs）;总流量：75l/min；反应炉压：700mbar。

7）沉积覆盖层

首先沉积3nm的GaAs薄的覆盖层，生长率为0.3ML/s，其余生长工艺参数与生长InAs量子点相同。随后在600℃下沉积80nm厚的GaAs覆盖层，生长率1μm/h，其余生长工艺参数同InAs量子点的生长一致。

为了提高量子点发光强度，薄的覆盖层也可以采用In_xGa_1-xAs，其厚度2-4nm。此外还可以在InAs层和GaAs覆盖层之间插入In_xAl_1-xAs阻挡层，阻挡层的厚度4～5ML。

8）退火

在AsH₃氛围和600℃条件下热退火1小时。

Claims (5)

1.一种大面积、高度均匀有序量子点阵列制造方法，其特征在于，它采用软紫外纳米压印光刻UV-NIL和感应耦合等离子体刻蚀ICP工艺在衬底上制备出纳米孔图形阵列；以制备的图形化衬底为模板，使用金属有机化学气相沉积系统MOCVD自组织生长量子点；其具体工艺步骤是：

（1）衬底预处理；

（２）图形化衬底，采用软紫外纳米压印光刻UV-NIL和感应耦合等离子体刻蚀ICP工艺在衬底上制备出纳米孔图形阵列；

（３）使用氧化层去除工艺，去除图形表面氧化层；

（４）生长缓冲层，生长10-30nm的缓冲层；

（５）生长量子点，使用金属有机化学气相沉积系统MOCVD自组织生长均匀有序、位置可控的量子点阵列；

（６）沉积覆盖层，首先沉积一层2-4nm薄的覆盖层，随后沉积70～80nm厚的覆盖层；

（７）退火处理。

2.根据权利要求1所述的大面积、高度均匀有序量子点阵列制造方法，其特征在于，所述步骤（1）中预处理过程为：衬底清洗去污后，在其上生长100-200nm厚的缓冲层。

3.根据权利要求1所述的大面积、高度均匀有序量子点阵列制作方法，其特征在于，所述步骤（2）中图形化衬底的制作过程为：

（a）在衬底表面上均匀旋转涂铺UV纳米压印所用的抗蚀剂；

（b）模具对正后压向涂铺在基片上的抗蚀剂；

（c）采用紫外光从模具背面照射抗蚀剂材料，曝光固化成型后，脱模；

（d）显影、坚膜后在抗蚀剂材料上复制出模具型腔纳结构；

（e）通过感应耦合等离子体刻蚀ICP工艺将抗蚀剂上的图形转移到衬底上，在衬底上制作出纳米孔图形阵列，纳米孔的直径30～50nm，深度20～30nm。

4.根据权利要求1所述的大面积、高度均匀有序量子点阵列制作方法，其特征在于，所述步骤（2）衬底图形还为纳米柱或台阶纳米结构。

5.根据权利要求1所述的大面积、高度均匀有序量子点阵列制作方法，其特征在于，所述步骤（2）中衬底材料为是硅、III-V族或II-VI族化合物半导体；其中，量子点材料为III-V、II-VI、III族氮化物。

Images