CN107919269A - 一种预后制备量子点的量子点耦合微结构及其制备方法 - Google Patents

一种预后制备量子点的量子点耦合微结构及其制备方法 Download PDF

Info

Publication number
CN107919269A
CN107919269A CN201711025682.1A CN201711025682A CN107919269A CN 107919269 A CN107919269 A CN 107919269A CN 201711025682 A CN201711025682 A CN 201711025682A CN 107919269 A CN107919269 A CN 107919269A
Authority
CN
China
Prior art keywords
micro
quantum dot
quantum
quantum well
potential barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711025682.1A
Other languages
English (en)
Other versions
CN107919269B (zh
Inventor
王新强
王平
沈波
孙萧萧
王涛
陈兆营
盛博文
王钇心
荣新
李沫
张健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201711025682.1A priority Critical patent/CN107919269B/zh
Publication of CN107919269A publication Critical patent/CN107919269A/zh
Application granted granted Critical
Publication of CN107919269B publication Critical patent/CN107919269B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/0046—Surface micromachining, i.e. structuring layers on the substrate using stamping, e.g. imprinting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00841—Cleaning during or after manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种预后制备量子点的量子点耦合微结构及其制备方法。本发明中量子点的纵向尺寸由量子阱的厚度控制，量子点组分由量子阱的组分控制，均匀性高于自组装生长的量子点结构；量子点的横向尺寸，通过选择性热蒸发的方式予以调控，能够突破外延生长极限，其横向尺寸能够远低于自组装生长的量子点；量子点在微结构中的位置通过微纳加工技术控制，能够实现量子点在微结构中的位置高度可控；本发明利用选择性热蒸发处理预后制备量子点，工艺简单，成本低廉，扩展性强，可重复性高，能够实现批量化制备，推动量子点耦合微结构的实用化进程。

Description

一种预后制备量子点的量子点耦合微结构及其制备方法
技术领域
本发明涉及量子点，具体涉及一种预后制备量子点的量子点耦合微结构及其制备方法。
背景技术
1983年，贝尔实验室Brus教授首次提出胶状量子点的概念；1993年，麻省理工学院的Bawendi教授课题组首次合成了大小均一的量子点；1996年，芝加哥大学Hines等人成功合成了ZnS/CdSe核壳量子点结构。被誉为“类原子”的半导体量子点具有独特的性质，近年来备受关注，其研究及应用领域涉及到物理、化学、生物和材料等多个学科，已然成为交叉研究的一种关键材料。量子点的小尺寸效应将引起量子限域效应、宏观隧道效应和表面效应，并派生出纳米体系与宏微观体系不同的低维物性，展现出不同于微观材料的物理化学性质，在非线性光学、催化、医疗及功能材料等方面具有广泛的应用前景。随着材料制备技术和微纳加工工艺的发展，半导体量子点的制备方法不再局限于化学合成，物理化学沉积、微纳加工等方法也被广泛应用于量子点的制备。在III-V族或II-VI族半导体中，外延模式控制是量子点制备的主要方法，在Stranski-Krastanow(SK)生长模式下，沉积几个原子层的浸润层后，在晶格应变的作用下，后续层将以三维模式生长，形成自组装的量子点。目前，SK生长模式已成为半导体量子点结构制备的主流方法。然而，这种方法形成的量子点存在分布随机，尺寸和组分波动较大等不可避免的问题。随着器件微型化的发展和摩尔定律的延续，单个器件尺寸日益缩小，量子器件逐步取代传统器件结构，例如在量子通信和量子计算领域，单个量子点通常用于量子光源的制备，因此，对单个量子点结构的精准控制愈发重要。
量子点在衬底上的分布位点可以通过设计图形，采用纳米压印、聚焦离子束、电子束曝光等微加工方法予以控制，迫使量子点在人工制备的位点上生长。同时，除了SK模式生长的量子点之外，通过微加工的方法也能够实现二维量子阱至准零维量子点结构的转变，实现量子点的尺寸控制。然而，该方法存在尺寸调控有限(受限于微加工极限)、成本高昂、工艺复杂等瓶颈。以上技术难点使得位点、尺寸和组分等多维度可控的量子点制备难以实现。
发明内容
针对以上现有技术中存在的问题，本发明提出了一种基于选择性热蒸发(Selective Thermal Evaporation,STE)技术制备量子点耦合微结构的方法，辅以微纳加工技术，能够实现多种量子点耦合微结构的制备，通过对热蒸发温度、时间和气氛的控制可实现对量子点尺寸的有效控制；本发明的方法制备的量子点具有位点、尺寸精确可控，并可按需置入多种微纳结构之中。
本发明的一个目的在于提出一种预后制备量子点的量子点耦合微结构。
本发明的预后制备量子点的量子点耦合微结构包括：微结构底势垒、量子点、微结构顶势垒和修复层；其中，在衬底上生长外延基板，在外延基板上生长量子阱结构，量子阱结构为单量子阱或多量子阱，量子阱结构的一个周期中的底势垒和顶势垒共同构成势垒层，二者中间为量子阱；利用微纳加工技术将量子阱结构制备成微结构，微结构贯穿整个量子阱结构，微结构包括单周期或多周期的微结构底势垒、微结构量子阱和微结构顶势垒，微结构底势垒和微结构顶势垒共同构成微结构势垒层；将微结构置于特定氛围中进行高温选择性热蒸发处理，分解温度较低的微结构量子阱将由边缘向内逐渐分解蒸发，而分解温度较高的微结构势垒层则得以保留，此即为选择性热蒸发；通过控制热蒸发温度和时间，使微结构中的微结构量子阱的横向尺寸随着热蒸发的进行而逐渐减小，最后形成量子点，从而形成包括微结构底势垒、量子点和微结构顶势垒的量子点微结构；通过再生长方法，在量子点微结构的表面外延或沉积修复层，从而形成量子点耦合微结构。
衬底采用能够实现II-VI族或III-V族材料及其量子阱结构的外延生长的材料，外延基板采用II-VI族或III-V族材料，从而有利于后续高品质的量子阱结构的生长。
单量子阱包括依次生长的底势垒、量子阱和顶势垒；多量子阱包括多周期的底势垒、量子阱和顶势垒。单量子阱或多量子阱的材料为II-VI族或III-V族的二元或三元合金，量子阱的厚度为1～20个原子层厚度。
量子阱结构中势阱和势垒为相同体系的材料，底势垒和顶势垒采用同种材料，形成对称量子阱结构，或者采用同体系的不同材料，形成非对称量子阱结构；其中，势垒层材料的分解温度高于量子阱材料的分解温度。分解温度是指材料中原子间的化学键开始断裂时的温度。热蒸发处理过程中选择的温度大于量子阱材料的分解温度同时小于势垒层材料的分解温度，确保量子阱在该温度下能够进行热蒸发，而势垒层不被破坏。
如果在制备微结构的过程中，刻蚀至外延基板的上部分，则微结构还包括微结构外延层。
本发明的另一个目的在于提供一种预后制备量子点的量子点耦合微结构的制备方法。
本发明的预后制备量子点的量子点耦合微结构的制备方法，包括以下步骤：
1)提供衬底，在衬底上生长外延基板；
2)在外延基板上生长量子阱结构，量子阱结构为单量子阱或多量子阱，量子阱结构的一个周期中的底势垒和顶势垒共同构成势垒层，二者中间为量子阱；
3)设计微结构的图形；
4)利用微纳加工技术将量子阱结构制备成微结构，微结构贯穿整个量子阱结构，微结构包括单周期或多周期的微结构底势垒、微结构量子阱和微结构顶势垒，微结构底势垒和微结构顶势垒共同构成微结构势垒层；
5)对微纳加工之后的微结构进行预处理，获得洁净的微结构；
6)将微结构置于热蒸发环境中进行高温选择性热蒸发处理，在固定温度下进行热蒸发，分解温度较低的微结构量子阱将由边缘向内逐渐分解蒸发，而分解温度较高的微结构势垒层则得以保留，此即为选择性热蒸发；
7)通过控制热蒸发温度和时间，使微结构中的微结构量子阱的横向尺寸随着热蒸发的进行而逐渐减小，最后形成量子点，从而形成包括微结构底势垒、量子点和微结构顶势垒的量子点微结构；
8)通过再生长方法，在量子点微结构的表面外延或沉积修复层，修复微纳加工过程和热蒸发过程中导致的损伤，从而获得具有强限制效应的量子点耦合微结构。
其中，在步骤1)中，所选择的衬底能够实现II-VI族或III-V族材料及其量子阱结构的外延生长；外延基板采用II-VI族或III-V族材料，有利于后续高品质量子结构的生长。
在步骤2)中，在外延基板上依次生长单周期或多周期的底势垒、量子阱和顶势垒，形成量子阱结构，根据应用需求进行参数设计，包括底势垒、量子阱和顶势垒的材料类型及厚度，量子阱结构的周期数大于等于1，量子阱材料的分解温度低于势垒层材料的分解温度；为确保微结构的完整性，当所设计微结构的纵向尺寸大于量子阱和势垒层的总计厚度时，即微结构延伸至外延基板时，外延基板的分解温度也应高于量子阱材料的分解温度。
在步骤3)中，根据需求设计微结构的形状及尺寸，微结构的图形采用圆柱状阵列图形、条状阵列图形、鱼鳍式阵列图形、十字交叉阵列图形、酒托式阵列图形和钉子式阵列图形中的一种，图形的面内尺寸小于10μm。
在步骤4)中，微纳加工技术制备微结构的方法包括：纳米压印NIL、电子束曝光EBL技术和聚焦离子束FIB等，辅以反应离子束刻蚀RIE、感应耦合等离子体刻蚀ICP等，实现微结构的图形至量子阱结构间的有效转移；所制备的微结构贯穿整个量子阱结构，使得微结构量子阱的边缘暴露于微结构的侧面上。当所设计微结构的纵向尺寸大于量子阱和势垒层的总计厚度时，微结构延伸至外延基板的上部分，则微结构还包括微结构外延层。
在步骤5)中，对微纳加工之后的微结构进行预处理包括：对微结构进行化学清洗和等离子体清洗和预除气，除去表面因微纳加工引入的杂质，从而获得表面洁净的微结构。
在步骤6)中，热蒸发处理的固定温度要求高于量子阱材料的分解温度，同时低于势垒层材料的分解温度；热蒸发环境采用真空、氮气或惰性气体，根据材料特性可以调节。
在步骤7)中，量子点的纵向尺寸由微结构量子阱的厚度决定，在热蒸发处理过程中不发生变化，而量子点的横向尺寸则由热蒸发时间和量子阱材料的分解速率(与步骤6)中选择的分解温度直接相关)共同决定，根据设计所需的量子点的横向尺寸，通过控制分解温度和热蒸发时间，调控量子点的横向尺寸。
在步骤8)中，再生长修复层的材料与势垒层相同，其生长温度不得高于热蒸发处理所设定的温度，根据微结构的设计要求控制修复层的生长厚度，修复层材料的禁带宽度大于或等于势垒层材料的禁带宽度，如Al2O3、Ga2O3、SiNx等。外延或沉积修复层后，修复层的几何形状由修复层的晶格结构决定，如果修复层为非晶材料，则依然维持微结构原来的图形。本发明的优点：
(1)本发明中量子点的纵向尺寸由量子阱的厚度控制，量子点组分由量子阱的组分控制，均匀性高于自组装生长的量子点结构；
(2)本发明中量子点的横向尺寸，通过选择性热蒸发的方式予以调控，能够突破外延生长极限，其横向尺寸能够远低于自组装生长的量子点；
(3)本发明中量子点通过预后制备的方法获得，在微结构中的位置通过微纳加工技术控制，能够实现量子点在微结构中的位置高度可控；
(4)本发明利用选择性热蒸发处理制备量子点，工艺简单，成本低廉，扩展性强，可重复性高，能够实现批量化制备，推动量子点耦合微结构的实用化进程。
附图说明
图1为根据本发明的预后制备量子点的量子点耦合微结构的制备方法的一个实施例得到的量子阱结构的示意图；
图2为根据本发明的预后制备量子点的量子点耦合微结构的制备方法的一个实施例得到的微结构的示意图，其中，(a)为俯视图，(b)为沿图(a)中A-A’线的剖视图；
图3为根据本发明的预后制备量子点的量子点耦合微结构的制备方法的一个实施例得到的量子点的示意图，其中，(a)为俯视图，(b)为沿图(a)中A-A’线的剖视图；
图4为根据本发明的预后制备量子点的量子点耦合微结构的制备方法的一个实施例得到的量子点耦合微结构的示意图，其中，(a)为俯视图，(b)为沿图(a)中A-A’线的剖视图；。
具体实施方式
下面结合附图，通过具体实施例，进一步阐述本发明。
在本实施例中，衬底采用(0001)面Al2O3，外延基板采用AlN，量子阱结构采用单量子阱，底势垒采用AlN，量子阱采用GaN，量子阱的厚度为1nm(4个原子层)，顶势垒采用AlN，修复层采用AlN。微结构的图形采用圆柱状阵列图形。
本实施例中，量子阱结构采用分子束外延MBE技术生长；生长过程在超高真空腔室中进行，高纯(7N)金属源通过K-Cell源炉产生，氮源采用射频等离子体氮源。在MBE中GaN的分解温度为800℃，AlN的分解温度为1300℃(>800℃)，二者分解温度存在较大差异，满足本发明所涉及的选择性热蒸发需求。
本实施例的预后制备量子点的量子点耦合微结构的制备方法，包括以下步骤：
1)提供Al2O3作为衬底1，在衬底Al2O3(0001)面上生长3μm的AlN形成外延基板2。
2)在外延基板2上生长量子阱结构3：
外延基板2上生长单量子阱，单量子阱包括100nm的AlN的底势垒31、1nm(4个原子层)的GaN的量子阱32和100nm的AlN的顶势垒33，如图1所示。
3)设计微结构的图形：
根据应用需求，本实施例设计了正三角形排列的周期为1μm，直径为300nm的圆柱状阵列图形。
4)利用微纳加工技术将量子阱结构制备成微结构：
本实施例利用纳米压印技术和ICP刻蚀技术将步骤3)中的圆柱状阵列图形转移至量子阱结构中，制备成周期为1μm，直径为300nm，高度为400nm的圆柱状阵列的微结构4，微结构贯穿整个量子阱结构，微结构4包括微结构外延基板21、微结构底势垒311、微结构量子阱321和微结构顶势垒331；其中，微结构中微结构量子阱321的横向尺寸由微结构的横向尺寸决定，本实施例中是直径为300nm的圆盘，如图2所示，微结构量子阱321的边缘位于圆柱状的侧面。
5)对微纳加工之后的微结构进行预处理，获得洁净的微结构：
对上述微结构依次进行化学清洗(去除微纳加工过程引入的有机物)、等离子体清洗(去除表面吸附无机杂质)、300℃预除气，从而获得洁净的微结构。
6)将微结构置于热蒸发环境中进行高温选择性热蒸发处理，在固定温度下进行热蒸发：在超高真空MBE腔室内1000℃下进行热蒸发处理，微结构量子阱321由圆柱状图形的刻蚀边缘向内逐步分解蒸发，而微结构势垒层的材料则不被破坏，能够实现选择性热蒸发。
7)通过控制热蒸发温度和时间，使微结构中的微结构量子阱的横向尺寸随着热蒸发的进行而逐渐减小，透射电子显微镜检测发现，经过1000℃下30min的热蒸发处理后，圆柱状微结构中的微结构量子阱321的直径下降至50nm、高度依旧为1nm(4个原子层)，实现量子点322的制备，形成包括微结构外延基板21、微结构底势311、量子点322和微结构顶势垒331的量子点微结构4如图3所示。
8)通过再生长方法，在量子点微结构4的表面(包括侧面和上表面)外延或沉积修复层5，获得具有强限制效应的量子点耦合微结构6：
热蒸发处理后，于MBE腔室内直接进行再生长AlN，在微结构表面形成修复层5，修复层5的厚度约为10nm，本实施例中AlN为六方晶格，且沿+c(0001)方向生长，故修复层5成六边形，与圆柱状微结构4共同形成六棱柱结构，如图4所示。
最后需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。

Claims (10)

1.一种预后制备量子点的量子点耦合微结构的制备方法，其特征在于，所述制备方法包括以下步骤：
1)提供衬底，在衬底上生长外延基板；
2)在外延基板上生长量子阱结构，量子阱结构为单量子阱或多量子阱，量子阱结构的一个周期中的底势垒和顶势垒共同构成势垒层，二者中间为量子阱；
3)设计微结构的图形；
4)利用微纳加工技术将量子阱结构制备成微结构，微结构贯穿整个量子阱结构，微结构包括单周期或多周期的微结构底势垒、微结构量子阱和微结构顶势垒，微结构底势垒和微结构顶势垒共同构成微结构势垒层；
5)对微纳加工之后的微结构进行预处理，获得洁净的微结构；
6)将微结构置于热蒸发环境中进行高温选择性热蒸发处理，在固定温度下进行热蒸发，分解温度较低的微结构量子阱将由边缘向内逐渐分解蒸发，而分解温度较高的微结构势垒层则得以保留，此即为选择性热蒸发；
7)通过控制热蒸发温度和时间，使微结构中的微结构量子阱的横向尺寸随着热蒸发的进行而逐渐减小，最后形成量子点，从而形成包括微结构底势垒、量子点和微结构顶势垒的量子点微结构；
8)通过再生长方法，在量子点微结构的表面外延或沉积修复层，修复微纳加工过程和热蒸发过程中导致的损伤，从而获得具有强限制效应的量子点耦合微结构。
2.如权利要求1所述的制备方法，其特征在于，在步骤1)中，所选择的衬底能够实现II-VI族或III-V族材料及其量子阱结构的外延生长；外延基板采用II-VI族或III-V族材料。
3.如权利要求1所述的制备方法，其特征在于，在步骤2)中，在外延基板上依次生长单周期或多周期的底势垒、量子阱和顶势垒，形成量子阱结构，根据应用需求进行参数设计，包括底势垒、量子阱和顶势垒的材料类型及厚度，量子阱材料的分解温度低于势垒层材料的分解温度；为确保微结构的完整性，当所设计微结构的纵向尺寸大于量子阱和势垒层的总计厚度时，即微结构延伸至外延基板时，外延基板的分解温度也高于量子阱材料的分解温度。
4.如权利要求1所述的制备方法，其特征在于，在步骤3)中，根据需求设计微结构的形状及尺寸，微结构的图形采用圆柱状阵列图形、条状阵列图形、鱼鳍式阵列图形、十字交叉阵列图形、酒托式阵列图形和钉子式阵列图形中的一种，图形的面内尺寸小于10μm。
5.如权利要求1所述的制备方法，其特征在于，在步骤4)中，微纳加工技术制备微结构的方法采用纳米压印NIL、电子束曝光EBL技术和聚焦离子束FIB中的一种，辅以反应离子束刻蚀RIE或者感应耦合等离子体刻蚀ICP，实现微结构的图形至量子阱结构间的有效转移；所制备的微结构贯穿整个量子阱结构，使得微结构量子阱的边缘暴露于微结构的侧面上；当所设计微结构的纵向尺寸大于量子阱和势垒层的总计厚度时，微结构延伸至外延基板的上部分，则微结构还包括微结构外延层。
6.如权利要求1所述的制备方法，其特征在于，在步骤5)中，对微纳加工之后的微结构进行预处理包括：对微结构进行化学清洗和等离子体清洗和预除气，除去表面因微纳加工引入的杂质，从而获得表面洁净的微结构。
7.如权利要求1所述的制备方法，其特征在于，在步骤6)中，热蒸发处理的固定温度要求高于量子阱材料的分解温度，同时低于势垒层材料的分解温度；热蒸发环境采用真空、氮气或惰性气体。
8.如权利要求1所述的制备方法，其特征在于，在步骤7)中，量子点的纵向尺寸由微结构量子阱的厚度决定，在热蒸发处理过程中不发生变化，而量子点的横向尺寸则由热蒸发时间和量子阱材料的分解速率共同决定，根据设计所需的量子点的横向尺寸，通过控制分解温度和热蒸发时间，调控量子点的横向尺寸。
9.如权利要求1所述的制备方法，其特征在于，在步骤8)中，修复层的材料与势垒层相同，其生长温度不得高于热蒸发处理所设定的温度，修复层材料的禁带宽度大于或等于势垒层材料的禁带宽度；外延或沉积修复层后，修复层的几何形状由修复层的晶格结构决定，如果修复层为非晶材料，则依然维持微结构原来的图形。
10.一种预后制备量子点的量子点耦合微结构，其特征在于，所述量子点耦合微结构包括：微结构底势垒、量子点、微结构顶势垒和修复层；其中，在衬底上生长外延基板，在外延基板上生长量子阱结构，所述量子阱结构为单量子阱或多量子阱，量子阱结构的一个周期中的底势垒和顶势垒共同构成势垒层，二者中间为量子阱；利用微纳加工技术将量子阱结构制备成微结构，微结构贯穿整个量子阱结构，所述微结构包括单周期或多周期的微结构底势垒、微结构量子阱和微结构顶势垒，微结构底势垒和微结构顶势垒共同构成微结构势垒层；将微结构置于特定氛围中进行高温选择性热蒸发处理，分解温度较低的微结构量子阱将由边缘向内逐渐分解蒸发，而分解温度较高的微结构势垒层则得以保留；通过控制热蒸发温度和时间，使微结构中的微结构量子阱的横向尺寸随着热蒸发的进行而逐渐减小，最后形成量子点，从而形成包括微结构底势垒、量子点和微结构顶势垒的量子点微结构；通过再生长方法，在量子点微结构的表面外延或沉积修复层，从而形成量子点耦合微结构。
CN201711025682.1A 2017-10-27 2017-10-27 一种预后制备量子点的量子点耦合微结构及其制备方法 Active CN107919269B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711025682.1A CN107919269B (zh) 2017-10-27 2017-10-27 一种预后制备量子点的量子点耦合微结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711025682.1A CN107919269B (zh) 2017-10-27 2017-10-27 一种预后制备量子点的量子点耦合微结构及其制备方法

Publications (2)

Publication Number Publication Date
CN107919269A true CN107919269A (zh) 2018-04-17
CN107919269B CN107919269B (zh) 2020-01-07

Family

ID=61895955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711025682.1A Active CN107919269B (zh) 2017-10-27 2017-10-27 一种预后制备量子点的量子点耦合微结构及其制备方法

Country Status (1)

Country Link
CN (1) CN107919269B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109524511A (zh) * 2018-10-25 2019-03-26 北京大学 一种纳米线耦合量子点结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101830430A (zh) * 2010-05-24 2010-09-15 山东大学 一种大面积、高度均匀有序量子点阵列制造方法
CN103094434A (zh) * 2012-11-27 2013-05-08 南京大学 ICP刻蚀GaN基多量子阱制备纳米阵列图形的方法
US20140003458A1 (en) * 2012-06-28 2014-01-02 Yale University Lateral electrochemical etching of iii-nitride materials for microfabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101830430A (zh) * 2010-05-24 2010-09-15 山东大学 一种大面积、高度均匀有序量子点阵列制造方法
US20140003458A1 (en) * 2012-06-28 2014-01-02 Yale University Lateral electrochemical etching of iii-nitride materials for microfabrication
CN103094434A (zh) * 2012-11-27 2013-05-08 南京大学 ICP刻蚀GaN基多量子阱制备纳米阵列图形的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BENJAMIN DAMILANO,ET AL: "Selective area sublimation: a simple top- down route for GaN-based nanowire fabrication", 《NANO LETTERS》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109524511A (zh) * 2018-10-25 2019-03-26 北京大学 一种纳米线耦合量子点结构及其制备方法

Also Published As

Publication number Publication date
CN107919269B (zh) 2020-01-07

Similar Documents

Publication Publication Date Title
Bruchhaus et al. Comparison of technologies for nano device prototyping with a special focus on ion beams: A review
Ostrikov et al. Plasma nanoscience: from nano-solids in plasmas to nano-plasmas in solids
Popok Energetic cluster ion beams: Modification of surfaces and shallow layers
Bardotti et al. Organizing nanoclusters on functionalized surfaces
Capellini et al. Ordering self-assembled islands without substrate patterning
Mihailescu et al. Pulsed Laser Ablation: Advances and Applications in Nanoparticles and Nanostructuring Thin Films
Diao et al. Highly controllable and reproducible ZnO nanowire arrays growth with focused ion beam and low-temperature hydrothermal method
Latu-Romain et al. Silicon carbide one-dimensional nanostructures
Perez et al. Quantum-dot systems prepared by 2D organization of nanoclusters preformed in the gas phase on functionalized substrates
Zhu et al. Nanoinstabilities as revealed by shrinkage of nanocavities in silicon during irradiation
Matsui Three-dimensional nanostructure fabrication by focused ion beam chemical vapor deposition
CN107919269A (zh) 一种预后制备量子点的量子点耦合微结构及其制备方法
Smagina et al. Chains of quantum dot molecules grown on Si surface pre-patterned by ion-assisted nanoimprint lithography
Aziz Nanoscale morphology control using ion beams
Omi et al. Wafer-scale strain engineering on silicon for fabrication of ultimately controlled nanostructures
Mach et al. Low temperature selective growth of GaN single crystals on pre-patterned Si substrates
US9725801B2 (en) Method for implanted-ion assisted growth of metal oxide nanowires and patterned device fabricated using the method
JP2010208925A (ja) 半導体ナノワイヤの製造方法及び半導体装置
Sgarlata et al. Driving Ge island ordering on nanostructured Si surfaces
Xie et al. Study on Ion Bombardment Semiconductor Shaped Self-Assembled Nanostructures
Ma et al. Ordered GeSi nanorings grown on patterned Si (001) substrates
Giliberti et al. Three-dimensional fabrication of free-standing epitaxial semiconductor nanostructures obtained by focused ion beam
Kim et al. FEBIP for functional nanolithography of 2D nanomaterials
Melinon et al. Functionalizing surfaces with arrays of clusters: Role of the defects
Yu et al. Self-assembled Si quantum-ring structures on a Si substrate by plasma-enhanced chemical vapor deposition based on a growth-etching competition mechanism

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant