CN101815975A - 双路径电流放大器 - Google Patents

Abstract

本发明描述一种具有缓慢高增益路径及快速低增益路径的双路径电流放大器。在一个设计中，所述缓慢高增益路径通过正反馈环路来实施，且具有大于一的增益及由极点所确定的带宽。所述快速低增益路径具有单位增益及宽带宽。所述两个信号路径接收输入电流，并提供第一及第二电流。加法器将所述第一与第二电流相加，并为所述双路径电流放大器提供输出电流。所述双路径电流放大器可通过第一及第二电流反射镜来实施。所述第一电流反射镜可实施所述快速低增益路径。所述第一及第二电流反射镜可耦合在一起且实施所述缓慢高增益路径。所述第一电流反射镜可通过P-FET来实施。所述第二电流反射镜可通过N-FET、运算放大器及电容器来实施。

Description

双路径电流放大器

技术领域

本发明大体来说涉及电子电路，且更明确地说，涉及一种放大器。

背景技术

放大器通常用以放大输入信号以获得具有所要信号电平的输出信号。可获得各种类型的放大器且包括电压放大器、电流放大器等。电压放大器接收并放大输入电压信号且提供输出电压信号。电流放大器接收并放大输入电流信号且提供输出电流信号。电压放大器与电流放大器通常具有不同设计且用于不同应用中。

放大器可经设计以实施特定传递函数，所述传递函数可视使用放大器的应用而定。各种电路元件(例如，晶体管、电阻器、电容器等)可用以实施传递函数。需要设计放大器以获得传递函数，同时最小化成本、大小、功率等。

发明内容

本文描述一种具有缓慢高增益路径及快速低增益路径的双路径电流放大器。所述快速低增益路径为具有低增益及宽带宽的信号路径。所述缓慢高增益路径为相对于快速低增益路径具有高增益及低带宽的信号路径。缓慢高增益路径及快速低增益路径可通过下文所描述的各种电路设计来实施。双路径电流放大器可用于各种应用，例如，锁相环路(PLL)，其具有两个控制路径以实现宽的调谐范围及良好的PLL环路动态特性。

在双路径电流放大器的一个设计中，缓慢高增益路径具有大于一的增益及由缓慢高增益路径中的极点所确定的带宽。缓慢高增益路径通过具有小于一的环路增益的正反馈环路来实施。快速低增益路径具有单位增益及由快速低增益路径中的电路元件的寄生效应所确定的宽带宽。缓慢高增益路径接收输入电流且提供第一电流。快速低增益路径也接收输入电流且提供第二电流。加法器(例如，电流求和节点)将第一电流与第二电流相加且提供双路径电流放大器的输出电流。

在一个设计中，双路径电流放大器包括第一电流反射镜及第二电流反射镜。第一电流反射镜实施快速低增益路径。第一电流反射镜及第二电流反射镜耦合在一起且实施缓慢高增益路径。第一电流反射镜可通过并联连接的第一、第二及第三P-沟道场效晶体管(P-FET)来实施。第一P-FET可以二极管配置连接且可为第二P-FET及第三P-FET提供栅极电压。第二电流反射镜可通过第一及第二N-沟道场效晶体管(N-FET)、运算放大器及电容器来实施。第一N-FET及第二N-FET可并联连接且其漏极分别连接到第一P-FET及第二P-FET的漏极。运算放大器可具有连接到第一N-FET及第二N-FET的漏极的两个输入及连接到这些N-FET的栅极的输出。电容器可连接于N-FET的栅极与电路接地之间。此设计可提供如下文所描述的某些优势。

下文进一步详细地描述本发明的各种方面及特征。

附图说明

图1展示双路径PLL的框图。

图2A及图2B分别展示双路径电流放大器的一个设计的s域模型及传递函数。

图3展示实施图2A中所示的s域模型的双路径电流放大器的示意图。

图4A及图4B分别展示双路径电流放大器的另一设计的s域模型及传递函数。

图5、图6及图7展示实施图4A中所示的s域模型的双路径电流放大器的三个设计的示意图。

图8展示用于处理输入电流的过程。

图9展示无线通信装置的框图。

具体实施方式

本文中所描述的双路径电流放大器可用于各种应用。下文描述双路径电流放大器在PLL中的使用。

图1展示可有效地处理大的VCO增益的双路径PLL 100的设计的框图。PLL 100包括相位-频率检测器110、电荷泵120、环路滤波器130、电压控制振荡器(VCO)140及除法器180。VCO 140包括电压电流转换器142、双路径电流放大器150及电流控制振荡器(ICO)170。

ICO 170产生具有由来自电流放大器150的控制电流I_CTRL所确定的频率的振荡器信号。除法器180使振荡器信号在频率上除以因数N，其中N≥1，且提供反馈信号。相位-频率检测器110接收参考信号及反馈信号、将所述两个信号的相位进行比较，且提供指示所述两个信号之间的相位差/误差的检测器信号。电荷泵120产生与经检测的相位误差成比例的误差信号。环路滤波器130对误差信号进行滤波且为VCO 140提供控制电压。环路滤波器130调整控制电压以使得反馈信号的相位或频率被锁定到参考信号的相位或频率。

电压电流转换器142从环路滤波器130接收控制电压且产生第一电流I₁及第二电流I₂。大体来说，第一电流I₁可等于、大于或小于第二电流I₂。在图1中所示的设计中，电流放大器150包括低带宽电流放大器152及加法器154。放大器152放大第一电流I₁并对其进行滤波且提供第三电流I₃。加法器154将第二电流I₂与第三电流I₃相加且为ICO170提供控制电流I_CTRL。

VCO 140可具有宽的调谐范围，且VCO增益可为大的。VCO增益粗略地等于VCO的调谐范围除以VCO的控制电压范围。可通过双路径电流放大器150有效地处理VCO140的大调谐范围。电流放大器150具有两个信号路径一缓慢高增益路径160及快速低增益路径162。在图1中所示的设计中，缓慢高增益路径160具有大于一的增益及由低带宽电流放大器154所确定的频率响应。快速低增益路径162具有一的增益及平的频率响应。大的VCO增益被分成两个路径。缓慢高增益路径160用于缓慢地调整VCO 140的中心频率的高VCO增益路径。快速低增益路径162用于在正常操作期间调整VCO 140的瞬时频率的小VCO增益路径。缓慢高增益路径160可经设计以避免扰乱快速低增益路径162的正常操作。在电压/电流转换后进行VCO增益分割。此可允许有效实施电压/电流转换器142及电流放大器150且还可提供其它益处。

图2A展示用于图1中的双路径电流放大器150的设计的s域模型200的框图。在模型200中，缓慢高增益路径160由具有图2A中所示的传递函数的块210实施。缓慢高增益路径160具有增益m-1及带宽ω₀，其中m＞1且ω₀为经适当选择的频率。快速低增益路径162由具有图2A中所示的传递函数的块212实施。快速低增益路径162具有单位增益及带宽ω₁，其中ω₁＞＞ω₀。加法器154由加法器214实施。

块212可如图1中所示用短连接或直接连接来替代，且ω₁可接着等于无穷大。在此状况下，可将具有模型200的电流放大器150的传递函数H(s)表达为：

$\frac{I_{\mathrm{out}}}{I_{\mathrm{in}}}\left(s\right)=H\left(s\right)=\frac{m\·(1+\frac{s}{m\·{\mathrm{\ω}}_0})}{1+\frac{s}{{\mathrm{\ω}}_0}}.$ 等式(1)

图2B展示等式(1)中的传递函数H(s)的曲线图。如图2B中所示，传递函数H(s)在ω₀处具有一个极点且在m·ω₀处具有一个零点。电流增益在小于ω₀的低频率下为m。电流增益m可用以产生ICO 170的平均控制电流。电流增益在大于m·ω₀的高频率下为一。所述单位电流增益可用于锁定或接近锁定条件中且可减少抖动及/或改进PLL环路动态特性。

电流放大器150将零极点对(pole-zero doublet)引入到PLL 100，PLL 100为封闭环路反馈系统。可通过将m·ω₀设计为远小于PLL环路增益带宽且优选低于环路滤波器130的第一零点来确保PLL环路稳定性。

图3展示双路径电流放大器150a的示意图，双路径电流放大器150a实施图2A中的s域模型200，且为图1中的双路径电流放大器150的一个设计。在此设计中，电流放大器150a包括三个电流反射镜一输入电流反射镜310、缓慢高增益电流反射镜320及快速低增益电流反射镜330。电流反射镜为具有并联连接的多个晶体管的电路，其中所述晶体管的栅极连接在一起，且所述晶体管的源极连接到相同电压，使得流经一个晶体管的电流镜射流经另一晶体管的电流。在图3中，电流放大器150a以具有N-FET与P-FET两者的互补金属氧化物半导体(CMOS)来实施。

输入电流反射镜310包括N-FET 312、N-FET 314及N-FET 316，以上几者并联连接且其栅极连接在一起且其源极连接到电路接地。N-FET 312以二极管配置连接，其意味着N-FET 312的栅极及漏极连接在一起。N-FET 314及N-FET 316的漏极电流由N-FET312的漏极电流确定，且镜射N-FET 312的漏极电流。电流源302提供输入电流I_in，其可对应于图1中的I₁。

缓慢高增益电流反射镜320包括P-FET 322及P-FET 324，以上两者并联连接且其栅极连接在一起且其源极连接到电源电压V_DD。P-FET 322以二极管配置连接，且其漏极连接到其栅极且进一步连接到电流反射镜310中的N-FET 314的漏极。P-FET 324的漏极连接到电流求和节点。P-FET 324的漏极电流由P-FET 322及P-FET 324的尺寸及P-FET 322的漏极电流来确定。电容器326的一端连接到P-FET 322及P-FET 324的栅极，且另一端连接到电源电压。电源电压及电路接地均被视为交流电(AC)接地。

快速低增益电流反射镜330包括P-FET 332及P-FET 334，以上两者并联连接且其栅极连接在一起且其源极连接到电源电压。P-FET 332以二极管配置连接，且其漏极连接到其栅极且进一步连接到电流反射镜310中的N-FET 316的漏极。P-FET 334的漏极连接到电流求和节点。P-FET 334的漏极电流由P-FET 332的漏极电流来确定，且镜射P-FET 332的漏极电流。电流求和节点提供输出电流I_out，其可对应于图1中的I_CTRL。

在电流反射镜310中，N-FET 312接收输入电流I_in且提供N-FET 314及N-FET 316的栅极电压V_g。N-FET 312、N-FET 314及N-FET 316因此具有相同的栅极-源极电压V_gs。如果N-FET 312、N-FET 314及N-FET 316具有相同的宽度/长度(W/L)尺寸(如图3中所示)，则N-FET 314在其漏极处提供I₁＝I_in，且N-FET 316在其漏极处提供I₂＝I_in。

在电流反射镜320中，P-FET 322的漏极电流等于N-FET 314的漏极电流。P-FET 324的漏极电流为P-FET 322的漏极电流的m-1倍，因为两个P-FET具有相同V_gs电压，但P-FET 324具有尺寸(m-1)·X，而P-FET 322具有尺寸1X。P-FET 324将漏极电流I₃＝(m-1)·I_in提供到电流求和节点。电流反射镜320包括防止P-FET 322及P-FET 324的栅极电压快速改变的电容器326。因此，漏极电流I₃以由电容器326的大小及其它因素所确定的缓慢速率改变。

在电流反射镜330中，P-FET 332的漏极电流等于N-FET 316的漏极电流。P-FET 334的漏极电流等于P-FET 332的漏极电流，因为P-FET 332与P-FET 334具有相同V_gs电压且还具有相同尺寸。因此，P-FET 334将漏极电流I_in提供到电流求和节点。电流反射镜330不包括任何电抗元件(寄生元件除外)且因此为快速的。

当输入电流I_in改变时，电流反射镜330快速地对所述改变作出响应，而电流反射镜320花费一些时间来响应，因为P-FET 322及P-FET 324的栅极电压归因于电容器326而不能快速地改变。可将电流反射镜320的带宽ω₀及因此的电流放大器150a的带宽表达为：

${\mathrm{\ω}}_0=\frac{g_{\mathrm{mp}}}{C},$ 等式(2)

其中g_mp为P-FET 322的跨导，且

C为电容器326的电容。

跨导g_mp由输入电流I_in及P-FET 322的尺寸或W/L比率来确定且因此受限制。可选择适当电容值C以实现所要带宽ω₀。大的电容器可用以获得低带宽，且反之亦然。

可基于例如所要性能、电路实施方案等的各种因素而选择电流反射镜320的增益m-1。如果m-1太小，则双路径VCO增益的益处可最小。相反，如果m-1太大，则m·ω₀处的零位置可能太高，此可影响PLL环路稳定性。在一个设计中，m-1等于七。还可将其它值用于m-1。

图3展示使用少数FET及一个电容器的双路径电流放大器150a的有效实施方案。缓慢高增益路径160通过由两个P-FET 322及P-FET 324及一个电容器326组成的电流反射镜320来实施。快速低增益路径162通过由两个P-FET 332及P-FET 334组成的电流反射镜330来实施。电流反射镜320提供具有固定增益m-1的电流倍增。电流求和节点便利地将P-FET 324及P-FET 334的漏极电流相加且提供输出电流。

图4A展示用于图1中的双路径电流放大器150的另一设计的s域模型400的框图。在模型400中，缓慢高增益路径160由加法器410及具有图4A中所示的传递函数的块412来实施。加法器410将输入电流I_in与来自块412的中间电流I_x相加且将总电流I_y提供到块412。因此，缓慢高增益路径160通过正反馈环路来实施。块412的增益为(m-1)/m，其针对所有频率来说小于一。因此，正反馈环路为无条件稳定的。快速低增益路径162由具有单位增益及无限带宽的线414来实施。加法器154由加法器416来实施。

可将具有模型400的电流放大器150的传递函数G(s)表达为：

$\frac{I_{\mathrm{out}}}{I_{\mathrm{in}}}\left(s\right)=G\left(s\right)=\frac{m\·(1+\frac{s}{{\mathrm{\ω}}_0})}{1+\frac{s}{{\mathrm{\ω}}_0/m}}.$ 等式(3)

图4B展示等式(3)中的传递函数G(s)的曲线图。如图4B中所示，传递函数G(s)在ω₀/m处具有一个极点且在ω₀处具有一个零点。电流增益在小于ω₀/m的低频率下为m且在大于ω₀的高频率下为一。

如图2B及图4B中所示，传递函数G(s)及H(s)各自具有一个极点及一个零点。然而，传递函数G(s)中的极点位于ω₀/m处，而传递函数H(s)中的极点位于ω₀处。传递函数G(s)中的零点位于ω₀处，而传递函数H(s)中的零点位于m·ω₀处。因此，对于给定极点频率，传递函数G(s)中的ω₀可比传递函数H(s)中的ω₀高m倍。此意味着传递函数G(s)可通过比用以实施传递函数H(s)的电容器小m倍的电容器来实施。在实施于集成电路(IC)上的情况下，较小电容器占用较少裸片面积且因此高度合乎需要。

图5展示双路径电流放大器150b的示意图，双路径电流放大器150b实施图4A中的模型400且为图1中的双路径电流放大器150的另一设计。在此设计中，电流放大器150b包括NMOS电流反射镜510及PMOS电流反射镜520。电流源502提供可对应于图1中的I₁的输入电流I_in且连接到节点A。

NMOS电流反射镜510包括N-FET 512及N-FET 514、电容器516及运算跨导放大器(OTA)518。N-FET 512及N-FET 514并联连接且其栅极连接在一起且其源极连接到电路接地。电容器516的一端连接到N-FET 512及N-FET 514的栅极且另一端连接到电路接地。OTA 518的反相输入连接到N-FET 512的漏极(其为节点A)，其非反相输入连接到N-FET 514的漏极(其为节点B)，且其输出连接到N-FET 512及N-FET 514的栅极。N-FET 512及N-FET 514各自具有尺寸(m-1)·X。

OTA 518实施正反馈环路及负反馈环路。正反馈环路围绕N-FET 512，且负反馈环路围绕N-FET 514。负反馈环路具有比正反馈环路的环路增益高的环路增益且因此支配正反馈环路。结果，节点A处的电压等于节点B处的电压。此改进了NMOS电流反射镜510内及同样PMOS电流反射镜520(在P-FET 522与P-FET 524之间)内的电流匹配。OTA 518检测节点A处的电压与节点B处的电压之间的差且对电容器516进行充电或放电，以使得节点A处的电压等于节点B处的电压。OTA 518确保N-FET 512的漏极-源极电压V_ds紧密匹配N-FET 514的V_ds。因此，由于N-FET 512与N-FET 514具有相同的V_gs及V_ds，所以N-FET 512的操作点紧密匹配N-FET 514的操作点。OTA518的负反馈环路允许N-FET 512的漏极电流与N-FET 514的漏极电流的精确匹配。N-FET 512的漏极电流对应于来自图4A中的块412的中间电流I_x。OTA 518还允许P-FET 522的漏极电流与P-FET 524的漏极电流的精确电流镜射。

PMOS电流反射镜520包括P-FET 522、P-FET 524及P-FET 526，以上几者并联耦合且其栅极耦合在一起且其源极耦合到电源电压。P-FET 522以二极管配置耦合且其漏极耦合到其栅极且进一步耦合到NMOS电流反射镜510中的N-FET 512的漏极。P-FET524的漏极耦合到N-FET 514的漏极。P-FET 526的漏极提供输出电流I_out，输出电流I_out可对应于图1中的I_CTRL。P-FET 522及P-FET 526各自具有尺寸m·X，且P-FET 524具有尺寸(m-1)·X。P-FET 522的漏极电流等于I_y＝I_in+I_x。P-FET 524及P-FET 526的漏极电流由P-FET 522的漏极电流来确定。

在电流放大器150b中，快速低增益路径162由PMOS电流反射镜520中的P-FET 522及P-FET 526来实施。P-FET 522的漏极电流包括输入电流I_in及中间电流I_x。然而，I_x缓慢地改变且可被视为快速低增益路径162的静态电流。当输入电流I_in改变时，P-FET522的漏极电流随改变的输入电流而快速地变化。因为电流反射镜配置，所以P-FET 526的漏极电流等于P-FET 522的漏极电流。因此，输入电流I_in的改变快速地反映在输出电流I_out中。P-FET 522与P-FET 526具有相同尺寸m·X，或比率m/m，此对于快速低增益路径162导致增益一。

缓慢高增益路径160通过由P-FET 522及P-FET 524组成的第一电流反射镜及由N-FET 512及N-FET 514组成的第二电流反射镜来实施。节点A是实施图4A中的加法器410的电流求和节点。将输入电流I_in与中间电流I_x在节点A处相加，且经由P-FET 522提供总电流I_y＝I_in+I_x。P-FET 524的漏极电流等于I_z＝((m-1)/m)·I_y，因为P-FET 522具有尺寸m·X，而P-FET 524具有尺寸(m-1)·X，所以所述电流为P-FET 522的漏极电流的(m-1)/m倍。N-FET 514的漏极电流因电容器516而缓慢地改变，电容器516接着防止P-FET 524的漏极电流随I_in的改变而快速地改变。每当I_in改变时，P-FET 524便改变节点B处的电压，且节点B处的电压的改变导致N-FET 514的V_gs电压在电容器516及OTA 518确定的延迟之后变化。一旦N-FET 514的V_gs电压稳定，N-FET 514的漏极电流便等于I_z。因为电流反射镜配置，所以N-FET 512的漏极电流等于N-FET 514的漏极电流。因此，N-FET 512及N-FET 514以及P-FET 522及P-FET 524实施图4A中的块412。在低频率下，由于正反馈，I_x＝(m-1)·I_in，且针对缓慢高增益路径160实现增益m-1。可通过以合适大小设定N-FET 512及N-FET 514以及P-FET 522及P-FET 524的尺寸来实现缓慢高增益路径160的所要增益。

可将NMOS电流反射镜510内的负反馈环路的带宽表达为：

${\mathrm{\ω}}_0=\frac{g_m}{C}\·\frac{g_{\mathrm{mn}}}{g_{\mathrm{on}}+g_{\mathrm{op}}},$ 等式(4)

其中g_m为OTA 518的跨导，

g_mn为N-FET 514的跨导，

g_on为N-FET 514的输出电导，

g_op为P-FET 524的输出电导，且

C为电容器516的电容。

跨导g_m、g_mn、g_on及g_op由OTA 518、N-FET 514及P-FET 524的设计来确定。可为电容器516选择适当电容值C，以实现所要带宽ω₀。由于N-FET 514的增益(其为G＝g_mn/(g_on+g_op))，C可为G倍大以实现与二极管连接的N-FET 514相同的ω₀。

图6展示双路径电流放大器150c的示意图，双路径电流放大器150c还实施图4A中的s域模型400，且为图1中的双路径电流放大器150的又一设计。电流放大器150c包括图5中的电流放大器150b中的所有电路元件，其中OTA 518以特定设计来实施。

在图6中所示的设计中，OTA 518包括由N-FET 532及N-FET 534组成的差分放大器530、由P-FET 536及P-FET 538组成的有效负载，及偏压N-FET 540。N-FET 532及N-FET 534的源极连接在一起且其栅极分别连接到节点A及节点B。N-FET 540的漏极连接到N-FET 532及N-FET 534的源极、其栅极连接到N-FET 512及N-FET 514的栅极，且其源极连接到电路接地。P-FET536及P-FET 538的源极连接到电源电压，其栅极连接在一起，且其漏极分别连接到N-FET 532及N-FET 534的漏极。P-FET 536的漏极进一步连接到N-FET 512及N-FET 514的栅极。P-FET 538的漏极进一步连接到P-FET 538的栅极。

N-FET 540针对N-FET 532与N-FET 534两者提供与I_x成比例的偏压电流I_b。将P-FET 536及P-FET 538连接为电流反射镜，且每一P-FET在其中节点A处的电压等于节点B处的电压的稳定状态条件下提供大约I_b/2的电流。节点B处的电压在输入电流I_in增加时上升且迫使较少电流流经PMOS电流反射镜520中的P-FET 524。在此状况下，节点A处的电压低于节点B处的电压，N-FET 532较不困难地被接通且汲取较少电流，且P-FET 536为到电容器516中的电流的来源。N-FET 512及N-FET 514的V_gs接着上升，其允许N-FET 514从P-FET 524汲取更多电流。相反，节点B处的电压在输入电流I_in减少时下降且导致更多电流流经P-FET 524。在此状况下，节点A处的电压高于节点B处的电压，且N-FET 532较困难地被接通且从电容器516吸收电流。N-FET 512及N-FET 514的V_gs接着下降，此导致N-FET 514从P-FET 524汲取较少电流。

图6中的OTA设计可具有若干优势。首先，所述设计相对简单，且OTA 518通过五个晶体管来实施。其次，OTA 518自偏压，由于可从NMOS电流反射镜510中的中间电流I_x的复本获得N-FET 532及N-FET 534的偏压电流I_b。

图7展示双路径电流放大器150d的示意图，双路径电流放大器150d还实施图4A中的模型400且为图1中的双路径电流放大器150的再一设计。除OTA 518以外，电流放大器150d包括图5中的电流放大器150b中的所有电路元件。在此设计中，N-FET 514以二极管配置连接且其漏极连接到其栅极。在没有OTA 518的情况下，N-FET 512的漏极电流与N-FET 514的漏极电流的匹配可能较为不精确。然而，在某些应用中可能不需要精确的电流匹配，且省略OTA 518可简化用于这些应用的电流反射镜150的设计。环路带宽为

其中g_mn为N-FET 514的跨导。此允许使用较小电容器来实现与等式(4)中的ω₀相同的ω₀。

图5、图6及图7中的双路径电流放大器150的设计可具有若干优势。首先，归因于缓慢高增益路径中的正反馈环路，较小电容器516可用以实现电流放大器150的所要极点频率。较小电容器可减少裸片面积及成本，此为合乎需要的。其次，将NMOS电流反射镜510与PMOS电流反射镜520进行组合可减少用以实施电流放大器150的晶体管的数目。

图8展示用于处理输入电流的过程800的设计。可通过具有正反馈环路的缓慢高增益路径处理输入电流以获得第一电流(框812)。还可通过快速低增益路径处理输入电流以获得第二电流(框814)。可将第一电流与第二电流相加(例如，通过电流求和节点)以获得输出电流(框816)。

对于框812，可将输入电流与第一电流相加以获得第三电流。接着可根据具有小于一的增益及特定频率处的极点的传递函数来处理第三电流以获得第一电流。归因于正反馈及由缓慢高增益路径中的极点所确定的带宽，缓慢高增益路径可具有大于一的增益。

对于框814，可通过电流反射镜镜射输入电流以获得第二电流。快速低增益路径可具有单位增益及由快速低增益路径中的电路元件的寄生效应所确定的宽带宽。

本文中所描述的双路径电流放大器可用于具有宽的调谐范围及大的VCO增益的PLL(例如，如图1中所示)。可将大的VCO增益分成缓慢高增益路径及快速低增益路径，其两者可通过双路径电流放大器来实施。缓慢高增益路径可为VCO提供平均控制电流以支持宽的调谐范围。快速低增益路径可为VCO提供瞬时控制电流以在锁定条件期间支持较小VCO增益。较小VCO增益可改进PLL环路稳定性且导致较少抖动。

双路径电流放大器尤其有利于低电压应用。低电源电压通常用于便携式装置以减少功率消耗。然而，低电源电压也限制控制电压范围，其使大的VCO增益的问题更为显著。双路径电流放大器可支持可在低电压应用中更为严重的大的VCO增益。

双路径电流放大器可用于各种电子装置及电路。下文描述双路径电流放大器在无线通信装置中的使用。

图9展示无线通信系统中的无线装置900的设计的框图。无线装置900可为蜂窝式电话、终端、个人数字助理(PDA)、手持机或某些其它装置或设计。无线通信系统可为码分多址(CDMA)系统、时分多址(TDMA)系统、全球移动通信系统(GSM)系统、频分多址(FDMA)系统、正交FDMA(OFDMA)系统等。

无线装置900包括数字处理器910及支持双向通信的收发器930。数字处理器910可通过一个或一个以上专用集成电路(ASIC)来实施，且收发器930可通过一个或一个以上射频(RF)集成电路(RFIC)来实施。

在数字处理器910内，编码器912处理(例如，格式化、编码及交错)待发射的数据，且调制器(Mod)914进一步处理(例如，调制及加扰)经编码的数据以产生输出码片。在收发器930内，发射(TX)基带单元932对输出码片执行基带处理(例如，数/模转换、滤波、放大等)且提供基带信号。混频器934将基带信号增频转换为RF。TXRF单元936执行信号调节(例如，滤波及功率放大)且产生经RF调制信号，所述经RF调制信号经由天线940来发射。对于数据接收，接收(RX)RF单元942从天线940接收输入RF信号且执行信号调节(例如，低噪声放大及滤波)。混频器944将经调节的RF信号从RF降频转换为基带。RX基带单元946执行基带处理(例如，滤波、放大、模/数转换等)且提供样本。解调器(Demod)916处理(例如，解扰乱及解调)样本且提供符号估计。解码器918处理(例如，解交错及解码)符号估计且提供经解码的数据。大体来说，数据处理器910及收发器930进行的处理取决于无线系统所利用的无线电技术。

处理器920可支持例如视频、音频、图形等的各种应用。控制器/处理器960可指导无线装置900内的各种处理单元的操作。存储器962可存储用于无线装置900的程序码及数据。

VCO/PLL 922产生用于数字处理器910内的处理单元的时钟信号。VCO/PLL 950产生由混频器934用于增频转换的发射LO信号及由混频器944用于降频转换的接收LO信号。VCO 922及/或VCO 950可具有大的VCO增益且可利用本文中所描述的双路径电流放大器。双路径电流放大器还可用于图9中的其它块中。参考振荡器964产生用于VCO/PLL 922及/或VCO/PLL 950的参考信号。参考振荡器964可为晶体振荡器(XO)、电压控制XO(VCXO)、温度补偿XO(TCXO)或某一其它类型的振荡器。

本文中所描述的双路径电流放大器可以模拟IC、RFIC、ASIC、数字信号处理器(DSP)、数字信号处理装置(DSPD)、可编程逻辑装置(PLD)、现场可编程门阵列(FPGA)、处理器、控制器、微控制器、微处理器及其它电子单元来实施。双路径电流放大器可以各种IC处理技术(例如，N-MOS、P-MOS、CMOS、BJT、GaAs等)来实施。双路径电流放大器还可通过离散组件来实施。

提供本发明的先前描述以使任何所属领域的技术人员能够制造或使用本发明。所属领域的技术人员将易于了解对本发明的各种修改，且本文中界定的一般原理可在不脱离本发明的精神或范围的情况下应用于其它变化形式。因此，不希望将本发明限于本文中所描述的实例及设计，而是赋予其与本文所揭示的原理及新颖特征一致的最广泛范围。

Claims (28)

1.一种设备，其包含：

缓慢高增益路径，其具有正反馈环路且经配置以接收输入电流并提供第一电流；

快速低增益路径，其经配置以接收所述输入电流并提供第二电流；以及

加法器，其经配置以将所述第一电流与所述第二电流相加并提供输出电流。

2.根据权利要求1所述的设备，其中所述快速低增益路径具有单位增益及由所述快速低增益路径中的电路元件的寄生效应所确定的宽带宽。

3.根据权利要求1所述的设备，其中所述缓慢高增益路径具有大于一的增益及由所述缓慢高增益路径中的极点所确定的带宽。

4.根据权利要求1所述的设备，其中所述缓慢高增益路径包含：

加法器，其经配置以将所述输入电流与所述第一电流相加并提供第三电流，以及电路，其经配置以接收所述第三电流并提供所述第一电流，所述加法器及所述电路实施所述正反馈环路。

5.根据权利要求4所述的设备，其中所述电路具有小于一的增益及预定频率处的极点。

6.一种方法，其包含：

通过具有正反馈环路的缓慢高增益路径处理输入电流以获得第一电流；

通过快速低增益路径处理所述输入电流以获得第二电流；以及

将所述第一电流与所述第二电流相加以获得输出电流。

7.根据权利要求6所述的方法，其中所述通过所述缓慢高增益路径处理所述输入电流包含：

将所述输入电流与所述第一电流相加以获得第三电流，以及

根据具有小于一的增益及特定频率处的极点的传递函数来处理所述第三电流以获得所述第一电流。

8.根据权利要求6所述的方法，其中所述通过所述快速低增益路径处理所述输入电流包含镜射所述输入电流以获得所述第二电流。

9.一种设备，其包含：

用于通过具有正反馈环路的缓慢高增益路径处理输入电流以获得第一电流的装置；

用于通过快速低增益路径处理所述输入电流以获得第二电流的装置；以及

用于将所述第一电流与所述第二电流相加以获得输出电流的装置。

10.根据权利要求9所述的设备，其中所述用于通过所述缓慢高增益路径处理所述输入电流的装置包含：

用于将所述输入电流与所述第一电流相加以获得第三电流的装置，以及

用于根据具有小于一的增益及特定频率处的极点的传递函数来处理所述第三电流以获得所述第一电流的装置。

11.根据权利要求9所述的设备，其中所述用于通过所述快速低增益路径处理所述输入电流的装置包含用于镜射所述输入电流以获得所述第二电流的装置。

12.一种集成电路，其包含：

第一电流反射镜，其经配置以实施双路径电流放大器的快速低增益路径；以及

第二电流反射镜，其耦合到所述第一电流反射镜，所述第一及第二电流反射镜经配置以实施所述双路径电流放大器的缓慢高增益路径。

13.根据权利要求12所述的集成电路，其中所述第一电流反射镜包含：

第一晶体管，其以二极管配置耦合且经配置以接收输入电流，以及

第二晶体管，其与所述第一晶体管并联耦合并提供镜射所述输入电流的输出电流。

14.根据权利要求13所述的集成电路，其中所述第一与第二晶体管具有相等尺寸，且其中所述快速低增益路径具有一的增益。

15.根据权利要求12所述的集成电路，其中所述第一电流反射镜包含并联耦合的第一及第二晶体管，所述第一晶体管以二极管配置耦合，且其中所述第二电流反射镜包含并联耦合且进一步分别耦合到所述第一及第二晶体管的第三及第四晶体管。

16.根据权利要求15所述的集成电路，其中所述第一晶体管具有比所述第二晶体管大的尺寸，其中所述第三与第四晶体管具有相等尺寸，且其中所述缓慢高增益路径具有大于一的增益。

17.根据权利要求15所述的集成电路，其中所述第一及第二晶体管为P-沟道场效晶体管(P-FET)，且其中所述第三及第四晶体管为N-沟道场效晶体管(N-FET)。

18.根据权利要求15所述的集成电路，其中所述第二电流反射镜进一步包含运算放大器，所述运算放大器具有分别耦合到所述第三及第四晶体管的漏极的第一及第二输入，且进一步具有耦合到所述第三及第四晶体管的栅极的输出。

19.根据权利要求18所述的集成电路，其中所述运算放大器为运算跨导放大器(OTA)，其经配置以检测所述第一与第二输入之间的电压差且基于所述经检测的电压差而提供电流。

20.根据权利要求18所述的集成电路，其中所述运算放大器包含：

差分放大器，其形成所述运算放大器的所述第一及第二输入，以及

有效负载，其耦合到所述差分放大器并提供所述运算放大器的输出。

21.根据权利要求20所述的集成电路，其中所述运算放大器进一步包含偏压晶体管，所述偏压晶体管具有耦合到所述第三及第四晶体管的所述栅极的栅极及耦合到所述差分放大器的漏极。

22.根据权利要求18所述的集成电路，其中所述运算放大器的偏压电流是基于经过所述第四晶体管的电流而确定。

23.根据权利要求15所述的集成电路，其中所述第二电流反射镜进一步包含电容器，所述电容器耦合于所述第三及第四晶体管的栅极与电路接地之间。

24.根据权利要求15所述的集成电路，其中所述第四晶体管以二极管配置耦合且具有耦合在一起的栅极及漏极。

25.一种集成电路，其包含：

第一电流反射镜，其经配置以实施双路径电流放大器的缓慢高增益路径；以及

第二电流反射镜，其经配置以实施所述双路径电流放大器的快速低增益路径。

26.根据权利要求25所述的集成电路，其进一步包含：

第三电流反射镜，其经配置以接收所述双路径电流放大器的输入电流并分别为所述第一及第二电流反射镜提供第一及第二输入电流。

27.根据权利要求25所述的集成电路，其进一步包含：

电流求和节点，其经配置以分别从所述第一及第二电流反射镜接收第一及第二输出电流且将所述电流相加，并为所述双路径电流放大器提供输出电流。

28.根据权利要求25所述的集成电路，其中所述第一电流反射镜包含第一与第二晶体管以及电容器，所述第一与第二晶体管并联耦合，所述第一晶体管以二极管配置耦合，且所述电容器耦合于所述第一及第二晶体管的栅极与AC接地之间，且其中所述第二电流反射镜包含并联耦合的第三及第四晶体管，所述第三晶体管以二极管配置耦合。

Images