CN101815170A - 摄像装置 - Google Patents

Abstract

一种摄像装置，对来自摄像部(103)的摄像信号进行前处理的前处理部(104)具有平坦化部(204)。平坦化部(204)在进行从摄像部(103)输出预定量的摄像信号的水平扫描期间内进行平坦化处理，使将从摄像部(103)输出的预定量的摄像信号在时间上均等地存储在第1存储部(301)中，由此使对应于从摄像元件输出的摄像信号中的有效位置的摄像数据，不会在水平扫描期间的特定期间内集中输入总线IF(205)。

Description

摄像装置

技术领域

本发明涉及摄像装置，尤其涉及摄像装置中的摄像信号的输出处理的高效化技术。

背景技术

近年来，安装在摄像装置上的摄像元件的动作速度变快速。伴随摄像元件的动作速度的高速化，能够在短时间内拍摄多个图像。伴随这种连拍张数的增大，在摄像元件后级的图像处理部中必须处理的图像的数量也增加。

简单说明从摄像元件的摄像到图像处理部的图像处理的流程。从摄像元件输入的摄像信号在前处理部中进行数字化等的前处理。通过前处理部中的前处理而得到的摄像数据，被逐次保存在与总线连接的总线接口内的缓冲存储器中。在缓冲存储器中保存了预定量的摄像数据后，从总线接口向总线发出摄像数据的转发请求。接收到该转发请求而从总线对请求进行认可后，保存在总线接口内的缓冲存储器中的摄像数据经由总线被写入到DRAM等存储部中。然后，存储在存储部中的摄像数据被图像处理部读出并实施各种图像处理后，被写回到存储部中。被写回到存储部中的图像被显示在预定的显示部上，或记录在预定的记录介质中。

在使显示部逐次显示被连拍的图像的一系列处理中，将总线控制成为最优先转发从前处理部输入的摄像数据。如果不优先转发来自前处理部的摄像数据，将不能进行实时显示。因此，图像处理部等只在前处理部没有对总线进行摄像数据的转发请求的期间，能够通过总线与存储部进行存取。

可是，一般来自摄像元件的摄像信号如日本特开2001-203925号公报等公开的那样，与水平同步信号同步地依次输入到前处理部。但是，在水平扫描期间中的一部分期间，是没有从摄像元件输入对显示和记录有效的摄像信号的消隐期间。在该消隐期间中，由于前处理部没有向总线进行摄像数据的转发请求，所以图像处理部等能够与存储部进行存取。

如上所述，在以往的方法中，前处理部对总线的摄像数据的转发请求集中于水平扫描期间的一部分期间。因此，在没有从摄像元件输入有效的摄像信号的期间中，将转发来自前处理部的摄像数据，所以总线被占用，导致总线的频带紧张。另一方面，在没有从摄像元件输入有效的摄像信号的期间中，图像处理部等能够使用总线。但是，导致总线的频带出现不必要的余量。

如上所述，如果对总线的摄像数据的转发请求集中于水平扫描期间的一部分期间，将导致总线的使用效率下降。

发明内容

本发明的目的在于，提供一种摄像装置，通过使对总线的摄像数据的转发请求不集中于水平扫描期间中的特定期间，能够有效地使用总线。

根据本发明的一个方式，提供具有以下部分的摄像装置：输出摄像信号的摄像部；存储有所述摄像信号的第1存储部；和平坦化部，在进行从所述摄像部输出预定量的摄像信号的水平扫描期间内进行平坦化处理，该平坦化处理使从所述摄像部输出的预定量的摄像信号在时间上均等地存储在所述第1存储部中。

附图说明

图1是表示本发明的第1实施方式的摄像装置的一例的结构的图。

图2是表示前处理部的结构的图。

图3是表示平坦化处理的概念的图。

图4是表示本发明的第1实施方式的平坦化部的内部结构的图。

图5是表示图4所示的平坦化部的动作的时序图。

图6A是表示读出模式的示例的图。

图6B是表示在设定了图6A所示的读出模式时的平坦化部的动作的图。

图7是表示本发明的第2实施方式的平坦化部的内部结构的图。

图8是表示图7所示的平坦化部的动作的时序图。

图9是表示本发明的第3实施方式的平坦化部的内部结构的图。

图10是表示图9所示的平坦化部的动作的时序图。

图11是表示本发明的第4实施方式的摄像元件的结构的图。

具体实施方式

以下，参照附图说明本发明的实施方式。

(第1实施方式)

首先，说明本发明的第1实施方式。图1是表示本发明的第1实施方式的摄像装置的一例的结构的图。图1所示的摄像装置具有镜头101、快门光阑102、摄像元件103、前处理部104、总线105、DRAM 106、图像处理部107、压缩解压缩处理部108、存储器接口109、记录介质110、显示控制部111、显示部112、微计算机113、操作部114、闪存115以及定时发生器(TG)116。

镜头101使被摄体的光学像聚光在摄像元件103上。快门光阑102设于镜头101的附近。快门光阑102是兼做快门的光圈，其按照微计算机113的控制，调节光从镜头101向摄像元件103的入射量(摄像元件103的曝光量)。当然，快门和光圈也可以分体设置。

摄像元件103具有二维地配置光电二极管等光电转换元件构成的受光面，把由镜头101聚光的光转换为电信号(摄像信号)，并输出给前处理部104。摄像元件103可以是CMOS方式也可以是CCD方式。

其中，摄像元件103根据来自TG 116的垂直同步信号VD的输入，识别到1帧(或1场)的摄像信号的输出处理的开始。在输入垂直同步信号VD后，摄像元件103在每当从TG116输入水平同步信号HD时，进行预定量(例如1行的量)的摄像信号的输出处理。此时，摄像元件103与来自TG116的时钟信号CLK同步地逐个像素地输出预定量的摄像信号。在后面的说明中，把进行该预定量的摄像信号的输出处理的期间称为水平扫描期间。

前处理部104在对来自摄像元件103的摄像信号实施各种前处理后，把通过前处理得到的数字信号的摄像信号(以后称为摄像数据)，通过总线105转发给DRAM 106。与来自TG 116的垂直同步信号VD、水平同步信号HD以及时钟信号CLK同步地进行前处理部104的处理。

总线105是将在摄像装置内部产生的各种数据转发给摄像装置内的各个单元的传输路径。总线105与前处理部104、DRAM 106、图像处理部107、压缩解压缩处理部108、存储器接口109、显示控制部111以及微计算机113连接。在向总线105进行了数据的转发请求的情况下，总线105按照预先设定的优先级进行数据的转发。

具有作为第1存储部的功能的DRAM 106存储在前处理部中得到的摄像数据、和在图像处理部107及压缩解压缩处理部108中处理后的摄像数据等各种数据。

图像处理部107对通过总线105从DRAM 106读出的摄像数据，实施白平衡校正处理和噪声降低处理等各种图像处理。并且，图像处理部107将处理后的摄像数据通过总线105存储在DRAM 106中。与来自TG116的垂直同步信号VD、水平同步信号HD以及时钟信号CLK同步地进行图像处理部107的处理。

压缩解压缩处理部108在记录摄像数据时，通过总线105从DRAM106读出在图像处理部107中处理后的摄像数据，并按照例如JPEG方式压缩所读出的摄像数据。另外，压缩解压缩处理部108在再现摄像数据时，通过总线105从DRAM 106读出记录在记录介质110中的完成压缩的摄像数据，并将所读出的摄像数据进行解压缩。

存储器接口109进行向记录介质110的摄像数据的写入及读出的控制。记录介质110例如是由能够在摄像装置上装上和卸下的存储卡构成的记录介质，记录有在压缩解压缩处理部108中被压缩的摄像数据等。

显示控制部111从DRAM 106读出摄像数据并转换为影像信号，将转换后的影像信号输出给显示部112，并在显示部112上进行图像显示。显示部112例如是TFT液晶显示器等，显示基于来自显示控制部111的影像信号的图像。

微计算机113总体控制数字照相机主体的各种程序。操作部114、闪存115与微计算机113连接。

操作部114是用于用户操作图1所示的摄像装置的各种操作部件。通过由用户对操作部114的任一个操作部件进行操作，微计算机113执行与用户的操作对应的各种程序。闪存115存储摄像装置进行动作所需要的各种参数。并且，闪存115也存储由微计算机113执行的各种程序。微计算机113按照存储在闪存115中的程序，并从闪存115读取各种程序所需要的参数来执行各个处理。

TG 116按照来自微计算机113的控制信号，生成用于控制前处理部104、图像处理部107的动作定时的信号(垂直同步信号VD、水平同步信号HD、时钟信号CLK)。

图2是表示前处理部104的结构的图。本实施方式的前处理部104除了上述的生成摄像数据的处理之外，还进行用于使摄像数据从前处理部104向总线105的输入变均匀而不会集中在水平扫描期间中的特定期间的处理(以后称为平坦化处理)。

图2所示的前处理部104具有处理区域确定部201、模拟处理部202、模拟数字转换部(A/D)203、平坦化部204和总线接口205。

处理区域确定部201通过对时钟信号CLK进行计数，确定在从摄像元件103输入的摄像信号中应该进行前处理的摄像信号的位置。通常，关于来自摄像元件的摄像信号，并非来自全部像素的摄像信号都能够用于显示和记录。例如，通常在摄像元件中设有光学黑(optical black)这种被遮光的像素。光学黑是输出相当于暗电流成分的摄像信号的像素，通过从其他摄像信号中减去相当于来自光学黑的暗电流成分的摄像信号，能够去除摄像信号中的暗电流噪声。这种光学黑的摄像信号不能用于显示和记录。并且，除此之外，镜头101的除像圈之外的像素等也不能用于显示和记录。处理区域确定部201是为了把能够用于显示和记录的有效的摄像信号的位置确定为应该进行前处理的摄像信号的位置而设置的。表示由处理区域确定部201确定的摄像信号的有效位置的信号，还被输入模拟处理部202、模拟数字转换部203和平坦化部204。

模拟处理部202对与由处理区域确定部201确定的有效位置对应的摄像信号，实施相关双采样(CDS)处理、自动增益控制(AGC)处理等模拟处理。模拟处理部202与时钟信号CLK同步地实施针对摄像信号的模拟处理。CDS处理是从通过处理区域确定部201输入的摄像信号中减去来自光学黑的摄像信号的处理。AGC处理是根据模拟数字转换部203的模拟数字转换范围来放大摄像信号的处理。

模拟数字转换部203对与由处理区域确定部201确定的有效位置对应的摄像信号进行模拟数字转换，生成数字信号的摄像数据。模拟数字转换部203与时钟信号CLK同步地实施针对摄像信号的模拟数字转换处理。

平坦化部204实施上述的平坦化处理。关于平坦化部204的平坦化处理将在后面叙述。

总线接口205具有缓冲存储器，其能够存储从平坦化部204顺序输入的对应于有效位置的摄像数据。每当在缓冲存储器中存储摄像数据时，总线接口205向总线105进行摄像数据的转发请求。在由总线105允许转发的情况下，总线接口205向总线105输入摄像数据。

下面说明平坦化处理。图3是表示平坦化处理的概念的图。如上所述，在水平扫描期间，从摄像元件103向前处理部104顺序输入例如1行的量的摄像信号。并且，输入前处理部104的摄像信号依次在模拟处理部202、模拟数字转换部203中进行处理后，输入平坦化部204。

如上所述，来自摄像元件103的摄像信号并非全部信号都能够用于显示和记录，只有一部分的摄像信号能够用于显示和记录。把从摄像元件103输出该能够用于显示和记录的、对应于有效位置的摄像信号的期间设为有效期间，通常，如图3所示，有效期间集中于水平扫描期间的一部分期间。有效期间之外的期间是输入不能用于显示和记录的无效的摄像信号、或者完全没有输入摄像信号的期间。一般，把该期间称为消隐期间等。

在平坦化处理中，进行使从平坦化部204(SRAM 301)向总线接口205的摄像数据的读出速度(读出数据速率)，比从模拟数字转换部203向平坦化部204(SRAM 301)的摄像数据的写入速度(写入数据速率)慢的处理。由此，在水平扫描期间，在时间上均等地向总线接口205输入摄像数据。通过进行这种处理，如图3所示，在消隐期间中摄像数据也输入总线接口205，减少在有效期间中输入总线接口205的摄像数据的量。由此，对应于有效期间的摄像数据被输入总线接口205的期间，不会集中在水平扫描期间的一部分期间。因此，能够扩大总线接口205向总线105的转发请求的间隔。结果，能够有效利用总线105的频带。

下面，说明平坦化部204的具体结构。图4是表示第1实施方式的平坦化部204的内部结构的图。图4所示的平坦化部204具有SRAM 301、写入用存储器控制器302、读出用存储器控制器303。

具有作为第2存储部的功能的SRAM 301对在模拟数字转换部203中得到的对应于有效位置的摄像数据进行存储。在来自写入用存储器控制器302的存储器写入信号成为使能状态时，来自模拟数字转换部203的摄像数据被写入SRAM 301中。在来自读出用存储器控制器303的存储器读出信号成为使能状态时，被写入SRAM 301中的摄像数据被总线接口205读出。在此，作为第2存储部使用了SRAM，但也可以使用线存储器。

具有作为写入控制部的功能的写入用存储器控制器302与时钟信号CLK同步地把存储器写入信号设为使能或禁用状态，由此控制向SRAM301的摄像数据的写入。其中，写入用存储器控制器302设定有写入模式，使针对时钟信号CLK的一次输入，向SRAM 301只写入一次摄像数据，换言之，使存储器写入信号在每1时钟只有一次成为使能状态。

具有作为读出控制部的功能的读出用存储器控制器303与时钟信号CLK同步地把存储器读出信号设为使能或禁用状态，由此控制来自SRAM 301的摄像数据的读出。其中，本实施方式中的读出用存储器控制器303具有用于设定读出模式的寄存器303a。读出模式能够通过微计算机113进行变更。读出用存储器控制器303按照预先对寄存器303a设定的读出模式，进行读出信号的使能和禁用的切换。其中，读出模式的设定通过在寄存器303a中按照预定的模式，设定表示读出使能状态的“1”和表示读出禁用的“0”来进行。此时，将读出模式设定成为：针对时钟信号CLK的多次输入，使从SRAM 301只读出一次摄像数据，即，针对时钟信号CLK的多次输入，使存储器读出信号只有一次成为使能状态。另外，此时将读出模式决定成为：使对应于有效位置的摄像数据的读出在下一个水平扫描期间中的摄像数据的写入开始的定时之前结束。

图5是表示图4所示的平坦化部的概念性动作的时序图。

如图5所示，从摄像元件103输出的摄像信号中的有效部分，只限于水平扫描期间内的一部分期间(有效期间)。写入用存储器控制器302切换存储器写入信号的使能和禁用，以使在每1时钟只向SRAM 301写入一次对应于有效位置的摄像数据。

另一方面，对于读出用存储器控制器303设定有读出模式，使对于多个时钟只从SRAM 301读出一次摄像数据。按照该读出模式来切换存储器读出信号的使能和禁用。如上所述，使对应于有效位置的摄像数据的读出，在下一个水平扫描期间中的摄像数据的写入开始的定时(图示A的定时)之前结束。

如上所述，在第1实施方式中，如图5所示，使来自平坦化部204的摄像数据的读出速度(读出数据速率)，比向平坦化部204的摄像数据的写入速度(写入数据速率)慢。由此，能够延长摄像数据被输入总线接口205的期间。因此，总线接口205访问总线105的期间不会集中在特定的期间。因此，不会出现总线105的频带在特定的期间比较紧张的情况、以及总线105的频带在除特定的期间以外的期间出现不必要的富余的情况。因此，能够提高总线105的使用效率。

更具体地说明平坦化处理。在此，在上述的示例中，关于读出模式的设定，假设对于多次的时钟信号的输入只进行一次读出。但是，实际上也可以将读出模式设定成为，对于多次的时钟信号的输入，进行读出次数比该时钟信号的输入次数的多次少的读出，而且使对应于有效位置的摄像数据的读出在下一个水平扫描期间中的摄像数据的写入开始之前结束。

例如，也可以如图6A所示设定读出用存储器控制器303的读出模式。图6A的示例表示对8比特的寄存器设定读出模式的例子，“1”表示读出为使能状态，“0”表示读出为禁用状态。在图6A中表示对8比特的寄存器的设定示例，但只要是2比特以上，则寄存器的比特数没有限制。

在图6A所示的读出模式中，如图6B所示，对于8次的时钟信号的输入进行5次的读出。由此，读出数据速率是写入数据速率的5/8。

通过进行图6A所示的读出模式的设定，能够进行精细的读出模式的设定，结果，能够精细地控制总线105的频带。

在本实施方式中说明的平坦化处理尤其适合于在实时取景显示(在显示部112上实时显示通过摄像元件103的连拍动作得到的图像的处理)时和动态图像摄影时实施。一般，在实时取景显示时和动态图像摄影时，与静态图像摄影时相比，不需要高分辨率的图像。因此，在实时取景显示时和动态图像摄影时，有时对来自摄像元件103的一部分像素的摄像信号进行间疏(間引)读出。在进行这种间疏的情况下，摄像信号的有效位置更集中在水平扫描期间的一部分期间。因此，通过进行平坦化处理，能够进一步提高总线105的使用效率。例如，在实时取景显示时，除了实时取景显示处理之外，往往进行人脸检测等其他处理，所以通过提高总线105的使用效率，不仅实时取景显示处理，而且实时取景显示之外的处理也能够实现高效率。另外，如果只在实时取景显示时和动态图像摄影时进行平坦化处理，则也能够减小SRAM 301的容量。

(第2实施方式)

下面，说明本发明的第2实施方式。第2实施方式是平坦化处理的变形例。

图7是表示第2实施方式的平坦化部204的内部结构的图。另外，在图7中，对与图4相同的结构标注与图4相同的参照标号。在第2实施方式中，与第1实施方式的不同之处是，向读出用存储器控制器303输入比输入到写入用存储器控制器302的时钟信号CLK1慢的时钟信号CLK2，以及读出模式是固定的。关于时钟信号CLK1，可以直接使用来自TG 116的时钟信号CLK。并且，关于时钟信号CLK2，例如可以将来自TG 116的时钟信号CLK分频而生成。根据水平扫描期间的长度与有效期间的长度确定时钟信号CLK1与时钟信号CLK2的快慢关系。即，在把水平扫描期间的长度设为HD、把有效期间的长度设为Valid的情况下，需要使时钟信号CLK2的频率小于时钟信号CLK1的频率的(Valid/HD)。

图8是表示图7所示的平坦化部的动作的时序图。

如图8所示，从摄像元件103输出的摄像信号中的有效部分只限于水平扫描期间内的一部分期间(有效期间)。写入用存储器控制器302按照表示来自处理区域确定部201的摄像信号的有效位置的信号，切换存储器写入信号的使能和禁用，以使对于时钟信号CLK1的一次输入，仅向SRAM 301写入一次对应于有效位置的摄像数据。

另一方面，读出用存储器控制器303按照表示来自处理区域确定部201的摄像信号的有效位置的信号，切换存储器读出信号的使能和禁用，以使对于时钟信号CLK2的一次输入，仅从SRAM 301读出一次摄像数据。此时，与第1实施方式相同，对应于有效位置的摄像数据的读出在下一个水平扫描期间中的摄像数据的写入开始的定时之前结束。

时钟信号CLK2是比时钟信号CLK1慢的时钟信号。因此，与第1实施方式相同，能够使从平坦化部204读出的读出数据速率比向平坦化部204写入的写入数据速率慢。由此，在第2实施方式中，与第1实施方式相同，也能够提高总线105的使用效率。

(第3实施方式)

下面，说明本发明的第3实施方式。第3实施方式是组合使用第1实施方式的方法和第2实施方式的方法的示例。

图9是表示第3实施方式的平坦化部204的内部结构的图。即，在第3实施方式中，与第1和第2实施方式的不同之处是，向读出用存储器控制器303输入速度与输入到写入用存储器控制器302的时钟信号CLK1不同的时钟信号CLK2。具体情况将在后面叙述，在第3实施方式中，时钟信号CLK2可以是比时钟信号CLK1快的时钟信号，也可以是比其慢的时钟信号。

并且，在图9的示例中还设有时钟生成部206。该时钟生成部206用于将时钟信号CLK分频并生成时钟信号CLK1、CLK2。还可以取代这种时钟生成部206，而采用来自TG 116的时钟信号CLK作为时钟信号CLK1，采用总线105的动作时钟作为时钟信号CLK2。

图10是表示图9所示的平坦化部的动作的时序图。图10的示例是时钟信号CLK2采用比时钟信号CLK1快的时钟的示例。

如图10所示，从摄像元件103输出的摄像信号中的有效部分只限于水平扫描期间内的一部分期间(有效期间)。写入用存储器控制器302按照表示来自处理区域确定部201的摄像信号的有效位置的信号，切换存储器写入信号的使能和禁用，以使对于时钟信号CLK1的一次输入，仅向SRAM 301写入一次对应于有效位置的摄像数据。

另一方面，对于读出用存储器控制器303，将读出模式设定成为，对于多次的时钟信号CLK2的输入，从SRAM 301的读出摄像数据的次数比该多次少。读出用存储器控制器303按照该读出模式，切换存储器读出信号的使能和禁用。在时钟信号CLK2采用比时钟信号CLK1快的时钟信号的情况下，与第1实施方式相比，相对于对寄存器303a设定的读出模式中“1(读出使能)”，增多“0(读出禁用)”的数量即可。

与第2实施方式不同，时钟信号CLK2是比时钟信号CLK1快的时钟信号。但是，通过按照第1实施方式的方法减少摄像数据的读出次数，由此，与第1实施方式和第2实施方式相同，能够使读出数据速率比写入数据速率慢。由此，在第3实施方式中，也能够提高总线105的使用效率。并且，通过组合使用第1实施方式的方法和第2实施方式，与分别独立使用第1实施方式的方法和第2实施方式的方法时相比，能够更精密地控制总线105的频带。

在上述的示例中，把时钟信号CLK2设为比时钟信号CLK1快的时钟信号。但是，也可以把时钟信号CLK2设为比时钟信号CLK1慢的时钟信号。该情况时，与第1实施方式相比，相对于对寄存器303a设定的读出模式中“0(读出禁用)”，增多“1(读出使能)”的数量即可。

(第4实施方式)

下面，说明本发明的第4实施方式。近年来，提出了将模拟处理部和模拟数字转换部等一体化的摄像元件。第4实施方式是使这种已将模拟处理部和模拟数字转换部等一体化的摄像元件，再与平坦化部一体化的示例。

图11是表示第4实施方式的摄像元件103的结构的图。图11所示的摄像元件103具有像素部501、水平转发部502、SRAM 503、写入用存储器控制器504、读出用存储器控制器505以及定时发生器(TG)506。并且，图11所示的摄像元件103与总线105连接时不经过前处理部104。

像素部501安装有：二维地配置光电二极管等光电转换元件构成的感光面；以及具有模拟处理部和模拟数字转换部的前处理部。像素部501按照来自TG 506的时钟信号进行动作。并且，模拟处理部对从像素部501的感光面得到的摄像信号中的有效部分的摄像信号，进行CDS处理和/或AGC处理。模拟数字转换部对在模拟处理部中进行了模拟处理的有效位置的摄像信号，进行模拟数字转换处理而获得摄像数据。

水平转发部502按照来自TG 506的时钟信号，向SRAM 503转发从像素部501得到的摄像数据。

SRAM 503、写入用存储器控制器504和读出用存储器控制器505构成在上述第1～第3实施方式中说明的平坦化部。即，使读出用存储器控制器505进行的从SRAM 503向总线105的摄像数据的读出数据速率，比写入用存储器控制器504进行的从水平转发部502向SRAM 503的摄像数据的写入数据速率慢，由此进行平坦化处理。另外，关于平坦化处理的具体方法，可以使用在上述第1～第3实施方式中说明的任一种方法。因此，此处省略说明。

TG 506生成用于控制像素部501内的前处理部和图像处理部107的动作定时的信号(垂直同步信号VD、水平同步信号HD、时钟信号CLK)。然后，TG 506将所生成的垂直同步信号VD、水平同步信号HD和时钟信号CLK输入像素部501、写入用存储器控制器504、读出用存储器控制器505以及摄像元件103的外部的图像处理部107。并且，TG 506也具有作为上述的处理区域确定部201的功能，确定从像素部501得到的摄像信号的有效位置，将表示所确定的有效位置的信号也分别输入像素部501、写入用存储器控制器504、读出用存储器控制器505以及图像处理部107。由于设有TG 506，所以不需要图1所示的TG 116。

如以上说明的那样，根据第4实施方式，即使是在摄像元件103中安装了混合有平坦化部和前处理部的结构，也能够进行平坦化处理。

本领域技术人员能够容易预见附加的优点和变形。因此，本发明并不限于具体细节及代表实施例。因此，可以在不脱离本发明的精神或附带的权利要求及其等效物所定义的发明概念的范围内进行各种变形。

Claims (9)

1.一种摄像装置，其具有：

摄像部，其输出摄像信号；

第1存储部，其存储有所述摄像信号；以及

平坦化部，其进行平坦化，该平坦化是在从所述摄像部输出预定量的摄像信号的水平扫描期间内，将从所述摄像部输出的预定量的摄像信号在时间上均等地存储在所述第1存储部中。

2.根据权利要求1所述的摄像装置，其中，

所述平坦化部具有：

第2存储部，其存储有从所述摄像部输出的摄像信号；

写入控制部，其控制所述摄像信号从所述摄像部向所述第2存储部的写入；以及

读出控制部，其以比所述写入控制部控制的所述摄像信号从所述摄像部向所述第2存储部的写入速度慢的读出速度，控制所述摄像信号从所述第2存储部向所述第1存储部的读出。

3.根据权利要求2所述的摄像装置，其中，

所述写入控制部针对时钟信号的一次输入进行一次所述摄像信号的写入控制，并且所述读出控制部针对时钟信号的多次输入，进行次数少于所述多次的所述摄像信号的读出控制。

4.根据权利要求3所述的摄像装置，其中，

所述读出控制部具有设定读出模式的寄存器，该读出模式用于针对所述时钟信号的多次输入，进行次数少于所述多次的所述摄像信号的读出控制。

5.根据权利要求3所述的摄像装置，其中，

输入所述写入控制部的时钟信号与输入所述读出控制部的时钟信号是不同速度的时钟信号。

6.根据权利要求2所述的摄像装置，其中，

所述写入控制部针对时钟信号的一次输入进行一次所述摄像信号的写入控制，并且所述读出控制部针对比输入到所述写入控制部的时钟信号慢的时钟信号的一次输入，进行一次所述摄像信号的读出控制。

7.根据权利要求1～6中任一项所述的摄像装置，其中，

所述平坦化部与所述摄像部成为一体。

8.根据权利要求1～6中任一项所述的摄像装置，其中，

所述平坦化部在所述摄像装置的动态图像摄影时或实时取景显示时进行所述平坦化。

9.根据权利要求7所述的摄像装置，其中，

所述平坦化部在所述摄像装置的动态图像摄影时或实时取景显示时进行所述平坦化。

Images