CN101799704A - 一种具有精密相位控制功能的多通道dds信号发生器 - Google Patents

Abstract

本发明公开了一种具有精密相位控制功能的多通道DDS信号发生器，包括：时钟发生器、多个通道的DDS信号产生单元、控制系统以及内嵌相位校准模块。在采样时钟信号的作用下，各个通道的DDS信号产生单元输出的波形信号构成用户想要的具有一定相位差的波形信号；内嵌相位校准模块对通道间输出波形信号相位差进行测量，获得通道间输出波形信号相位差的实际值反馈给控制系统，由控制系统根据通道间输出波形信号相位差的实际值和用户设定相位差的理想值，计算出通道间固有相位差误差，并调节控制系统输出给各个通道的DDS信号产生单元的相位控制字，对固有相位差误差进行补偿，使各个通道输出波形信号的相位差误差减小，这样通道间输出波形信号的相位差得到精密控制。

Description

一种具有精密相位控制功能的多通道DDS信号发生器

技术领域

本发明涉及一种基于DDS的多通道信号发生器，具体来讲，涉及一种具有精密相位控制功能的多通道DDS信号发生器。

背景技术

DDS(Direct Digital Synthesis直接数字合成)信号发生器是目前信号发生器的主流产品，其具有低成本、低功耗、高分辨率、快速转换时间、可以产生任意波形以及切换时输出波形相位连续等特点。

DDS信号发生器的基本原理是基于取样技术和计算技术，通过数字合成来生成频率和相位对于固定的参考频率可调的信号。以两通道DDS信号源为例，其结构如图1所示，主要包括时钟发生器1、通道1相位累加器201和通道2相位累加器301、通道1相位加法器202和通道2相位加法器302、通道1波形查找表203和通道2波形查找表303、通道1数模转换器(DAC)204和通道2数模转换器(DAC)304。

时钟发生器1产生采样时钟信号CLK。每一个采样时钟的上升沿，N位的通道1相位累加器201、通道2相位累加器301的输出分别与通道1、2的频率控制字K1、K2进行一次累加操作，输出的高A位分别送到通道1相位加法器202、通道2相位加法器302分别与通道1、2相位控制字P1、P2相加，实现波形的初始相位控制，通道1相位加法器202、通道2相位加法器302的输出分别作为地址信号对通道1波形查找表203、通道2波形查找表303进行寻址，将波形的相位信息转换为幅度信息，通道1数模转换器(DAC)204和通道2数模转换器(DAC)304完成数字波形到模拟波形之间的转换，输出用户想要的波形信号。输出频率f_o，采样频率f_c之间的关系可表示为：

$f_o=\frac{K}{2^N}{f}_c$ 其中K＝K₁，K₂                             (1)

不考虑模拟通道的影响，要想实现输出通道间的相位差，可通过调节通道1、2的初始相位偏移值，即相位控制字P1、P2来实现输出信号的不同相位。由采样原理可知，如果通道1、2采样时钟与频率控制字相同，同时设定相同的或不同的相位控制字P1、P2，那么在原理上就具备了实现输出两路具有一定相位差的同频信号的可能性。通过设置不同的相位控制字P1、P2，可实现输出波形初始相位的改变。由图1可知，输出信号的初始相位为：

$p_o=\frac{P}{2^A}2\mathrm{\π}$ 其中P＝P₁，P₂                                    (2)

根据公式(2)设置通道1、2的相位控制字P1、P2，理论上即可实现不同通道输出信号的不同相位值。

在一些应用中，不仅需要多路信号同时输出，还要求输出的多路信号保持一定的相位关系。要求严格的场合，两通道输出信号之间的相位偏差甚至小于0.1°。由于电路布局布线、不同芯片间延迟时间的差异，往往会造成通道间采样时钟的偏差以及输出通道间的延迟，反映在输出信号上，则是实际相位与理想相位之间的相位误差较大。因此，对于相位精度要求高的场合，单纯从物理上保证非常困难。

发明内容

本发明的目的在于克服现有技术的不足，提供一种具有精密相位控制功能的多通道DDS信号发生器，使输出波形信号的相位差误差减小。

为实现上述发明目的，本发明的具有精密相位控制功能的多通道DDS信号发生器，包括：

时钟发生器，用于产生采样时钟信号；

多个通道的DDS信号产生单元，每个通道的DDS信号产生单元包括相位累加器、相位加法器、波形查找表和数模转换器；每个通道的DDS信号产生单元中的相位累加器、相位加法器位数相同，并分别输入相同的频率控制字和不同的相位控制字；

控制系统，用于根据用户指令输出所述的相同的频率控制字和不同的相位控制字；

在采样时钟信号的作用下，每一个采样时钟，每个通道的DDS信号产生单元的相位累加器的输出与频率控制字进行一次累加操作，输出的高A位送到相位加法器与相位控制字相加，实现波形信号的初始相位控制，相位加法器的输出作为地址信号对波形查找表进行寻址，将波形的相位信息转换为幅度信息，然后输出到数模转换器中完成数字波形到模拟波形之间的转换，输出波形信号；各个通道的DDS信号产生单元输出的波形信号构成用户想要的具有设定相位差的波形信号；

其特征在于，还包括：

一内嵌相位校准模块，与各个通道的DDS信号产生单元输出的波形信号相连接，用于对通道间输出波形信号相位差的测量，获得通道间输出波形信号相位差的实际值；

获得的通道间输出波形信号相位差的实际值反馈给控制系统，由控制系统根据通道间输出波形信号相位差的实际值和用户设定相位差的理想值，计算出通道间固有相位差误差，并根据通道间固有相位差误差调节控制系统输出给各个通道的DDS信号产生单元的相位控制字，对固有相位差误差进行补偿，使各个通道输出波形信号的相位差误差减小，这样通道间输出波形信号的相位差得到精密控制。

本发明的发明目的是这样实现的：

从通道间输出波形信号的相位差误差来源看，它是一种固有的系统误差。为此，在本发明中，在现有的多通道DDS信号发生器中内嵌相位校准模块，通过对通道间相位差的测量，获得通道间输出波形信号相位差的实际值，然后将其反馈给控制系统，计算出通道间固有相位差误差，然后调节控制系统输出给各个通道的DDS信号产生单元的相位控制字，对固有相位差误差进行补偿，使各个通道输出波形信号的相位差误差减小，这样通道间输出波形信号的相位差得到了精密控制。

附图说明

图1是现有技术的双通道DDS信号发生器的原理框图；

图2是本发明具有精密相位控制功能的双通道DDS信号发生器的内嵌相位校准模块的一种具体实施方式原理图；

图3是含图2所示内嵌相位校准模块的具有精密相位控制功能的双通道DDS信号发生器的一种具体实施方式原理图。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。

图1是现有技术的双通道DDS信号发生器的原理框图。在背景技术中，已经对现有技术的双通道DDS信号发生器的构成和工作原理进行了详细说明，在此不再赘述。

图2是本发明具有精密相位控制功能的双通道DDS信号发生器的内嵌相位校准模块的一种具体实施方式原理图。

在本实施例中，为方便叙述，以双通道DDS信号发生器的内嵌相位校准模块进行描述和说明，大于两个通道的DDS信号发生器的构成和工作原理是完全一致的。

在本实施例中，内嵌相位校准模块包括：

一双通道ADC转换器401；

一触发信号发生电路402，与双通道ADC转换器401连接，用于对采样时钟CLK进行M₁分频，产生双通道ADC转换器401的采样时钟，同时对采样时钟CLK进行M₂次计数，产生一个宽度为M₂T的采样门控信号，用于启动和终止双通道ADC转换器401对通道1、通道2输出波形信号v₁(t)、v₂(t)的同时采样，获得通道1、通道2波形信号v₁(t)、v₂(t)的M个样本数据，其中T为采样时钟CLK的周期，M＝M₂/M₁；

一FIFO存储器403，与双通道ADC转换器401连接，用于M个样本数据的存储；

一CPU 404，与触发信号发生电路402、FIFO存储器403连接，用于控制触发信号发生电路402采样门控信号的产生，以及从FIFO存储器403中读取M个样本数据，并根据M个样本数据计算得出通道1、通道2输出波形信号相位差的实际值φ：

$\mathrm{\φ}=\arccos \left(\frac{2R_{\mathrm{xy}}}{V_1{V}_2}\right),---\left(3\right)$

其中：

$V_1=\sqrt{2R_{\mathrm{xx}}},$ $V_2=\sqrt{2R_{\mathrm{yy}}}$

$R_{\mathrm{xy}}=\frac{1}{M}\underset{n=0}{\overset{M-1}{\mathrm{\Σ}}}{v}_1\left(n{N}_{1}T\right)v_2\left(n{N}_{1}T\right),$ $R_{\mathrm{xx}}=\frac{1}{M}\underset{n=0}{\overset{M-1}{\mathrm{\Σ}}}{v}_1^2\left(n{N}_{1}T\right),$ $R_{\mathrm{yy}}=\frac{1}{M}\underset{n=0}{\overset{M-1}{\mathrm{\Σ}}}{v}_1^2\left(n{N}_{1}T\right).$

在本实施例中，根据数字相关法测量输出波形信号相位差的实际值，具有计算量小，较高的相位差测量精度，所需硬件开销少的优点，因此非常适合用于实时性要求比较高的场合。另外，在本实施例中，采用单片集成双通道AD转换器对两个通道输出的波形信号v₁(t)、v₂(t)信号同时进行采样，可以较好的消除两路信号传播延迟的影响。最后，在本实施例中，还对采样时钟CLK进行M1分频，产生作为双通道ADC转换器401采样的时钟，这样整个内嵌相位校准模块的采样电路，即双通道ADC转换器401、FIFO存储器403工作在较低频率下，减少了电路的复杂性。

图3是含图2所示内嵌相位校准模块的具有精密相位控制功能的双通道DDS信号发生器的一种具体实施方式原理图。

在本实施例中，如图所示，具有精密相位控制功能的双通道DDS信号发生器，包括：时钟发生器1，用于产生采样时钟信号CLK。

两个通道的DDS信号产生单元2、3，每个通道，即通道1、通道2的DDS信号产生单元2、3包括相位累加器201、301、相位加法器202、302、波形查找表203、303和数模转换器204、304；每个通道的DDS信号产生单元2、3中的201、301、相位加法器202、302的位数相同，并分别输入相同的频率控制字K1、K2，即K1＝K2和不同的相位控制字P1、P2，即P1＝P2；这样，两个通道的DDS信号产生单元2、3输出频率相同、但具有一定固定相位差的通道1、通道2波形信号v₁(t)、v₂(t)。

在本实施例中，控制系统和内嵌相位校准模块中的CPU 404共用，用于根据用户指令输出所述的相同的频率控制字K1、K2和不同的相位控制字P1、P2。

在采样时钟信号CLK的作用下，每一个采样时钟，每个通道的DDS信号产生单元2、3的相位累加器201、301的输出与频率控制字K1、K2进行一次累加操作，输出的高A位送到相位加法器202、302与相位控制字P1、P2相加，实现波形信号的初始相位控制，相位加法器202、302的输出作为地址信号对波形查找表203、303进行寻址，将波形的相位差信息转换为幅度信息，然后输出到数模转换器204、304中完成数字波形到模拟波形之间的转换，输出波形信号；两个通道的DDS信号产生单元2、3输出的波形信号构成用户想要的具有一定相位差的波形信号v₁(t)、v₂(t)；

内嵌相位校准模块4，与两个通道的DDS信号产生单元2、3输出的波形信号v₁(t)、v₂(t)相连接，用于对通道间输出波形信号v₁(t)、v₂(t)相位差的测量，获得通道1、2输出波形信号v₁(t)、v₂(t)相位差的实际值φ；内嵌相位校准模块4的构成和工作原理已经在前面进行了全面的描述，在此不再赘述。

获得的通道间输出波形信号相位差的实际值φ反馈给控制系统，在本实施例中，由于控制系统和内嵌相位校准模块中的CPU 404共用，因此，此时，只是调用另一段程序即可，由控制系统，即CPU 404根据通道间输出波形信号相位差的实际值和用户设定相位差的理想值，计算出通道间固有相位差误差，并根据通道间固有相位差误差调节控制系统输出给通道1、2的DDS信号产生单元的相位控制字，对固有相位差误差进行补偿，使通道1、2输出波形信号v₁(t)、v₂(t)的相位差误差减小，这样通道间输出波形信号v₁(t)、v₂(t)的相位差得到精密控制，保证通道间相位差输出的精度。

在本实施例中，CPU 404，即中央处理模块由一片高性能的微处理器结合相应的外围电路构成，对整个信号发生器进行总体控制，主要负责：1、将用户要求译码成各模块参数，再将参数转换成各模块要求格式的控制信号传送到相应模块，如输入到相位累加模块的频率控制字K1、K2，输入到相位加法器的相位控制字P1、P2，即现有技术DDS信号发生器的控制系统功能；2、从内嵌相位校准模块的FIFO存储器403中读取样本数据，计算得到通道1、2输出波形信号v₁(t)、v₂(t)相位差的实际值φ；3、根据通道1、2输出波形信号v₁(t)、v₂(t)相位差的实际值φ和用户设定相位差的理想值，计算出通道间固有相位差误差，并根据通道间固有相位差误差调节输出给各个通道的DDS信号产生单元的相位控制字P1、P2，对固有相位差误差进行补偿。

尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims (2)

1.一种具有精密相位控制功能的多通道DDS信号发生器，包括：

时钟发生器，用于产生采样时钟信号；

多个通道的DDS信号产生单元，每个通道的DDS信号产生单元包括相位累加器、相位加法器、波形查找表和数模转换器；每个通道的DDS信号产生单元中的相位累加器、相位加法器位数相同，并分别输入相同的频率控制字和不同的相位控制字；

控制系统，用于根据用户指令输出所述的相同的频率控制字和不同的相位控制字；

在采样时钟信号的作用下，每一个采样时钟，每个通道的DDS信号产生单元的相位累加器的输出与频率控制字进行一次累加操作，输出的高A位送到相位加法器与相位控制字相加，实现波形信号的初始相位控制，相位加法器的输出作为地址信号对波形查找表进行寻址，将波形的相位信息转换为幅度信息，然后输出到数模转换器中完成数字波形到模拟波形之间的转换，输出波形信号；各个通道的DDS信号产生单元输出的波形信号构成用户想要的具有特定相位差的波形信号。

其特征在于，还包括：

一内嵌相位校准模块，与各个通道的DDS信号产生单元输出的波形信号相连接，用于对通道间输出波形信号相位差的测量，获得通道间输出波形信号相位差的实际值；

获得的通道间输出波形信号相位差的实际值反馈给控制系统，由控制系统根据通道间输出波形信号相位差的实际值和用户设定相位差的理想值，计算出通道间固有相位差误差，并根据通道间固有相位差误差调节控制系统输出给各个通道的DDS信号产生单元的相位控制字，对固有相位差误差进行补偿，使各个通道输出波形信号的相位差误差减小，这样通道间输出波形信号的相位差得到精密控制。

2.根据权利要求1所述的多通道DDS信号发生器，其特征在于，所述的多通道DDS信号发生器为双通道，所述的内嵌相位校准模块包括：

一双通道ADC转换器；

一触发信号发生电路，与双通道ADC转换器连接，用于对采样时钟进行M₁分频，产生双通道ADC转换器的采样时钟，同时对采样时钟进行M₂次计数，产生一个宽度为M₂T的采样门控信号，用于启动和终止双通道ADC转换器对通道1、通道2输出波形信号v₁(t)、v₂(t)的同时采样，获得通道1、通道2波形信号v₁(t)、v₂(t)的M个样本数据，其中T为采样时钟的周期，M＝M₂/M₁；

一FIFO存储器，与双通道ADC转换器连接，用于M个样本数据的存储；

一CPU，与触发信号发生电路、FIFO存储器连接，用于控制触发信号发生电路采样门控信号的产生，以及从FIFO存储器中读取M个样本数据，并根据M个样本数据计算得出通道1、通道2输出波形信号相位差的实际值φ：

$\mathrm{\φ}=\arccos \left(\frac{2R_{\mathrm{xy}}}{V_1{V}_2}\right),$

其中：

$V_1=\sqrt{2R_{\mathrm{xx}}}$ $V_2=\sqrt{2R_{\mathrm{yy}}}$

$R_{\mathrm{xy}}=\frac{1}{M}\underset{n=0}{\overset{M-1}{\mathrm{\Σ}}}{v}_1\left(n{N}_{1}T\right)v_2\left(n{N}_{1}T\right),$ $R_{\mathrm{xx}}=\frac{1}{M}\underset{n=0}{\overset{M-1}{\mathrm{\Σ}}}{v}_1^2\left(n{N}_{1}T\right),$ $R_{\mathrm{yy}}=\frac{1}{M}\underset{n=0}{\overset{M-1}{\mathrm{\Σ}}}{v}_1^2\left(n{N}_{1}T\right).$

Images