CN101796634A - 包括功率半导体管芯和具有暴露表面部分的热沉的子组件 - Google Patents

包括功率半导体管芯和具有暴露表面部分的热沉的子组件 Download PDF

Info

Publication number
CN101796634A
CN101796634A CN200880104978.5A CN200880104978A CN101796634A CN 101796634 A CN101796634 A CN 101796634A CN 200880104978 A CN200880104978 A CN 200880104978A CN 101796634 A CN101796634 A CN 101796634A
Authority
CN
China
Prior art keywords
heat sink
polymer layer
patterned polymer
layer
solder material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880104978.5A
Other languages
English (en)
Other versions
CN101796634B (zh
Inventor
江挽澜
林光汉
彭智平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay General Semiconductor LLC
Original Assignee
Vishay General Semiconductor LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vishay General Semiconductor LLC filed Critical Vishay General Semiconductor LLC
Publication of CN101796634A publication Critical patent/CN101796634A/zh
Application granted granted Critical
Publication of CN101796634B publication Critical patent/CN101796634B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4093—Snap-on arrangements, e.g. clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一种半导体组件包括具有热沉的第一子组件。焊料材料设置在热沉的第一表面中的暴露部分上。功率半导体管芯位于热沉的第一表面上，并且通过焊料材料与其热耦合。封装构图聚合物层设置在热沉的与第一表面相对的第二表面上，并且限定热沉的内表面部分。设置半导体封装，第一子组件、焊料材料和管芯位于半导体封装中，使得热沉的第二表面的内表面部分没有被半导体封装包围。

Description

包括功率半导体管芯和具有暴露表面部分的热沉的子组件
相关申请的交叉引用
本申请涉及与其同一日期递交、名称为“Subassembly That IncludesA Power Semiconductor Die And A Heat Sink And Method of FormingSame”、序号为11/827,593的美国专利申请，其全部内容通过引用结合于此。
技术领域
本发明涉及用于电子设备所使用的半导体器件的安装组件和封装，更具体而言，涉及功率半导体器件的安装组件和封装。
背景技术
随着电子行业的发展，电子器件趋于小型化。这种趋势影响了半导体封装技术，半导体封装技术使裸IC芯片与其他组件之间能够进行连接。通常，半导体封装的占用面积(footprint)大于芯片的占用面积。为了适应小型化趋势，已缩小封装和芯片之间的尺寸差异，由此产生了被称作芯片级封装(CSP)的新封装类型。芯片级封装被粗略定义为比裸硅管芯多占用不超过约20％的附加面积(长度和宽度)的封装。芯片级封装的焊料球小于根据联合电子设备工程委员会(JEDEC)的国际标准布置的球栅阵列(BGA)。当用于个人和便携式电子装置时，越小越好，并且各种产品需要不同的芯片级封装类型，当前这些芯片级封装类型的宽阵列是可得到的。
某些半导体器件被设计用于在紧凑的空间中处理相对高的电压。例如，通常在电子电源等中，安装暴露于大于100VAC(例如，265VAC或415VAC)的RMS电压的半导体器件。这些半导体器件会消耗相对大的功率，因此常常相应地被安装到热沉等器件上，并且电连接到各种类型的电子设备。
许多这类用于电源应用的半导体器件通用于JEDEC标准TO-220和DO-218封装(www.jedec.org)。在图1中示出示例性的TO-220封装110。TO-220封装110包括压力钳140、定位器130、热沉120、插入在封装110与热沉120之间的分隔件150和半导体管芯(图1中未示出)，并且引线114从封装110的一侧穿出。高压半导体器件还可以在与TO-220封装相类似的各种其他封装中是可用的。
每年，对更快、更小、更轻和成本更低的电子系统的持续关注正使得组件、板和系统封装更加复杂。这种复杂性的增加是由于作为电子产品小型化的关键的更精细的节距和更薄的阵列表面安装封装的更广泛使用造成的。随着更精细节距(0.80、0.65、0.50和0.40mm)阵列型封装更广泛的使用，用于台式计算机系统的典型系统母板上的大多数部件保持在1.27和1.00mm的节距表面安装部件。便携式系统以更快的速度转向更精细的节距。部件的节距和整体外形高度对于制造工艺的复杂性起到了至关重要的作用。使用节距更精细、低外形的部件需要按更紧凑的规格限制来操作的组装设备和工艺。需要更高精确度的组装工艺包括：取放、焊料膏印刷施用、回流、检查和返工。使用节距更精细、更低外形的部件使复杂性增加，这样会对成品得率和返工制造组件产生不利影响，使其更复杂且成本更高。
会降低成品得率的封装工艺的一个方面是半导体管芯可以安装到热沉或散热块的精确度。该工艺的精确度主要取决于所采用的取放机器。另外，也会降低成品得率的封装工艺的另一封装方面是能够控制焊料厚度的精确度。
发明内容
根据本发明，提供了一种半导体组件。该半导体组件包括具有热沉的第一子组件。焊料材料设置在热沉的第一表面的暴露部分上。功率半导体管芯位于热沉的第一表面上，并且通过焊料材料与其热耦合。封装构图聚合物层设置在热沉的与第一表面相对的第二表面上，并且限定了热沉的内表面部分。设置半导体封装，其中第一子组件、焊料材料和管芯位于其内，使得热沉的第二表面的内表面部分不由半导体封装包围。
根据本发明的一个方面，半导体组件还可以包括半导体封装，第一子组件、焊料和管芯位于半导体封装中。
根据本发明的另一方面，半导体封装可以是芯片级封装。
根据本发明的另一方面，第一构图聚合物层和第二构图聚合物层中的至少一个可以包括聚酰亚胺。
根据本发明的另一方面，功率半导体管芯可以具有给定形状的占用面积，并且第一构图聚合物层与所述给定形状相符。
根据本发明的另一方面，半导体组件还可以包括第二子组件。第二子组件可以包括第二热沉和第三第一构图聚合物层，所述第三构图聚合物层设置在热沉的表面上，以限定了该表面的暴露部分，所述表面的暴露部分从所述第三层沿着第二热沉表面径向向内延伸。第二子组件还包括第四构图聚合物层，所述第四构图聚合物层设置在第三构图聚合物层的径向靠外的部分上。第三层和第四层限定了用于容纳功率半导体管芯的单元。第二焊料材料设置在第二热沉表面的暴露部分上。功率半导体管芯还位于第三层的径向向内的部分上的单元内，并且通过第二焊料材料热耦合到第二热沉。
根据本发明的另一方面，提供了一种半导体组件，该半导体组件包括：热沉和第一构图聚合物层，所述第一构图聚合物层设置在热沉的表面上，以限定了改第一表面的暴露部分。第一表面的暴露部分从第一层沿着热沉表面径向向内延伸。在热沉表面的暴露部分上设置焊料材料，并且在第一构图层上设置功率半导体管芯，并且功率半导体管芯通过焊料材料热耦合到热沉。
附图说明
图1示出功率半导体管芯的示例性封装。
图2(a)和2(b)分别示出待安装到半导体管芯的第一热沉和在热沉上形成的第一构图聚合物层的横截面图和顶视图。
图3(a)和3(b)分别示出在第一热沉上形成的构图聚合物层的横截面图和顶视图。
图4(a)和4(b)分别示出位于第一热沉表面上的焊料材料的横截面图和顶视图。
图5(a)和5(b)分别示出设置在第一热沉上并且接触构图聚合物层之一的功率半导体管芯的横截面图和顶视图。
图6(a)和6(b)分别示出施用到半导体管芯的暴露表面的焊料材料的横截面图和顶视图。
图7(a)和7(b)分别示出包括安装到两个热沉的半导体管芯的成品半导体组件的横截面图和顶视图。
图8(a)和8(b)分别示出当只有管芯的x-y位置受聚合物限制时待安装到半导体管芯的第一热沉和在热沉上形成的第一构图聚合物层的横截面图和顶视图。
图9(a)和9(b)分别示出位于图8(a)和图8(b)所示的第一热沉的表面上的焊料材料的横截面图和顶视图。
图10(a)和10(b)分别示出位于图9(a)和图9(b)所示的第一热沉上的功率半导体管芯的横截面图和顶视图。
图11(a)和11(b)分别示出施用到图10(a)和图10(b)所示的半导体管芯的暴露表面的焊料材料的横截面图和顶视图。
图12(a)和12(b)分别示出包括参照图8至图11的安装到两个热沉的半导体管芯的成品半导体组件的横截面图和顶视图。
图13(a)和13(b)分别示出当只有焊料厚度受聚合物控制时待安装到半导体管芯的第一热沉和在热沉上形成的第一构图聚合物层的横截面图和顶视图。
图14(a)和14(b)分别示出位于图13(a)和图13(b)所示的第一热沉表面上的焊料材料的横截面图和顶视图。
图15(a)和15(b)分别示出位于图14(a)和图14(b)所示的第一热沉上的功率半导体管芯的横截面图和顶视图。
图16(a)和16(b)分别示出施用到图15(a)和图15(b)所示的半导体管芯的暴露表面的焊料材料的横截面图和顶视图。
图17(a)和17(b)分别示出包括参照图13至图16的安装到两个热沉的半导体管芯的成品半导体组件的横截面图和顶视图。
图18a和图18b分别示出将由半导体壳体封装的半导体组装的横截面图和顶视图。
图19a和图19b示出在半导体组件周围施用的制模化合物。
图20a和图20b分别示出半导体组件的横截面图和顶视图，在该半导体组件中，一片可移除条带应用于顶部热沉的外表面。
图21a和图21b示出在半导体组件周围进行施用之后的制模化合物。
图22a和图22b示出在去除可移除条带之后由此使得顶部热沉的外表面能够保持暴露的图21a和图21b的半导体组件。
具体实施方式
本发明提供了一种用于半导体器件的安装系统，该安装系统克服了现有技术安装系统的上述限制。该安装系统尤其适用于分立的功率半导体器件，例如，用于功率线性和开关应用的功率半导体器件。这类器件的示例包括，但不限于，电阻器、整流器、晶体管等。例如，本文所讨论的安装系统可以结合诸如芯片级封装的表面安装技术封装来使用。可能合适的标准化封装示例包括JEDEC TO-220和DO-218封装。在随后的详细描述中，使用类似的附图标记来表示一个或多个附图中出现的类似元件。
图2(a)和图2(b)分别示出待安装到半导体管芯的第一热沉210的横截面图和顶视图。热沉210可以由任何合适的导热材料形成，这些导热材料例如是，但不限于，Cu、Al及其合金。根据本发明，可固化聚合物被施用到第一热沉210的上表面，并且使用已知的丝网印刷(stenciling and screening)技术对其进行构图，以形成第一构图聚合物层212。合适的聚合物包括，但不限于，聚酰亚胺、硅橡胶和氟橡胶。第一构图聚合物层212限定了其中可以放置有焊料的单元211的侧壁。接着，在图3(a)和3(b)中，再次使用已知的丝网印刷技术，在第一聚合物层212上方形成第二构图聚合物层214。第二构图聚合物层214限定了其内要放置管芯的边界。第一构图层212的暴露部分213(即，没有被第二构图层214覆盖的那些部分)限定了最终在其上可以安装管芯的表面。如图4(a)和图4(b)所示，在形成第一构图聚合物层和第二构图聚合物层之后，例如使用注射器以传统方式将焊料216分发到在热沉210上的由第一构图层212限定的单元211内。在图5中，取放组装机器或机器人用于将半导体管芯218定位在第一构图层212的暴露部分213上。第二构图层214的边界有助于管芯在热沉210上的精确放置和对准。
可以对第二热沉重复图2至图5所示的工艺，第二热沉将与管芯218的与第一热沉210相对的面接触。在这种情况下，第二热沉220首先经历图2至图4所示的工艺步骤，以在第二热沉220上形成第一构图层212和第二构图层214。接着，如图6(a)和图6(b)所示，将焊料222分发到管芯218的暴露表面上。然后，将第二热沉子组件(即，在其上设置有具有构图层212和214的热沉220)设置在管芯218上方，使得管芯218接触第二热沉子组件的第二构图层212的暴露表面部分。图7(a)和图7(b)分别示出了包括安装到两个热沉的半导体管芯的成品半导体组件的横截面图和顶视图。
使用图2至图7描述的安装工艺具有多个优点。例如，使用用以限制管芯在热沉上的位置的第二构图层(例如，第二构图层214)限制了管芯的旋转和面外误对准。以此方式，第二构图层与取放组装机器积极配合，以有助于放置工艺，并且结果，取放组装机器不单独负责放置管芯。另外，使用直接与热沉接触的第一构图层(例如，第一构图层212)使得能够精确控制整体焊料厚度和厚度均匀度。例如，在某些情况下，成品封装中的焊料厚度可以保持在约0.25mil至3mil的容限内。另外，因为形成第一构图层和第二构图层的聚合物通常相对柔软和柔韧，所以可以减小施加到管芯上的应力水平。
为了示出本发明的优点，根据以上讨论的技术来制造三个样品。将样品的焊料厚度分别选定为55微米、65微米和75微米。发现55微米的样品的厚度在约52.8微米与54.6微米之间变化。发现65微米的样品的厚度在约64.5微米与69.2微米之间变化。发现75微米的样品的厚度在约74.4微米与79.2微米之间变化。
由第一构图层和第二构图层限定的单元211的尺寸和形状不限于图2至图7中所示的尺寸和形状。而是，可以根据需要，选择单元的尺寸和形状，用于不同的管芯几何形状或占用面积(例如，方形、六边形、圆形)。还可以选择单元构造以符合其他因素，例如流体溢出、防止短路等。此外，构图层212和214的侧壁不限于图2至图7所示的两个构图层中每个构图层的四个聚合物线性分段。而是，可以采用聚合物分段的任何合适构造和数目。例如，可以由具有分别限定方形、矩形或圆形的形状的单个连续聚合物分段，来限定方形、矩形或圆形单元。可替选地，可以采用所需的任意数目的多个连续或不连续聚合物分段。
在上述本发明的实施例中，采用一个构图聚合物层(例如，构图层214)来限制或控制热沉210表面上的管芯的x-y位置，并且使用第二构图聚合物层(构图层212)来控制在z方向上的焊料厚度。在本发明的其他实施例中，只采用一个聚合物层来控制管芯的x-y位置和在z方向上的焊料厚度中的任一个。
图8至图10示出本发明的实施例，在该实施例中，只采用单个聚合物层来限制或控制管芯在热沉表面上的x-y位置。如再次分别示出热沉210的横截面图和平面图的图8(a)和8(b)所示，将可固化聚合物施用到第一热沉210的上表面，并且使用已知的丝网印刷技术对其进行构图，以形成用于限制或控制管芯的x-y位置的定向构图聚合物层214。定向层214限定其中可以放置有焊料的单元211的侧壁。接着，在图9(a)和图9(b)中，使用注射器以传统方式将焊料216分发到例如在热沉210上的由定向构图层214限定的单元211内。在图10(a)和图10(b)中，取放组装机器或机器人用于将半导体管芯218定位到单元211中，使得管芯218接触焊料216。定向构图层214的边界有助于管芯218在热沉210上的精确放置和对准。
可以对第二热沉重复图8至图10所示的工艺，第二热沉将与管芯218的与第一热沉210相对的面接触。在这种情况下，第二热沉220首先经历图8至图9所示的工艺步骤，以在第二热沉220上形成定向构图层。接着，如图11(a)和图11(b)所示，将焊料222分发到管芯218的暴露表面上。然后，将第二热沉子组件(即，在其上设置有具有定向构图层214的热沉220)设置在管芯218上方，使得管芯218位于由第二热沉子组件的定向构图层214限定的单元内。管芯218接触第二热沉子组件的焊料222，以形成图12所示的完整的半导体组件。
图13至图15示出本发明的实施例，在该实施例中，只采用单个聚合物层来控制在z方向上的焊料的整体厚度和厚度均匀度。如再次分别示出热沉210的横截面图和平面图的图13(a)和13(b)所示，将可固化聚合物施用到第一热沉210的上表面，并且使用已知的丝网印刷技术对其进行构图，以形成用于控制在z方向上的焊料厚度的厚度控制构图聚合物层212。接着，在图14(a)和图14(b)中，使用注射器以传统方式将焊料216分发到例如在热沉210上的由厚度控制构图层212限定的单元211内。在图15(a)和图15(b)中，取放组装机器或机器人用于将半导体管芯218定位到厚度控制层212上。
可以对第二热沉重复图13至图15所示的工艺，第二热沉将与管芯218的与第一热沉210相对的面接触。在这种情况下，第二热沉220首先经历图13至图14所示的工艺步骤，以在第二热沉220上形成厚度控制构图层212。接着，如图16(a)和图16(b)所示，将焊料222分发到管芯218的暴露表面上。然后，将第二热沉子组件(即，在其上设置有具有厚度控制构图层212的热沉220)设置在管芯218上方，使得管芯218位于第二热沉子组件的厚度控制构图层212上。管芯218接触第二热沉组件的焊料222，以形成图17所示的完整组件。
当如图7(a)和图17(a)完成了成品半导体组件时，通常就是用制模化合物密封该组件。然而，制模化合物抑制热沉210和220的散热。通过采用下述的方式暴露热沉中的一个或多个部分，可以克服这个问题。
图18(a)和图18(b)分别示出半导体组件300的横截面图和顶视图。根据本发明，将可固化聚合物施用到顶部热沉220的外表面(即，热沉220的远离管芯218的表面)，并且使用已知的丝网印刷技术对其进行构图，以形成构图聚合物层310。合适的聚合物包括，但不限于，聚酰亚胺、硅橡胶和氟橡胶。构图聚合物层310限定了单元311的侧壁。接着，如图19(a)和图19(b)所示，通常使用注射制模工艺将制模化合物320施用到半导体组件300周围。构图聚合物层310使得单元311内的顶部热沉220的外表面在制模后保持暴露，而没有发生化合物溢胶(flash)问题。通过以此方式将半导体组件制模，还减少了管芯的压应力。
图20至图22示出本发明的可替选的实施例，在这些实施例中，在使用可移除条带(tape)330来密封半导体组件之后暴露热沉中的一个或多个部分。图20(a)和图20(b)分别示出半导体组件300的横截面图和顶视图。将一片可移除条带330应用于顶部热沉220的外表面(即，热沉220的远离管芯218的表面)。接着，如图21(a)和图21(b)所示，通常使用注射制模工艺再次将制模化合物320施用到半导体组件300周围。然后，去除可移除条带330，由此使得顶部热沉220的外表面保持暴露，如图22(a)和图22(b)所示。

Claims (16)

1.一种半导体组件，包括：
第一子组件，所述第一子组件包括热沉；
焊料材料，所述焊料材料设置在所述热沉的第一表面的暴露部分上；以及
功率半导体管芯，所述功率半导体管芯位于所述热沉的第一表面上、并且通过所述焊料材料与其热耦合；
封装构图聚合物层，所述封装构图聚合物层设置在所述热沉的与所述第一表面相对的第二表面上、并且限定了所述热沉的内表面部分；以及
半导体封装，所述第一子组件、焊料材料和管芯位于所述半导体封装中，使得所述热沉的第二表面的内表面部分没有被所述半导体封装包围。
2.根据权利要求1所述的半导体组件，还包括：
第一构图聚合物层，所述第一构图聚合物层设置在所述热沉的第一表面上，以限定所述第一表面的暴露部分，所述第一表面的暴露部分从所述第一层沿着所述热沉表面径向向内延伸；
第二构图聚合物层，所述第二构图聚合物层设置在所述第一构图聚合物层的径向靠外的部分上，所述第一层和所述第二层限定了用于容纳所述功率半导体管芯的单元。
3.根据权利要求1所述的半导体组件，其中，所述半导体封装是芯片级封装。
4.根据权利要求1所述的半导体组件，其中，所述封装构图聚合物层包括：聚酰亚胺。
5.根据权利要求2所述的半导体组件，其中，所述功率半导体管芯具有给定形状的占用面积，以及所述第一构图聚合物层与所述给定形状相符。
6.根据权利要求1所述的半导体组件，还包括第二子组件，所述第二子组件包括：
第二热沉；
第三第一构图聚合物层，所述第三第一构图聚合物层设置在所述第二热沉的第一表面上，以限定所述第一表面的暴露部分，所述第一表面的暴露部分从所述第三层沿着所述第二热沉表面径向向内延伸；
第四构图聚合物层，所述第四构图聚合物层设置在所述第三构图聚合物层的径向靠外的部分上，所述第三层和所述第四层限定了用于容纳所述功率半导体管芯的单元；
第二焊料材料，所述第二焊料材料设置在所述第一热沉表面的暴露部分上；
其中，所述功率半导体管芯还位于所述第三层的径向向内的部分上的单元内、并且通过所述第二焊料材料热耦合到所述第二热沉；
第二封装构图聚合物层，所述第二封装构图聚合物层设置在所述第二热沉的与所述第一表面相对的第二表面上、并且限定了所述第二热沉的第二表面的内表面部分，以及
其中，所述半导体封装还包围所述第二子组件，使得所述第二热沉的第二表面的内表面部分没有被所述半导体封装包围。
7.一种形成半导体组件的方法，包括：
在热沉的第一表面上形成第一构图聚合物层，以限定所述第一表面的暴露部分，所述第一表面的暴露部分从所述第一层沿着所述热沉表面径向向内延伸；
在所述第一构图聚合物层的径向靠外的部分上形成第二构图聚合物层，所述第一层和所述第二层限定了用于容纳功率半导体管芯的单元；
将焊料材料施用到所述热沉表面的暴露部分上和所述单元中；
将功率半导体管芯定位在所述第一层的径向向内的部分上的所述单元内，使得所述管芯通过所述焊料材料热耦合到所述热沉；
在所述热沉的与所述第一表面相对的第二表面上形成封装构图聚合物层，并且限定了所述热沉的内表面部分；以及
形成半导体封装，所述热沉、焊料材料和管芯位于所述半导体封装中，使得所述热沉的第二表面的内表面部分没有被所述半导体封装包围。
8.根据权利要求7所述的方法，其中，所述半导体封装是芯片级封装。
9.根据权利要求7所述的方法，其中，所述功率半导体管芯具有给定形状的占用面积，以及所述第一构图聚合物层与所述给定形状相符。
10.根据权利要求7所述的方法，还包括：
在第二热沉的第一表面上形成第三第一构图聚合物层，以限定所述第二表面的暴露部分，所述第二热沉表面的所述第二表面的暴露部分从所述第三层沿着所述第二热沉表面径向向内延伸；
在所述第三构图聚合物层的径向靠外的部分上形成第四构图聚合物层，所述第三层和所述第四层限定了用于容纳所述功率半导体管芯的单元；
将第二焊料材料施用到所述第二热沉表面的暴露部分上；以及
将所述功率半导体管芯定位在所述第三层的径向向内的部分上的所述单元内；
在所述第二热沉的与所述第一表面相对的第二表面上形成第二封装构图聚合物层，并且限定了所述第二热沉的第二表面的内表面部分，以及
其中，所述半导体封装还包围所述第二热沉，使得所述第二热沉的第二表面的所述内表面部分没有被所述半导体封装包围。
11.一种形成半导体组件的方法，包括：
在热沉的第一表面上形成第一构图聚合物层，以限定所述第一表面的暴露部分，所述第一表面的所述暴露部分从所述第一层沿着所述热沉表面径向向内延伸；
在所述第一构图聚合物层的径向靠外的部分上形成第二构图聚合物层，所述第一层和所述第二层限定了用于容纳功率半导体管芯的单元；
将焊料材料施用到所述热沉表面的所述暴露部分上和所述单元中；
将功率半导体管芯定位在所述第一层的径向向内的部分上的所述单元内，使得所述管芯通过所述焊料材料热耦合到所述热沉；
将可移除条带施用到所述热沉的与所述第一表面相对的第二表面上，并且限定了所述热沉的内表面部分；
形成半导体封装，所述热沉、焊料材料和管芯位于所述半导体封装中；以及
从所述热沉的第二表面去除所述可移除条带，由此暴露所述热沉的内表面部分。
12.根据权利要求11所述的方法，其中，所述半导体封装是芯片级封装。
13.根据权利要求11所述的方法，其中，所述功率半导体管芯具有给定形状的占用面积，以及所述第一构图聚合物层与所述给定形状相符。
14.根据权利要求11所述的方法，还包括：
在第二热沉的第一表面上形成第三第一构图聚合物层，以限定所述第二表面的暴露部分，所述第二热沉表面的第二表面的所述暴露部分从所述第三层沿着所述第二热沉表面径向向内延伸；
在所述第三构图聚合物层的径向靠外的部分上形成第四构图聚合物层，所述第三层和所述第四层限定了用于容纳功率半导体管芯的单元；
将第二焊料材料施用到所述第二热沉表面的所述暴露部分上；以及
将功率半导体管芯定位在所述第三层的径向向内的部分上的所述单元内；
将第二可移除条带施用到所述第二热沉的与所述第一表面相对的第二表面上，并且限定了所述第二热沉的第二表面的内表面部分；以及
其中，所述半导体封装还包围所述第二热沉；
去除所述第二可移除条带，使得所述第二热沉的第二表面的内表面部分没有被所述半导体封装包围。
15.根据权利要求7所述的方法，其中，通过注射制模工艺形成所述半导体封装。
16.根据权利要求11所述的方法，其中，通过注射制模工艺形成所述半导体封装。
CN200880104978.5A 2007-07-12 2008-07-09 包括功率半导体管芯和具有暴露表面部分的热沉的子组件 Expired - Fee Related CN101796634B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/827,592 US7915728B2 (en) 2007-07-12 2007-07-12 Subassembly that includes a power semiconductor die and a heat sink having an exposed surface portion thereof
US11/827,592 2007-07-12
PCT/US2008/069514 WO2009009584A1 (en) 2007-07-12 2008-07-09 Subassembly that includes a power semiconductor die and a heat sink having an exposed surface portion thereof

Publications (2)

Publication Number Publication Date
CN101796634A true CN101796634A (zh) 2010-08-04
CN101796634B CN101796634B (zh) 2012-12-19

Family

ID=40229032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880104978.5A Expired - Fee Related CN101796634B (zh) 2007-07-12 2008-07-09 包括功率半导体管芯和具有暴露表面部分的热沉的子组件

Country Status (7)

Country Link
US (2) US7915728B2 (zh)
EP (1) EP2168154B1 (zh)
JP (1) JP5445973B2 (zh)
KR (1) KR101587835B1 (zh)
CN (1) CN101796634B (zh)
TW (1) TWI446494B (zh)
WO (1) WO2009009584A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915728B2 (en) 2007-07-12 2011-03-29 Vishay General Semiconductor Llc Subassembly that includes a power semiconductor die and a heat sink having an exposed surface portion thereof
US7838985B2 (en) * 2007-07-12 2010-11-23 Vishay General Semiconductor Llc Semiconductor assembly that includes a power semiconductor die located on a cell defined by first and second patterned polymer layers
US8552540B2 (en) * 2011-05-10 2013-10-08 Conexant Systems, Inc. Wafer level package with thermal pad for higher power dissipation
US9711424B2 (en) * 2012-09-17 2017-07-18 Littelfuse, Inc. Low thermal stress package for large area semiconductor dies
CN103531551A (zh) * 2013-09-26 2014-01-22 杰群电子科技（东莞）有限公司 一种半导体封装结构及其成型方法
DE102016204547A1 (de) * 2016-03-18 2017-09-21 Koenig & Bauer Ag Verfahren zur Konfigurierung einer Trocknereinrichtung in einer Druckmaschine und eine Druckmaschine

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US458073A (en) * 1891-08-18 Motoren-pabrik-deutz
US4043027A (en) * 1963-12-16 1977-08-23 Texas Instruments Incorporated Process for encapsulating electronic components in plastic
US4504435A (en) * 1982-10-04 1985-03-12 Texas Instruments Incorporated Method for semiconductor device packaging
US4858073A (en) 1986-12-10 1989-08-15 Akzo America Inc. Metal substrated printed circuit
US5070039A (en) * 1989-04-13 1991-12-03 Texas Instruments Incorporated Method of making an integrated circuit using a pre-served dam bar to reduce mold flash and to facilitate flash removal
US5175612A (en) * 1989-12-19 1992-12-29 Lsi Logic Corporation Heat sink for semiconductor device assembly
JP2901091B2 (ja) * 1990-09-27 1999-06-02 株式会社日立製作所 半導体装置
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
JPH06209054A (ja) * 1993-01-08 1994-07-26 Mitsubishi Electric Corp 半導体装置
JP2590747B2 (ja) * 1994-07-29 1997-03-12 日本電気株式会社 半導体装置の製造方法
US5876765A (en) * 1995-11-09 1999-03-02 Micron Technology, Inc. Injection molding equipment for encapsulating semiconductor die and the like
US5757073A (en) * 1996-12-13 1998-05-26 International Business Machines Corporation Heatsink and package structure for wirebond chip rework and replacement
US6387732B1 (en) * 1999-06-18 2002-05-14 Micron Technology, Inc. Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
KR100298827B1 (ko) * 1999-07-09 2001-11-01 윤종용 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
US6362517B1 (en) * 1999-09-22 2002-03-26 Michael Ray Bell High voltage package for electronic device
US6560108B2 (en) * 2000-02-16 2003-05-06 Hughes Electronics Corporation Chip scale packaging on CTE matched printed wiring boards
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
US6507120B2 (en) * 2000-12-22 2003-01-14 Siliconware Precision Industries Co., Ltd. Flip chip type quad flat non-leaded package
SG114508A1 (en) * 2001-11-02 2005-09-28 Inst Of Microelectronics Enhanced chip scale package for wire bonds dies
US6587344B1 (en) * 2002-02-13 2003-07-01 Power-One, Inc. Mounting system for high-voltage semiconductor device
US7196415B2 (en) * 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
US6767765B2 (en) * 2002-03-27 2004-07-27 Intel Corporation Methods and apparatus for disposing a thermal interface material between a heat source and a heat dissipation device
KR100867574B1 (ko) 2002-05-09 2008-11-10 페어차일드코리아반도체 주식회사 고전압 디바이스 및 그 제조방법
US20040113263A1 (en) * 2002-12-17 2004-06-17 Wan-Hua Wu Semiconductor package structure provided with heat sink fan
CN1549337A (zh) * 2003-05-09 2004-11-24 华泰电子股份有限公司 防止半导体封装件中散热片溢胶的散热片装置
US7527090B2 (en) * 2003-06-30 2009-05-05 Intel Corporation Heat dissipating device with preselected designed interface for thermal interface materials
JP3732194B2 (ja) * 2003-09-03 2006-01-05 沖電気工業株式会社 半導体装置
JP4012496B2 (ja) * 2003-09-19 2007-11-21 カシオ計算機株式会社 半導体装置
US7038311B2 (en) * 2003-12-18 2006-05-02 Texas Instruments Incorporated Thermally enhanced semiconductor package
JP4158738B2 (ja) * 2004-04-20 2008-10-01 株式会社デンソー 半導体モジュール実装構造、カード状半導体モジュール及びカード状半導体モジュール密着用受熱部材
TWI249232B (en) * 2004-10-20 2006-02-11 Siliconware Precision Industries Co Ltd Heat dissipating package structure and method for fabricating the same
JP2006339354A (ja) * 2005-06-01 2006-12-14 Tdk Corp 半導体ｉｃ及びその製造方法、並びに、半導体ｉｃ内蔵モジュール及びその製造方法
JP4610414B2 (ja) * 2005-03-22 2011-01-12 京セラ株式会社 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
CN100433308C (zh) * 2005-04-28 2008-11-12 日月光半导体制造股份有限公司 散热片及其封装结构
KR100702968B1 (ko) * 2005-11-24 2007-04-03 삼성전자주식회사 플로팅된 히트 싱크를 갖는 반도체 패키지와, 그를 이용한적층 패키지 및 그의 제조 방법
US20080290378A1 (en) * 2007-05-21 2008-11-27 Myers Bruce A Transistor package with wafer level dielectric isolation
US7915728B2 (en) 2007-07-12 2011-03-29 Vishay General Semiconductor Llc Subassembly that includes a power semiconductor die and a heat sink having an exposed surface portion thereof

Also Published As

Publication number Publication date
EP2168154A1 (en) 2010-03-31
KR20100037134A (ko) 2010-04-08
US20090014862A1 (en) 2009-01-15
CN101796634B (zh) 2012-12-19
EP2168154A4 (en) 2012-07-11
US20110171784A1 (en) 2011-07-14
US7915728B2 (en) 2011-03-29
US8252633B2 (en) 2012-08-28
EP2168154B1 (en) 2017-01-18
WO2009009584A1 (en) 2009-01-15
TW200913186A (en) 2009-03-16
JP5445973B2 (ja) 2014-03-19
KR101587835B1 (ko) 2016-01-22
JP2010533382A (ja) 2010-10-21
TWI446494B (zh) 2014-07-21

Similar Documents

Publication Publication Date Title
CN101796612B (zh) 包括功率半导体管芯和热沉的子组件及其形成方法
US7659617B2 (en) Substrate for a flexible microelectronic assembly and a method of fabricating thereof
US7754530B2 (en) Thermal enhanced low profile package structure and method for fabricating the same
US6388340B2 (en) Compliant semiconductor chip package with fan-out leads and method of making same
US7911068B2 (en) Component and method for producing a component
US6753613B2 (en) Stacked dice standoffs
CN101796634B (zh) 包括功率半导体管芯和具有暴露表面部分的热沉的子组件
CN1511342A (zh) 用于微电子封装制造的分配工艺
US20080211083A1 (en) Electronic package and manufacturing method thereof
US20060079027A1 (en) Semiconductor device and its manufacturing method
US20080251949A1 (en) Molding apparatus, molded semiconductor package using multi-layered film, fabricating and molding method for fabricating the same
CN101681852B (zh) 具有互连导电体的倒装芯片及其制作方法
US20130234330A1 (en) Semiconductor Packages and Methods of Formation Thereof
CN107689351A (zh) 封装结构
WO2006097779A1 (en) Substrate, electronic component, electronic configuration and methods of producing the same
KR100829613B1 (ko) 반도체 칩 패키지 및 그 제조 방법
US20110134612A1 (en) Rebuilt wafer assembly
US8076763B2 (en) Electrical shielding in stacked dies by using conductive die attach adhesive
US11984381B2 (en) Semiconductor package structure and method for forming the same
WO2007067982A2 (en) Flip chip mlp with conductive ink

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121219

Termination date: 20180709

CF01 Termination of patent right due to non-payment of annual fee