CN101764085A - 一种刻蚀铜的方法 - Google Patents

一种刻蚀铜的方法 Download PDF

Info

Publication number
CN101764085A
CN101764085A CN200910200623A CN200910200623A CN101764085A CN 101764085 A CN101764085 A CN 101764085A CN 200910200623 A CN200910200623 A CN 200910200623A CN 200910200623 A CN200910200623 A CN 200910200623A CN 101764085 A CN101764085 A CN 101764085A
Authority
CN
China
Prior art keywords
copper
etching
film
light
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910200623A
Other languages
English (en)
Inventor
王鹏飞
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN200910200623A priority Critical patent/CN101764085A/zh
Publication of CN101764085A publication Critical patent/CN101764085A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明属于微电子技术领域，具体公开了一种刻蚀铜的方法。该方法包括：采用湿法刻蚀并用光照射促进电化学刻蚀的技术将铜刻蚀，然后在铜上填充low-k介质。由于光的各向异性特性，本发明提出的湿法刻蚀也具有各向异性的特性，这样可以实现铜和其它多种金属的各向异性刻蚀，同时这也解决了集成电路铜互连中的low-k刻蚀、孔洞等问题。

Description

一种刻蚀铜的方法
技术领域
本发微电子技术领域，具体明涉及一种低介电常数(低k)介质与铜互联的技术，特别涉及一种刻蚀铜的方法。
背景技术
随着超大规模集成电路工艺技术的不断进步，半导体器件的特征尺寸越来越小，集成度越来越高，超大规模集成电路(ULSI)中设计的金属导线变细使得金属电阻增大，产生的热量增多，从而产生了严重的电迁移现象，同时由于线间电容和金属电阻增大引起的延迟(RC Delay)也不断恶化，这些都大大影响了半导体芯片的性能。
与传统的铝相比，铜有以下优点：第一，铜的电阻率更小(Cu：1.7μΩ/cm，Al：3μΩ/cm)。第二，铜互连线的寄生电容比铝互连线小。由于铜的电阻率比铝低，导电性好，在承受相同电流时，铜互连线横截面积比铝互连线小，因而相邻导线间的寄生电容小，信号串扰也小。铜互连线的时间参数RC比铝互连小，信号在铜互连线上传输的速度也比铝互连快，这对高速IC是很有利的。第三，铜互连线的电阻小，使得铜互连线上功耗比铝互连小。第四，铜的抗电迁移率比铝好(Cu＜107A/cm2，Al＜106A/cm2)，不会因为电迁移产生连线空洞，从而提高了器件可靠性。因此，采用铜互连的器件能满足高频、高集成度、大功率、大容量、使用寿命长的要求，传统的铝互连工艺也逐渐被铜互连工艺所取代。
由于铜在刻蚀过程中刻蚀氯化物不易挥发，因此工业界发展出铜的CMP技术，其主要过程为：首先对氧化物介质层进行刻蚀，产生用于镶嵌工艺的沟槽，然后接着沉积金属阻挡层，铜籽晶层，再通过ECP电镀工艺把沟槽内填满铜，最后，将铜平坦化。
通过CMP工艺，我们可以去除多余的Cu金属而形成嵌入式铜互连结构
当特征尺寸达到30纳米以下时，现有的铜互连技术遇到了瓶颈。比如需要5纳米厚的扩散阻挡层，然后再淀积籽晶层后沟槽几乎已被填满，而扩散阻挡层的电阻率较铜高，因此接触电阻和互连电阻会因此上升。若在铜互连结构中没有扩散阻挡层，那么便可以有效控制互连电阻，大大提高半导体芯片性能。
发明内容
本发明的目的在于提供一种在集成电路介质与铜互连工艺中刻蚀铜的方法，使由扩散阻挡层造成的互连电阻大的缺点被改善，并提升半导体芯片的性能，以利于超大规模集成电路的发展。
本发明提供的刻蚀铜的方法，采用湿法刻蚀并用光照射促进电化学刻蚀的技术将铜刻蚀，然后在铜上填充low-k介质。由于光的各向异性特性，本发明提出的湿法刻蚀也具有各向异性的特性，这样可以实现铜和其它多种金属的各向异性刻蚀。在刻蚀铜后再进行介质的填充，解决了集成电路铜互连中的低介电常数材料的刻蚀问题和介质中的孔洞带来的问题。
本发明提出的刻蚀铜的方法，包括下列步骤：
提供一个集成电路衬底；
在所述衬底上淀积铜；
在铜上形成由第一种材料构成的第一种薄膜，作为光阻层；
光刻后刻蚀第一种薄膜；
将经上述处理的衬底其放在含有双氧水和臭氧的溶液中并用光线垂直照射铜；
由于光致化学反应，被光照射的铜的刻蚀速率加快(即快于未被光照射到的铜的刻蚀速度)，从而达到异向各性刻蚀铜的效果；
在铜被刻蚀以后，去除第一种薄膜，形成铜的互连线。
上述方法中，所述光阻层的材料可以用碳。所用的光线可以是紫外线光线，也可以是其他光线。
附图说明
图1为在提供的衬底上依次形成铜界面层、碳介质层以及光阻层。
图2为光刻后刻蚀部分光阻层和部分碳介质层。
图3为在含有双氧水和臭氧的溶液中用光线垂直照射铜。
图4、图5为重复在溶液中用光线照射并刻蚀铜。
图6为铜已经被刻蚀完成。
图7为去除光阻层和碳介质层。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细的说明：
步骤1：请参照图1，提供一个衬底200，依次在上面形成一层薄膜201、薄膜202和薄膜203，衬底200为硅片或者氧化硅，薄膜201的材料为铜，薄膜202的材料为碳，薄膜203为光阻层。
步骤2：请参照图2，利用光刻技术和刻蚀技术依图样对薄膜203和薄膜202进行刻蚀。
步骤3：请参照图3，将器件浸入含有双氧水和臭氧的溶液中，并用光线300a、300b、300c和300d进行垂直照射，光线300a、300b、300c和300d为紫外线。
步骤4：请参照图4，刻蚀掉因光线照射而活性增强发生反应的铜表面204a和204b，然后重复步骤3。
步骤5：请参照图5，再次刻蚀掉因光线照射而活性增强发生反应的铜表面205a和205b，然后重复步骤3。
步骤6：请参照图6，重复步骤3、步骤4和步骤5，直至将铜刻蚀完成。
步骤7：请参照图7，去除薄膜203和薄膜202.
本发明的实施可以实现铜和其它多种金属的各向异性刻蚀，同时也就解决了集成电路铜互连中的low-k刻蚀、孔洞等问题。

Claims (3)

1.一种刻蚀铜的方法，其特征是，包括下列步骤：
提供一个集成电路衬底；
在所述衬底上淀积铜；
在铜上形成由第一种材料构成的第一种薄膜；
光刻后刻蚀部分第一种薄膜；
将其放在含有双氧水和臭氧的溶液中，并用光线垂直照射铜；
刻蚀部分铜；
去除第一种薄膜。
2.根据权利要求1所述的方法，其特征是，所述第一种材料为碳。
3.根据权利要求1所述的方法，其特征是，所述光线是紫外线。
CN200910200623A 2009-12-24 2009-12-24 一种刻蚀铜的方法 Pending CN101764085A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910200623A CN101764085A (zh) 2009-12-24 2009-12-24 一种刻蚀铜的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910200623A CN101764085A (zh) 2009-12-24 2009-12-24 一种刻蚀铜的方法

Publications (1)

Publication Number Publication Date
CN101764085A true CN101764085A (zh) 2010-06-30

Family

ID=42495169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910200623A Pending CN101764085A (zh) 2009-12-24 2009-12-24 一种刻蚀铜的方法

Country Status (1)

Country Link
CN (1) CN101764085A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764087A (zh) * 2010-01-21 2010-06-30 复旦大学 一种铜与低介电常数材料集成的方法
CN103871960A (zh) * 2012-12-14 2014-06-18 北京北方微电子基地设备工艺研究中心有限责任公司 铜刻蚀方法
CN104658965A (zh) * 2013-11-21 2015-05-27 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
CN109136926A (zh) * 2018-08-31 2019-01-04 深圳市华星光电技术有限公司 用于铜钼膜层的刻蚀方法及刻蚀装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764087A (zh) * 2010-01-21 2010-06-30 复旦大学 一种铜与低介电常数材料集成的方法
CN103871960A (zh) * 2012-12-14 2014-06-18 北京北方微电子基地设备工艺研究中心有限责任公司 铜刻蚀方法
CN104658965A (zh) * 2013-11-21 2015-05-27 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
CN109136926A (zh) * 2018-08-31 2019-01-04 深圳市华星光电技术有限公司 用于铜钼膜层的刻蚀方法及刻蚀装置
WO2020042257A1 (zh) * 2018-08-31 2020-03-05 深圳市华星光电技术有限公司 用于铜钼膜层的刻蚀方法及刻蚀装置

Similar Documents

Publication Publication Date Title
CN101366116B (zh) 制造厚布线结构的双镶嵌工艺
SG126670A1 (en) A method to avoid copper contamination on the sidewall of a via or a dual damascene structure
US10734282B2 (en) Substrate conductor structure and method
CN105393346A (zh) 带贯通电极的配线基板、其制造方法以及半导体装置
CN101764085A (zh) 一种刻蚀铜的方法
CN104112734B (zh) 双嵌套铜互连结构及其制作方法
CN101692437A (zh) 一种选择性淀积铜互连扩散阻挡层的方法
CN101764087B (zh) 一种铜与低介电常数材料集成的方法
KR20040007863A (ko) 반도체 소자의 구리 배선 형성 방법
CN103165514B (zh) 半导体结构及其形成方法
CN109427649B (zh) 半导体结构及其形成方法
KR100833424B1 (ko) 반도체 메모리 소자의 금속배선 제조방법
KR100910443B1 (ko) 구리 배선 형성 방법
CN103545245A (zh) 半导体结构的形成方法及处理方法
KR20030055802A (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법
KR100799068B1 (ko) 반도체 소자 제조 방법
US6887790B1 (en) Method of forming dummy copper plug to improve low k structure mechanical strength and plug fill uniformity
KR20040057517A (ko) 듀얼 다마신 패턴 형성 방법
KR101180697B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20050010262A (ko) 반도체소자의 금속배선 형성방법
US20080054473A1 (en) Metal Wiring and Method for Forming the Same
KR100680968B1 (ko) 반도체 소자의 제조방법
KR20060094322A (ko) 반도체 소자의 금속 배선 형성 방법
KR100596874B1 (ko) 반도체소자의 금속배선 형성방법
KR20080095654A (ko) 반도체 소자의 금속배선 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100630