CN101752346A - 高压mos器件栅氧化层可靠性的测试结构及方法 - Google Patents
高压mos器件栅氧化层可靠性的测试结构及方法 Download PDFInfo
- Publication number
- CN101752346A CN101752346A CN200810242831A CN200810242831A CN101752346A CN 101752346 A CN101752346 A CN 101752346A CN 200810242831 A CN200810242831 A CN 200810242831A CN 200810242831 A CN200810242831 A CN 200810242831A CN 101752346 A CN101752346 A CN 101752346A
- Authority
- CN
- China
- Prior art keywords
- grid
- testing
- pressure mos
- mos component
- oxidizing layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明涉及高压MOS器件栅氧化层可靠性的测试结构及其方法,将不同的测试用电流电压源探针分别与栅极和基极相连接。为了增大单个测试键中测试的栅氧化层面积,采用重复多个相同结构(通常为2个)并联的结构,其特征在于:每个重复结构的栅极使用相对独立的接触垫,共用基极接地,并通过环形保护结构部分包围测试结构,两侧的栅极接触垫连接不同的电流电压源探针,由各电流电压源同步输出测试电压并量测相应电流。应用本发明的设计方案,保证了可靠性测试的实施稳定性,也提高了可靠性测试的效率。
Description
技术领域
本发明涉及半导体器件,尤其涉及高压MOS器件栅氧化层可靠性的测试制程结构,属于半导体制造领域。
背景技术
随着半导体集成芯片的日趋细微化,目前在高压MOS器件栅氧化层可靠性的测试中,由于特征尺寸的线宽越来越小,可靠度测试键的尺寸也会相应的变小,金属连线的线宽也会随之变窄。在某些测试结构需要累计一定面积或者一定长度的时候,往往就需要几个重复相同的结构(至少为2个),这样一些公用端的金属连线势必就会拉长。如图1所示的现有测试结构是:采用一个公共的栅极端1以及一个公共的基极端2,几个相同结构并联,并且公共基极接地,外部测试用的电流电压源在实际工作时连接到公共栅极的接触垫上。而公共基极需要通过金属连线连接到多个相同的结构上,达到基极共同接地的效果。但这样的结构在实际的测试作业中,由于公共栅极的接触垫需要承载高达40V及40V以上的电压,同时由于几个相同结构并联的情况下同时存在较大的漏电,较大的漏电通过栅极、氧化层,最后流向基极。在此过程中,金属连线就承载较高的功率。因此,在有些情况下,该被测元件的栅氧化层并未被击穿的时候,由于金属连线承载的高功率,造成其熔断,阻碍了可靠性测试的可持续进行。
故而,为了解决这个问题,保证高压MOS器件栅氧化层可靠性测试的实施稳定性以及改善其测试结果的精确程度,便成为该行业技术人员钻研的一个重要课题。
发明内容
针对上述现有技术的存在的缺陷,本发明的目的旨在提供一种高压MOS器件栅氧化层可靠性的测试结构及方法,防止由于金属连线的熔断对整个可靠性测试的不利影响。
为达成上述目的,本发明提出的技术方案为:
高压MOS器件栅氧化层可靠性的测试结构,在有多个重复相同结构并联的测试结构中,对应每个结构进行独立的测试,其特征在于:所述的栅极根据重复的结构数量,每个栅极通过金属连线分别连接至相对独立的接触垫,并连接不同的电流电压源探针,且所述共用基极接地。
进一步地,所述基极与两侧栅极之间连接有环状保护结构,将测试结构部分包围,保证测试结构与基极的充分连接。
为实现本发明的目的,其技术方案还包括:高压MOS器件栅氧化层可靠性的测试方法,其特征在于:将每个高压MOS器件的栅极接触垫分别与同一基极相连形成夹心状的并联结构,保持基极始终接地,同时采用多个电流电压源一一对应地连接到各栅极接触垫的方式,进行高压MOS器件栅氧化层可靠性测试,且所述的多个电压源为同步输出。
本发明高压MOS器件栅氧化层可靠性的测试结构及方法,在实际的制程应用中,通过设在公共基极两侧相独立的栅极接触垫分别连接不同的电流电压源,且用环状保护结构以部分包围测试结构的方式,保证测试结构与基极的充分连接,避免了由共同基极内金属连线被熔断而对整个测试造成的影响,保证了可靠性测试的实施稳定性以及改善其测试结果的精确程度。此外,多个电流电压源对于各个重复结构均采用一一对应、同步输出的方式进行测试加压,也提高了可靠性测试的效率。
附图说明
图1是现有技术栅氧化层可靠性测试的结构参考图;
图2是本发明栅氧化层可靠性测试的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能更明显易理解,下面结合可靠性测试结构的实施例附图作详细说明如下:
如图2所示,本发明提供一种高压MOS器件栅氧化层可靠性的测试结构,包括高压MOS器件的栅极1a、栅极1b、基极2、扩散层3、多晶4、金属层5及环状保护结构7。其中环状保护结构7由叠设的扩散层3、金属层5及层间通孔6组成,栅极1a与栅极1b是独立的接触垫,分别设置在共用基极2的两侧;同时,环状保护结构7采用部分包围的方式围设在测试结构旁。
此外,本发明还提供了一种针对上述测试结构的测试方法:即将多个高压MOS器件的栅极分别与同一基极相连形成夹心状,保持共用的基极始终接地,同时采用多个电流电压源一一对应地连接到各栅极接触垫的方式,进行高压MOS器件栅氧化层可靠性测试。多个电流电压源各自独立地向对应栅极输出阶跃式电压,直至输出电压到达足够击穿栅氧化层,完成各个重复结构的测试,为可靠性测试的制程管理提供了充分的数据参考。
这样的设计克服了原有重复多个相同结构并联后进行测试的缺陷,有效地缓释了阶跃式高压对测试结构中金属连线的破坏,有效保证高压MOS器件栅氧化层可靠性测试的持续进行。并且,上述的多个电流电压源在测试程式的控制下,非但向对应的每个栅极输出电压相互独立,而且各电流电压输出均为同步进行,由此即可实现单次测试得出多个结果,供技术人员参考、分析之用,可靠性测试的效率得到很大改善。对比现有技术存在的缺陷,本发明的可靠性测试结构及方法,其有益效果显而易见。
以上对于本发明具体实施结构及其方法的描述,旨在加深对本发明高压MOS器件栅氧化层可靠性测试的结构及方法的理解,并非以此限制本专利应用实施的范围及多变性。故凡是相对于本发明等效或近似的变换方法,可以实现本发明目的的设计方案,均应该被视为属于本发明专利保护的范畴。
Claims (5)
1.高压MOS器件栅氧化层可靠性的测试结构,涉及高压MOS器件的栅极与基极,所述栅极连接测试用电流电压源探针,多个相同结构并联,其特征在于:多个重复结构的栅极使用相对独立的接触垫,共用基极接地,而栅极接触垫则独立连结不同的电流电压源探针。
2.根据权利要求1所述的高压MOS器件栅氧化层可靠性的测试结构,其特征在于:所述基极设有环状结构。
3.根据权利要求2所述的高压MOS器件栅氧化层可靠性的测试结构,其特征在于:所述的基极环状结构为部分包围测试结构。
4.高压MOS器件栅氧化层可靠性的测试方法,其特征在于:将多个高压MOS器件的栅极接触垫分别独立地与同一基极相连形成夹心状的并联结构,保持基极始终接地,同时采用多个电流电压源对相对应的各栅极接触垫,进行高压MOS器件栅氧化层可靠性测试。
5.根据权利要求4所述的高压MOS器件栅氧化层可靠性的测试方法,其特征在于:所述的多个电流电压源为同步输出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102428314A CN101752346B (zh) | 2008-12-17 | 2008-12-17 | 高压mos器件栅氧化层可靠性的测试结构及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102428314A CN101752346B (zh) | 2008-12-17 | 2008-12-17 | 高压mos器件栅氧化层可靠性的测试结构及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101752346A true CN101752346A (zh) | 2010-06-23 |
CN101752346B CN101752346B (zh) | 2011-11-09 |
Family
ID=42479057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008102428314A Active CN101752346B (zh) | 2008-12-17 | 2008-12-17 | 高压mos器件栅氧化层可靠性的测试结构及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101752346B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103094253A (zh) * | 2011-11-07 | 2013-05-08 | 无锡华润上华科技有限公司 | 一种栅极氧化层测试结构 |
CN103337468A (zh) * | 2013-06-27 | 2013-10-02 | 上海华力微电子有限公司 | 测试结构 |
CN104282592A (zh) * | 2013-07-11 | 2015-01-14 | 东京毅力科创株式会社 | 探测装置 |
CN104465614A (zh) * | 2013-09-18 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 测试结构和对应的测试方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10103060B2 (en) | 2015-06-18 | 2018-10-16 | Globalfoundries Inc. | Test structures for dielectric reliability evaluations |
-
2008
- 2008-12-17 CN CN2008102428314A patent/CN101752346B/zh active Active
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103094253A (zh) * | 2011-11-07 | 2013-05-08 | 无锡华润上华科技有限公司 | 一种栅极氧化层测试结构 |
CN103094253B (zh) * | 2011-11-07 | 2015-08-19 | 无锡华润上华科技有限公司 | 一种栅极氧化层测试结构 |
CN103337468A (zh) * | 2013-06-27 | 2013-10-02 | 上海华力微电子有限公司 | 测试结构 |
CN104282592A (zh) * | 2013-07-11 | 2015-01-14 | 东京毅力科创株式会社 | 探测装置 |
CN104282592B (zh) * | 2013-07-11 | 2018-07-13 | 东京毅力科创株式会社 | 探测装置 |
CN104465614A (zh) * | 2013-09-18 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 测试结构和对应的测试方法 |
CN104465614B (zh) * | 2013-09-18 | 2017-02-22 | 中芯国际集成电路制造(上海)有限公司 | 测试结构和对应的测试方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101752346B (zh) | 2011-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101752346B (zh) | 高压mos器件栅氧化层可靠性的测试结构及方法 | |
CN101494216B (zh) | 用于对集成电路内层电介质进行可靠性分析的测试用结构 | |
US8310253B1 (en) | Hybrid probe card | |
CN103855703B (zh) | Esd保护 | |
CN105655350A (zh) | 一种阵列基板、显示装置、制作方法和测试方法 | |
CN103163442A (zh) | 一种晶圆测试方法 | |
CN102253324B (zh) | 一种mos器件热载流子效应的测试结构及测试方法 | |
US20120194210A1 (en) | Probe card wiring structure | |
CN104167374A (zh) | 半导体芯片的试验装置以及试验方法 | |
CN105118798A (zh) | 电迁移测试结构及测试方法 | |
CN103308840B (zh) | 晶圆可接受测试方法 | |
CN102651046B (zh) | 一种用于芯片静电保护验证方法及其验证装置 | |
CN206348429U (zh) | 一种mos器件hci可靠性测试结构 | |
CN103779327A (zh) | Imd测量电路结构和imd性能测试方法 | |
CN102109569B (zh) | 探针卡及栅氧化层介质击穿测试方法 | |
CN100533163C (zh) | 可实施老化与电性测试的晶圆及其实施方法 | |
CN1180479C (zh) | 静电放电防护电路 | |
US6636825B1 (en) | Component level, CPU-testable, multi-chip package using grid arrays | |
CN103995222B (zh) | 开关管的开启电压测试方法 | |
CN103558426A (zh) | 十字型探针卡 | |
Tazzoli et al. | Engineering of dual-direction SCR cells for component and system level ESD, surge, and longer EOS events | |
CN1790656A (zh) | 一种功率mos器件的测试方法及实现该方法的产品 | |
CN206920483U (zh) | 探针卡及半导体测试装置 | |
CN111025110A (zh) | 一种碳化硅器件单粒子效应的检测系统及方法 | |
CN205643676U (zh) | 一种互感器二次端子短接系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: 215123 333 Xinghua street, Suzhou Industrial Park, Jiangsu Patentee after: Warship chip manufacturing (Suzhou) Limited by Share Ltd Address before: 215025 333 Xinghua street, Suzhou Industrial Park, Jiangsu Patentee before: Hejian Technology (Suzhou) Co., Ltd. |
|
CP03 | Change of name, title or address |