CN101739469A - 提取mos晶体管应力效应模型参数的方法 - Google Patents

提取mos晶体管应力效应模型参数的方法 Download PDF

Info

Publication number
CN101739469A
CN101739469A CN200810043910A CN200810043910A CN101739469A CN 101739469 A CN101739469 A CN 101739469A CN 200810043910 A CN200810043910 A CN 200810043910A CN 200810043910 A CN200810043910 A CN 200810043910A CN 101739469 A CN101739469 A CN 101739469A
Authority
CN
China
Prior art keywords
mos transistor
active area
length
resolution chart
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810043910A
Other languages
English (en)
Other versions
CN101739469B (zh
Inventor
周天舒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2008100439102A priority Critical patent/CN101739469B/zh
Publication of CN101739469A publication Critical patent/CN101739469A/zh
Application granted granted Critical
Publication of CN101739469B publication Critical patent/CN101739469B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种提取MOS晶体管应力效应模型参数的方法，包括以下步骤：步骤一、设计MOS晶体管测试图形组，MOS晶体管测试图形组有一组或多组，其中至少有一组MOS晶体管测试图形沟道尺寸变化；步骤二、对上述测试图形组中的MOS晶体管进行测试，取得以上所有晶体管的测试数据，得到阈值电压和饱和电流与源有源区或漏有源区长度的关系曲线，根据数值优化以及曲线拟合，得到MOS晶体管有关应力效应的模型参数。采用该方法，可以方便地得到MOS晶体管有关应力效应的模型参数。

Description

提取MOS晶体管应力效应模型参数的方法
技术领域
本发明涉及半导体器件的仿真分析技术，特别涉及一种提取MOS晶体管应力效应模型参数的方法。
背景技术
随着半导体集成电路工艺的特征尺寸的不断减少，MOS晶体管的应力效应变得越来越明显。MOS晶体管的应力效应对器件的杂质掺杂分布以及载流子的迁移率都有较大的影响，最终会影响到MOS晶体管的阈值电压(Vth)和饱和电流(Idsat)的数值。因此，为了更精确地仿真亚微米或深亚微米MOS晶体管的电学特征，必须准确地提取全套的MOS晶体管有关应力效应的模型参数。
在工业界所采用的MOS晶体管BSIM4模型(Berkeley Short-channelIGFET Model-伯克利短沟道绝缘栅场效应管模型)中，有五组和应力效应相关的模型参数，分别是参数组1(KUO，KVTHO和STK2)，参数组2(KVSAT和STETAO)，参数组3(LKUO/LLODKUO和LKVTHO/LLODVTH和LODK2/LODETAO)，参数组4(WKUO/WLODKUO和WKVTHO/WLODVTH)和参数组5(PKUO)。以上每一组模型参数都有非常明确的物理意义，如：参数组1主要用于描述应力效应对大尺寸器件阈值电压和载流子迁移率的影响；参数组2主要用于描述应力效应对短沟道长度器件阈值电压和饱和电流的影响；参数组3主要用于描述应力效应对固定沟道宽度，可变沟道长度的器件阈值电压和载流子迁移率的影响；参数组4主要用于描述应力效应对固定沟道长度，可变沟道宽度的器件阈值电压和载流子迁移率的影响；参数组5主要用于描述应力效应对小尺寸器件阈值电压和载流子迁移率的影响。
而提取应力效应模型参数的重要前提之一就是完整科学合理的测试图形的设计。目前，业界多采用固定沟道宽度(W)、沟道长度(L)，改变源/漏有源区长度(SA/SB)的晶体管单体测试图形。运用此方法，虽然能提取出部分重要的应力效应的模型参数，但是还不能提取出完整的参数，对器件应力效应的仿真也有不良的影响。
如果采用目前业界的“固定沟道宽度(W)和沟道长度(L)，改变源/漏有源区长度(SA/SB)的晶体管单体测试图形”，只能提取参数组1和2中应力效应相关的模型参数，因为KUO，KVTHO和STK2，KVSAT和STETAO都是描述固定沟道宽度和沟道长度的晶体管的应力效应。但是，参数组3(LKUO/LLODKUO和LKVTHO/LLODVTH和LODK2/LODETAO)，参数组4(WKUO/WLODKUO和WKVTHO/WLODVTH)的模型参数是描述可变沟道宽度和沟道长度的晶体管的应力效应，传统的晶体管单体测试图形由于晶体管的沟道宽度和沟道长度都是固定的，显然无法经测试体现出不同沟道宽度和沟道长度所带来的应力对晶体管特性的影响。而如果模型缺少了参数组3和4中应力效应相关的模型参数，器件应力效应的仿真精度根本无法谈起。
发明内容
本发明要解决的技术问题是提供一种提取MOS晶体管应力效应模型参数的方法，采用该方法，可以方便地得到MOS晶体管有关应力效应的模型参数。
为解决上述技术问题，本发明的提取MOS晶体管应力效应模型参数的方法，包括以下步骤：
步骤一.设计MOS晶体管测试图形组，MOS晶体管测试图形组有一组或多组，其中至少有一组MOS晶体管测试图形沟道尺寸变化；
步骤二.对上述测试图形组中的MOS晶体管进行测试，取得以上所有晶体管的测试数据，得到阈值电压和饱和电流与源有源区或漏有源区长度的关系曲线，根据数值优化以及曲线拟合，得到MOS晶体管有关应力效应的模型参数。
所述的一组MOS晶体管测试图形，可以是沟道宽度固定，沟道长度改变。
所述的一组MOS晶体管测试图形，可以是沟道长度固定，沟道宽度改变。
所述设计的MOS晶体管测试图形组中还可以包括一组MOS晶体管测试图形，该组MOS晶体管测试图形沟道宽度、沟道长度为小尺寸。
所述设计的MOS晶体管测试图形组中还可以包括一组MOS晶体管测试图形，该组MOS晶体管测试图形中的MOS晶体管为多叉指形状MOS晶体管结构。
本发明的提取MOS晶体管应力效应模型参数的方法，设计的MOS晶体管测试图形组中至少有一组MOS晶体管测试图形沟道尺寸变化，能够测试体现出不同沟道宽度或沟道长度所带来的应力对晶体管特性的影响，可以方便地得到MOS晶体管有关应力效应的模型参数，能更精确地仿真亚微米或深亚微米MOS晶体管的电学特征。
附图说明
下面结合附图及具体实施方式对本发明作进一步详细说明。
图1是一MOS晶体管示意图；
图2是多叉指MOS晶体管示意图。
具体实施方式
MOS晶体管如图1所示，其中，SA是源有源区长度，SB是漏有源区长度，L是沟道长度，W是沟道宽度，LOD是扩散区长度，等于L、SA与SB之和。
设计规则是半导体器件的版图设计中应该遵循的最小的尺寸数值。例如在0.18um工艺中，设计规则为：沟道宽度W的取值范围(W≥0.4um)、沟道长度L的取值范围(L≥0.18um)、源有源区长度SA或漏有源区长度SB的取值范围(SA或SB≥0.36um)。
本发明的提取MOS晶体管应力效应模型参数的方法的一实施方式，包括以下步骤：
步骤一.设计测试图形组，包括六组，
测试图形组1：MOS晶体管固定沟道宽度W、沟道长度L，沟道宽度W、沟道长度L为大尺寸，例如可以是10um≤W≤50um，5um≤L≤20um，源有源区长度SA、漏有源区长度SB改变，例如，取MOS晶体管沟道宽度W为20um，取沟道长度L为10um，取源有源区长度SA＝漏有源区长度SB，为Smin(Smin是设计规则中SA或SB的最小值，例如根据上述0.18um工艺中设计规则，Smin＝0.36um)～10um范围内的5个尺寸；
测试图形组2：MOS晶体管固定沟道宽度W、沟道长度L，沟道长度L取短尺寸，例如可以是0.15um≤L≤0.5um，源有源区长度SA、漏有源区长度SB改变，例如取沟道宽度W为20um，取沟道长度L为Lmin(Lmin是设计规则中L的最小值，例如根据上述0.18um工艺中设计规则，Lmin＝0.18um)，源有源区长度SA＝漏有源区长度SB，取Smin(Smin是设计规则中SA或SB的最小值，例如根据上述0.18um工艺中设计规则，Smin＝0.36um)～10um范围内的5个尺寸；
测试图形组3：MOS晶体管沟道宽度W固定，沟道长度L改变，例如沟道宽度W为20um，沟道长度L取Lmin(Lmin是设计规则中L的最小值，例如根据上述0.18um工艺中设计规则，Lmin＝0.18um)～10um范围内的5个尺寸，源有源区长度SA＝漏有源区长度SB，取Smin(Smin是设计规则中SA或SB的最小值，例如根据上述0.18um工艺中设计规则，Smin＝0.36um)～10um范围内的两个尺寸；
测试图形组4：MOS晶体管沟道长度L固定，沟道宽度W改变，例如沟道长度L为10um，沟道宽度W取Wmin(Wmin是设计规则中W的最小值，例如根据上述0.18um工艺中设计规则，Wmin＝0.4um)～20um范围内的5个尺寸，源有源区长度SA＝漏有源区长度SB，取Smin(Smin是设计规则中SA或SB的最小值，例如根据上述0.18um工艺中设计规则，Smin＝0.36um)～10um范围内的两个尺寸；
测试图形组5：MOS晶体管沟道宽度W和沟道长度L为小尺寸，例如可以是0.3um≤W≤1um、0.15um≤L≤0.5um，例如沟道宽度W为Wmin(Wmin是设计规则中W的最小值，例如根据上述0.18um工艺中设计规则，Wmin＝0.4um)，沟道长度L为Lmin(Lmin是设计规则中L的最小值，例如根据上述0.18um工艺中设计规则，Lmin＝0.18um)，源有源区长度SA＝漏有源区长度SB，取Smin(Smin是设计规则中SA或SB的最小值，例如根据上述0.18um工艺中设计规则，Smin＝0.36um)～10um范围内的5个尺寸；
(6)测试图形组6：为了验证多叉指形状(multi-finger)MOS晶体管和应力效应相关的公式的正确性，还需设计一组多叉指形状MOS晶体测试图形，例如，取沟道宽度W＝20um，取沟道长度L为Lmin(Lmin是设计规则中L的最小值，例如根据上述0.18um工艺中设计规则，Lmin＝0.18um)，源有源区长度SA＝漏有源区长度SB，取Smin(Smin是设计规则中SA或SB的最小值，例如根据上述0.18um工艺中设计规则，Smin＝0.36um)～10um范围内的两个尺寸，多叉指形状MOS晶体管结构的叉指数可以为2、4、8或16。多叉指形状(multi-finger)MOS晶体管的结构如图2所示，晶体管栅的个数多于一个。
步骤二.利用上述测试图形组，取得以上所有晶体管的测试数据，得到阈值电压和饱和电流与源有源区或漏有源区长度的关系曲线，根据数值优化以及曲线拟合，得到MOS晶体管有关应力效应的模型参数。
(1)对测试图形组1中的晶体管进行测试，即可以得到应力效应对大尺寸器件阈值电压和饱和电流的影响。而参数组1恰恰用于描述应力效应对大尺寸器件阈值电压和载流子迁移率的影响，因此，优化调整参数组1中的模型参数的数值，即可以使器件仿真结果与实际测试的应力数据相拟合。
(2)对测试图形组2中的晶体管进行测试，即可以得到应力效应对短沟道器件阈值电压和饱和电流的影响。而参数组2恰恰用于描述应力效应对短沟道器件阈值电压和饱和电流的影响，因此，优化调整参数组2中的模型参数的数值，即可以使器件仿真结果与实际测试的应力数据相拟合。
(3)对测试图形组3中的晶体管进行测试，即可以得到应力效应对不同沟道长度的器件阈值电压和饱和电流的影响。而参数组3恰恰用于描述应力效应对不同沟道长度器件阈值电压和载流子迁移率的影响，因此，优化调整参数组3中的模型参数的数值，即可以使器件仿真结果与实际测试的应力数据相拟合。
(4)对测试图形组4中的晶体管进行测试，即可以得到应力效应对不同沟道宽度的器件阈值电压和饱和电流的影响。而参数组4恰恰用于描述应力效应对不同沟道宽度器件阈值电压和载流子迁移率的影响，因此，优化调整参数组4中的模型参数的数值，即可以使器件仿真结果与实际测试的应力数据相拟合。
(5)对测试图形组5中的晶体管进行测试，即可以得到应力效应对小尺寸器件阈值电压和饱和电流的影响。而参数组5恰恰用于描述应力效应对小尺寸器件阈值电压和载流子迁移率的影响，因此，优化调整参数组5中的模型参数的数值，即可以使器件仿真结果与实际测试的应力数据相拟合。
(6)最后，对测试图形组6中的多叉指形状MOS晶体管进行测试，测试取得该组多叉指形状MOS晶体管的阈值电压和饱和电流的数值，同时用(1)～(5)中提取的模型参数对多叉指形状的MOS晶体管进行仿真，仿真取得多叉指形状的MOS晶体管的阈值电压和饱和电流的模拟数值，根据测试取得的结果和仿真取得的一致性，验证多叉指形状的MOS晶体管应力效应公式的正确性，如果测试取得的结果和仿真取得的结果基本一致，则可以很好地验证多叉指形状的MOS晶体管应力效应公式的正确性。

Claims (12)

1.一种提取MOS晶体管应力效应模型参数的方法，其特征在于，包括以下步骤：
步骤一.设计MOS晶体管测试图形组，MOS晶体管测试图形组有一组或多组，其中至少有一组MOS晶体管测试图形沟道尺寸变化；
步骤二.对上述测试图形组中的MOS晶体管进行测试，取得以上所有晶体管的测试数据，得到阈值电压和饱和电流与源有源区或漏有源区长度的关系曲线，根据数值优化以及曲线拟合，得到MOS晶体管有关应力效应的模型参数。
2.根据权利要求1所述的提取MOS晶体管应力效应模型参数的方法，其特征在于，所述的一组MOS晶体管测试图形，沟道宽度固定，沟道长度改变。
3.根据权利要求2所述的提取MOS晶体管应力效应模型参数的方法，其特征在于，所述的一组MOS晶体管测试图形，沟道宽度为20um；沟道长度取设计规则中沟道长度的最小值～10um范围内的5个尺寸；源有源区长度等于漏有源区长度，取设计规则中源有源区长度或漏有源区长度的最小值～10um范围内的两个尺寸。
4.根据权利要求1所述的提取MOS晶体管应力效应模型参数的方法，其特征在于，所述的一组MOS晶体管测试图形，沟道长度固定，沟道宽度改变。
5.根据权利要求4所述的提取MOS晶体管应力效应模型参数的方法，其特征在于，所述的一组MOS晶体管测试图形，沟道长度为10um；沟道宽度取设计规则中沟道宽度的最小值～20um范围内的5个尺寸；源有源区长度等于漏有源区长度，取设计规则中源有源区长度或漏有源区长度的最小值～10um范围内的两个尺寸。
6.根据权利要求1所述的提取MOS晶体管应力效应模型参数的方法，其特征在于，所述设计的MOS晶体管测试图形组中还包括一组MOS晶体管测试图形，该组MOS晶体管测试图形沟道宽度、沟道长度为小尺寸。
7.根据权利要求6所述的提取MOS晶体管应力效应模型参数的方法，其特征在于，所述沟道宽度、沟道长度为小尺寸的一组MOS晶体管测试图形，沟道宽度取设计规则中沟道宽度的最小值；沟道长度取设计规则中沟道长度的最小值；源有源区长度等于漏有源区长度，取设计规则中源有源区长度或漏有源区长度的最小值～10um范围内的5个尺寸。
8.根据权利要求1所述的提取MOS晶体管应力效应模型参数的方法，其特征在于，所述设计的MOS晶体管测试图形组中还包括一组MOS晶体管测试图形，该组MOS晶体管测试图形中的MOS晶体管为多叉指形状MOS晶体管结构。
9.根据权利要求8所述的提取MOS晶体管应力效应模型参数的方法，其特征在于，所述一组MOS晶体管测试图形，沟道宽度为20um，沟道长度取设计规则中沟道长度的最小值，源有源区长度等于漏有源区长度，取设计规则中源有源区长度或漏有源区长度的最小值～10um范围内的两个尺寸。
10.根据权利要求8或9所述的提取MOS晶体管应力效应模型参数的方法，其特征在于，所述一组MOS晶体管测试图形中的MOS晶体管为叉指数为2、4、8或16的多叉指形状MOS晶体管结构。
11.根据权利要求1所述的提取MOS晶体管应力效应模型参数的方法，其特征在于，所述设计的MOS晶体管测试图形组，包括六组，
测试图形组1：MOS晶体管固定沟道宽度、沟道长度，沟道宽度、沟道长度为大尺寸；
测试图形组2：MOS晶体管固定沟道宽度、沟道长度，沟道长度为短尺寸；
测试图形组3：MOS晶体管沟道宽度固定，沟道长度改变；
测试图形组4：MOS晶体管沟道长度固定，沟道宽度改变；
测试图形组5：MOS晶体管沟道宽度、沟道长度为小尺寸；
测试图形组6：MOS晶体管为多叉指形状MOS晶体管结构。
12.根据权利要求11所述的提取MOS晶体管应力效应模型参数的方法，其特征在于，所述六组MOS晶体管测试图形组为：
测试图形组1：MOS晶体管沟道宽度为20um，沟道长度为10um，源有源区长度等于漏有源区长度，取设计规则中源有源区长度或漏有源区长度的最小值～10um范围内的5个尺寸；
测试图形组2：MOS晶体管沟道宽度为20um，沟道长度为设计规则中沟道长度的最小值，源有源区长度等于漏有源区长度，取设计规则中源有源区长度或漏有源区长度的最小值～10um范围内的5个尺寸；
测试图形组3：MOS晶体管沟道宽度为20um；沟道长度取设计规则中沟道长度的最小值～10um范围内的5个尺寸；源有源区长度等于漏有源区长度，取设计规则中源有源区长度或漏有源区长度的最小值～10um范围内的两个尺寸；
测试图形组4：MOS晶体管沟道长度为10um；沟道宽度取设计规则中沟道宽度的最小值～20um范围内的5个尺寸；源有源区长度等于漏有源区长度，取设计规则中源有源区长度或漏有源区长度的最小值～10um范围内的两个尺寸；
测试图形组5：MOS晶体管沟道宽度取设计规则中沟道宽度的最小值；沟道长度取设计规则中沟道长度的最小值；源有源区长度等于漏有源区长度，取设计规则中源有源区长度或漏有源区长度的最小值～10um范围内的5个尺寸；
测试图形组6：MOS晶体管沟道宽度为20um，沟道长度取设计规则中沟道长度的最小值，源有源区长度等于漏有源区长度，取设计规则中源有源区长度或漏有源区长度的最小值～10um范围内的两个尺寸，叉指数为2、4、8或16的多叉指形状MOS晶体管结构。
CN2008100439102A 2008-11-06 2008-11-06 提取mos晶体管应力效应模型参数的方法 Active CN101739469B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100439102A CN101739469B (zh) 2008-11-06 2008-11-06 提取mos晶体管应力效应模型参数的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100439102A CN101739469B (zh) 2008-11-06 2008-11-06 提取mos晶体管应力效应模型参数的方法

Publications (2)

Publication Number Publication Date
CN101739469A true CN101739469A (zh) 2010-06-16
CN101739469B CN101739469B (zh) 2011-08-24

Family

ID=42462951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100439102A Active CN101739469B (zh) 2008-11-06 2008-11-06 提取mos晶体管应力效应模型参数的方法

Country Status (1)

Country Link
CN (1) CN101739469B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102147828A (zh) * 2011-03-24 2011-08-10 中国科学院上海微系统与信息技术研究所 体引出结构soi场效应晶体管等效电学模型及建模方法
CN102176215A (zh) * 2011-03-24 2011-09-07 中国科学院上海微系统与信息技术研究所 一种soi场效应晶体管spice模型系列的建模方法
CN103810311A (zh) * 2012-11-13 2014-05-21 上海华虹宏力半导体制造有限公司 对双极型晶体管进行仿真的方法及双极型晶体管仿真电路
CN104617005A (zh) * 2013-11-05 2015-05-13 中芯国际集成电路制造(上海)有限公司 沟道区应变的测量方法
CN106503374A (zh) * 2016-10-28 2017-03-15 上海空间电源研究所 复杂结构的化合物半导体器件的结构描述方法
CN111104769A (zh) * 2019-12-19 2020-05-05 南京九芯电子科技有限公司 一种mosfet bism4模型参数提取方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001057740A2 (en) * 2000-01-18 2001-08-09 Ise Integrated Systems Engineering Ag Calibration software tool and method
SG141355A1 (en) * 2006-09-13 2008-04-28 Asml Masktools Bv A method for performing pattern decomposition based on feature pitch
CN100565534C (zh) * 2006-09-30 2009-12-02 普诚科技股份有限公司 最佳化参数调整方法和系统

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102147828A (zh) * 2011-03-24 2011-08-10 中国科学院上海微系统与信息技术研究所 体引出结构soi场效应晶体管等效电学模型及建模方法
CN102176215A (zh) * 2011-03-24 2011-09-07 中国科学院上海微系统与信息技术研究所 一种soi场效应晶体管spice模型系列的建模方法
CN103810311A (zh) * 2012-11-13 2014-05-21 上海华虹宏力半导体制造有限公司 对双极型晶体管进行仿真的方法及双极型晶体管仿真电路
CN103810311B (zh) * 2012-11-13 2016-12-21 上海华虹宏力半导体制造有限公司 对双极型晶体管进行仿真的方法及双极型晶体管仿真电路
CN104617005A (zh) * 2013-11-05 2015-05-13 中芯国际集成电路制造(上海)有限公司 沟道区应变的测量方法
CN104617005B (zh) * 2013-11-05 2017-09-22 中芯国际集成电路制造(上海)有限公司 沟道区应变的测量方法
CN106503374A (zh) * 2016-10-28 2017-03-15 上海空间电源研究所 复杂结构的化合物半导体器件的结构描述方法
CN106503374B (zh) * 2016-10-28 2018-06-29 上海空间电源研究所 复杂结构的化合物半导体器件的结构描述方法
CN111104769A (zh) * 2019-12-19 2020-05-05 南京九芯电子科技有限公司 一种mosfet bism4模型参数提取方法
CN111104769B (zh) * 2019-12-19 2022-07-15 南京华大九天科技有限公司 一种mosfet bism4模型参数提取方法

Also Published As

Publication number Publication date
CN101739469B (zh) 2011-08-24

Similar Documents

Publication Publication Date Title
CN101739469B (zh) 提取mos晶体管应力效应模型参数的方法
CN107679261A (zh) 一种mos器件源漏与衬底间寄生电阻的建模方法
US8978000B2 (en) Performance-driven and gradient-aware dummy insertion for gradient-sensitive array
US8201111B2 (en) Table-based DFM for accurate post-layout analysis
CN101135716B (zh) 测量漏电流的方法与装置
CN102542077A (zh) AlGaN/GaN HEMT小信号模型的参数提取方法
CN102176215B (zh) 一种soi场效应晶体管spice模型系列的建模方法
CN105022878A (zh) 射频soi-mos变容管衬底模型及其参数提取方法
CN108563801A (zh) 一种提取FinFET寄生电阻模型的测试结构和方法
CN101110092B (zh) 高压mos晶体管电路仿真宏模型
CN102147828B (zh) 体引出结构soi场效应晶体管等效电学装置及建模方法
Yang et al. A compact model of silicon-based nanowire MOSFETs for circuit simulation and design
CN102194691B (zh) 多栅结构mosfet模型的建模方法
McAndrew Compact models for MOS transistors: successes and challenges
US6810509B2 (en) Method of evaluating semiconductor integrated circuit to be designed in consideration of standby DC leakage current
CN101996263B (zh) 一种拟合积累型mos变容管的电学特性的方法
CN114417581A (zh) 基于spice模型的仿真方法、仿真系统
CN109145333A (zh) 一种器件测试结构自动化布局布线方法
CN105095550A (zh) 提高器件匹配特性的参数化单元
KR100716912B1 (ko) 횡형 이중 확산 모스 트랜지스터의 시뮬레이션 방법
CN102915394B (zh) 一种应用于mosfet电学仿真的psp应力的建模方法
CN105095547A (zh) 提高器件匹配特性的参数化单元
CN101183403A (zh) 四端晶体管衬底电阻网络模型
CN105095548A (zh) 提高器件匹配特性的参数化单元
CN110045260A (zh) 半导体器件虚拟测试平台及半导体器件虚拟测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.