CN101738577A - 一种模块信号测试接口系统 - Google Patents

一种模块信号测试接口系统 Download PDF

Info

Publication number
CN101738577A
CN101738577A CN200910243326A CN200910243326A CN101738577A CN 101738577 A CN101738577 A CN 101738577A CN 200910243326 A CN200910243326 A CN 200910243326A CN 200910243326 A CN200910243326 A CN 200910243326A CN 101738577 A CN101738577 A CN 101738577A
Authority
CN
China
Prior art keywords
module
routing module
signal
tested
interface system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910243326A
Other languages
English (en)
Inventor
万红星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Vimicro Corp
Original Assignee
Vimicro Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vimicro Corp filed Critical Vimicro Corp
Priority to CN200910243326A priority Critical patent/CN101738577A/zh
Publication of CN101738577A publication Critical patent/CN101738577A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种模块信号测试接口系统。所述模块信号测试接口系统包括：至少一个待测子模块，所述待测子模块包括输出测试管脚，通过所述输出测试管脚输出待测试的信号；至少两级相互连接的路由模块，用于路由所述待测子模块输出的待测试的信号，并由所述至少两级相互连接的路由模块中最高级的路由模块最终输出待测试的信号。本发明技术方案通过多级路由模块的设计解决了顶层模块(最高级路由模块)输入接口扇入过大的问题。

Description

一种模块信号测试接口系统
技术领域
本发明主要涉及模块信号测试领域，特别是指一种模块信号测试接口系统。
背景技术
在芯片设计或FPGA(Field Programmable Gate Array，现场可编程门阵列)设计中，对于模块的内部信号是否正确需要进行测试，测试通常是通过专用的测试管脚将内部信号引出至逻辑分析仪来加以调试判断，现有技术中典型的调试接口如图1所示。
在图1所示系统中，各个子模块(sub module)都有自己内部需要测试的信号，各个子模块在进行开发时将需要关注的信号连接至各子模块的输出测试管脚上，然后所有子模块的输出测试管脚连接至顶层模块(top module)，并由顶层模块的输出测试接口最终输出待测试的信号。这种结构需要将所有的子模块测试接口都连接至顶层模块，如果此时每个子模块需要测试的信号过多，则会造成顶层模块测试接口的扇入非常的大，这在流程中尤其是后端的布局布线中会造成极大的影响。
发明内容
本发明提出一种模块信号测试接口系统，通过多级路由模块的设计解决了顶层模块(最高级路由模块)输入接口扇入过大的问题。
本发明的技术方案是这样实现的：
一种模块信号测试接口系统，包括：
至少一个待测子模块，所述待测子模块包括输出测试管脚，通过所述输出测试管脚输出待测试的信号；
至少两级相互连接的路由模块，用于路由所述待测子模块输出的待测试的信号，并由所述至少两级相互连接的路由模块中最高级的路由模块最终输出待测试的信号。
优选的，还包括：
信号测试模块，与所述至少两级相互连接的路由模块中最高级的路由模块连接，用于对所述最高级的路由模块输出的待测试的信号进行测试。
优选的，所述路由模块包括：
多路选择单元，用于对输入所述路由模块的多路待测试的信号进行选择输出。
优选的，所述路由模块还包括：
控制单元，与所述多路选择单元连接，用于产生控制信息控制所述多路选择单元，所述多路选择单元在所述控制信息的控制下对输入所述路由模块的多路待测试的信号进行选择输出。
优选的，所述信号测试模块为逻辑分析仪。
优选的，所述多路选择单元为寄存器。
本发明技术方案通过至少两级路由模块的设计，使全部待测子模块不会全部连接至顶层模块(第一级路由模块)的输入接口，使第一级路由模块可以只与第二级路由模块连接，再由第二级路由模块或其它路由模块连接待测子模块，从而能够减少顶层模块(第一级路由模块)的扇入，解决现有技术中顶层模块(第一级路由模块)输入接口扇入过大的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中典型的调试接口示意图；
图2为本发明一种模块信号测试接口系统第一实施例的组成结构图；
图3为本发明一种模块信号测试接口系统第二实施例的组成结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了更清楚的对本发明技术方案进行描述，第一实施例以模块信号测试接口系统中包括两级路由模块进行说明。
参照图2，示出了本发明一种模块信号测试接口系统第一实施例的组成结构图。所述模块信号测试接口系统包括至少一个待测子模块和两级路由模块，所述两级路由模块包括第一级路由模块和第二级路由模块，其中，所述第二级路由模块的个数可以根据待测子模块的个数确定，本发明并不对第一级路由模块和第二级路由模块的数量进行限定，由于所述第一级路由模块是最终输出单元，所以第一级路由模块的数量在本发明实施例中优选是一个。
所述待测子模块包括输出测试管脚，通过所述输出测试管脚输出待测试的信号。
所述第二级路由模块(下级路由模块)与所述第一级路由模块(上级路由模块，在本实施例中也为顶层模块)连接，所述各待测子模块的输出测试管脚与所述第二级路由模块连接，第二级路由模块将所述待测子模块输出的待测试的信号路由至所述第一级路由模块，并由所述第一级路由模块最终输出待测试的信号。
在上述实施例中，待测试子模块通过输出测试管脚全部连接至第二级路由模块，从而能够最大程度的减少第一级路由模块(顶层模块)的扇入。在本发明的另一实施例中，所述待测试子模块也可以连接至第一级路由模块，也就是说，待测试子模块不仅可以连接至最下级的路由模块，还可以连接至其它各级路由模块，包括第一级路由模块。
进一步，本发明所述模块信号测试接口系统还可以包括：
信号测试模块，与所述至少两级相互连接的路由模块中最高级的路由模块(第一级路由模块)连接，用于对所述最高级的路由模块(第一级路由模块)输出的待测试的信号进行测试。
所述信号测试模块优选为逻辑分析仪。
当各级路由模块连接多个待测试子模块或下级路由模块时，需要对输入的多路待测试的信号进行选择。因此所述路由模块包括：
多路选择单元，用于对输入所述路由模块的多路待测试的信号进行选择输出。
各路由模块都可以包括多路选择单元，用于进行多路信号的选择输出。所述多路选择单元优选为寄存器。
优选的，所述路由模块还包括：
控制单元(图未示)，与所述多路选择单元连接，用于产生控制信息控制所述多路选择单元，所述多路选择单元在所述控制信息的控制下对输入所述路由模块的多路待测试的信号进行选择输出。
参照图3，示出了本发明一种模块信号测试接口系统第二实施例的组成结构图。在本实施例中，所述模块信号测试接口系统包括至少一个待测子模块和三级路由模块，所述三级路由模块包括第一级路由模块、第二级路由模块和第三级路由模块，其中，所述第二级路由模块和第三级路由模块的个数可以根据待测子模块的个数确定，本发明并不对第一级路由模块、第二级路由模块和第三级路由模块的数量进行限定，由于所述第一级路由模块是最终输出单元，所以第一级路由模块的数量在本发明实施例中优选是一个。
本实施例与第一实施例的不同之处还在于所述待测试子模块除了可以连接至第三级路由模块外，还可以连接至第二级路由模块，甚至第一级路由模块。
所述第三级路由模块与所述第二级路由模块连接，第二级路由模块与第一级路由模块连接，并由所述第一级路由模块最终输出待测试的信号。
图2、图3虽然只是以两级路由模块和三级路由模块进行说明，本领域普通技术人员可以理解，本发明技术方案并不仅限于此，本发明所述模块信号测试接口系统还可以扩展至更多级，其组成原理都是一样的，在此不再进行赘述。在本发明各实施例的具体实现过程中，优选的是根据平均原理将各个逻辑上相关的子模块尽量放置到同一级路由模块下，逻辑上相关的子模块是指相互之间存在信号交互或其它关系的子模块。
本发明技术方案通过至少两级路由模块的设计，使全部待测子模块不会全部连接至顶层模块(第一级路由模块)的输入接口，使第一级路由模块可以只与第二级路由模块连接，再由第二级路由模块或其它路由模块连接待测子模块，从而能够减少顶层模块(第一级路由模块)的扇入，解决现有技术中顶层模块(第一级路由模块)输入接口扇入过大的问题。
本领域普通技术人员可以理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种模块信号测试接口系统，其特征在于，包括：
至少一个待测子模块，所述待测子模块包括输出测试管脚，通过所述输出测试管脚输出待测试的信号；
至少两级相互连接的路由模块，用于路由所述待测子模块输出的待测试的信号，并由所述至少两级相互连接的路由模块中最高级的路由模块最终输出待测试的信号。
2.根据权利要求1所述的模块信号测试接口系统，其特征在于，还包括：
信号测试模块，与所述至少两级相互连接的路由模块中最高级的路由模块连接，用于对所述最高级的路由模块输出的待测试的信号进行测试。
3.根据权利要求1或2所述的模块信号测试接口系统，其特征在于，所述路由模块包括：
多路选择单元，用于对输入所述路由模块的多路待测试的信号进行选择输出。
4.根据权利要求3所述的模块信号测试接口系统，其特征在于，所述路由模块还包括：
控制单元，与所述多路选择单元连接，用于产生控制信息控制所述多路选择单元，所述多路选择单元在所述控制信息的控制下对输入所述路由模块的多路待测试的信号进行选择输出。
5.根据权利要求2所述的模块信号测试接口系统，其特征在于，所述信号测试模块为逻辑分析仪。
6.根据权利要求3所述的模块信号测试接口系统，其特征在于，所述多路选择单元为寄存器。
CN200910243326A 2009-12-21 2009-12-21 一种模块信号测试接口系统 Pending CN101738577A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910243326A CN101738577A (zh) 2009-12-21 2009-12-21 一种模块信号测试接口系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910243326A CN101738577A (zh) 2009-12-21 2009-12-21 一种模块信号测试接口系统

Publications (1)

Publication Number Publication Date
CN101738577A true CN101738577A (zh) 2010-06-16

Family

ID=42462303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910243326A Pending CN101738577A (zh) 2009-12-21 2009-12-21 一种模块信号测试接口系统

Country Status (1)

Country Link
CN (1) CN101738577A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108983075A (zh) * 2018-08-17 2018-12-11 惠州高盛达科技有限公司 多路并行sdio测试系统
CN110320463A (zh) * 2019-07-04 2019-10-11 深圳安时达电子服务有限公司 一种实现待测设备智能老化控制的装置和方法
CN112462229A (zh) * 2020-11-12 2021-03-09 山东云海国创云计算装备产业创新中心有限公司 一种芯片及其芯片内部信号的监测系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030212941A1 (en) * 2002-05-13 2003-11-13 Kiyon, Inc, System and method for boundary scan test of a wired or wireless network
CN1737600A (zh) * 2004-08-20 2006-02-22 安捷伦科技有限公司 用于自动测试设置的装置和方法
CN101558317A (zh) * 2006-12-15 2009-10-14 Atg路德迈股份有限公司 用于电路板测试的测试设备的模块

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030212941A1 (en) * 2002-05-13 2003-11-13 Kiyon, Inc, System and method for boundary scan test of a wired or wireless network
CN1737600A (zh) * 2004-08-20 2006-02-22 安捷伦科技有限公司 用于自动测试设置的装置和方法
CN101558317A (zh) * 2006-12-15 2009-10-14 Atg路德迈股份有限公司 用于电路板测试的测试设备的模块

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108983075A (zh) * 2018-08-17 2018-12-11 惠州高盛达科技有限公司 多路并行sdio测试系统
CN108983075B (zh) * 2018-08-17 2023-08-08 惠州高盛达科技有限公司 多路并行sdio测试系统
CN110320463A (zh) * 2019-07-04 2019-10-11 深圳安时达电子服务有限公司 一种实现待测设备智能老化控制的装置和方法
CN110320463B (zh) * 2019-07-04 2022-06-21 深圳安时达技术服务有限公司 一种实现待测设备智能老化控制的装置和方法
CN112462229A (zh) * 2020-11-12 2021-03-09 山东云海国创云计算装备产业创新中心有限公司 一种芯片及其芯片内部信号的监测系统

Similar Documents

Publication Publication Date Title
CN104865457B (zh) 一种通用检测板卡
JP4891892B2 (ja) 半導体集積回路装置とそのテスト方法
CN102301364B (zh) Cpu互联装置
US8438439B2 (en) Integrated circuit having a scan chain and testing method for a chip
CN203733117U (zh) 接口连接主处理器与从处理器的系统
CN103620431A (zh) 用于使用高速输入/输出接口进行测试的集成电路
US7307450B2 (en) Programmable logic block for designing an asynchronous circuit
CN101738577A (zh) 一种模块信号测试接口系统
CN111522700B (zh) 测试串行RapidIO网络交换模块的自测试平台
CN201570232U (zh) 一种双线冗余容错的led显示屏模组控制板
CN103259542A (zh) 用于模数转换器的低延时模间触发器串行接口
CN103985357B (zh) Led灯板、末端端接模块、led控制卡及led显示系统
US7855969B2 (en) Selective test point for high speed SERDES cores in semiconductor design
US6988228B2 (en) Configurable scan path structure
CN103777136B (zh) 一种现场可编程门阵列的配置方法
CN210324185U (zh) 一种多路信号指示电路
CN101567809A (zh) 用于时钟信号扩展测试的测试转接装置及测试系统
CN103926846B (zh) 航空弹药模拟与故障生成的系统
CN107479411B (zh) 芯片io现场可编程控制的装置及方法
CN201698420U (zh) 基于i2c总线的小型可插拔收发光模块控制装置
US7170179B1 (en) Chip select method through double bonding
CN100495696C (zh) 可编程逻辑器件的对称型连线通道
CN101656742B (zh) Stm-1中63路网桥业务通道连通性测试设备及方法
CN107391321A (zh) 电子计算机单板及服务器调试系统
CN217982803U (zh) 显示测试装置和测试设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: WUXI VIMICRO MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: BEIJING ZHONGXING MICROELECTRONICS CO., LTD.

Effective date: 20110526

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100083 15/F, SHINING BUILDING, NO. 35, XUEYUAN ROAD, HAIDIAN DISTRICT, BEIJING TO: 214028 610, NATIONAL INTEGRATED CIRCUIT DESIGN PARK (CHUANGYUAN BUILDING), NO. 21-1, CHANGJIANG ROAD, WUXI NEW DISTRICT, JIANGSU PROVINCE, CHINA

TA01 Transfer of patent application right

Effective date of registration: 20110526

Address after: 214028 national integrated circuit design Park, 21-1 Changjiang Road, New District, Jiangsu, Wuxi, China, 610

Applicant after: Wuxi Vimicro Co., Ltd.

Address before: 100083, Haidian District, Xueyuan Road, Beijing No. 35, Nanjing Ning building, 15 Floor

Applicant before: Beijing Vimicro Corporation

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100616