CN101727981A - 带内置存储器单元恢复的非易失性存储器设备及操作方法 - Google Patents

带内置存储器单元恢复的非易失性存储器设备及操作方法 Download PDF

Info

Publication number
CN101727981A
CN101727981A CN200910204682A CN200910204682A CN101727981A CN 101727981 A CN101727981 A CN 101727981A CN 200910204682 A CN200910204682 A CN 200910204682A CN 200910204682 A CN200910204682 A CN 200910204682A CN 101727981 A CN101727981 A CN 101727981A
Authority
CN
China
Prior art keywords
memory cell
memory
piece
programming
nonvolatile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910204682A
Other languages
English (en)
Other versions
CN101727981B (zh
Inventor
金容俊
金宰弘
赵庆来
宋承桓
孔骏镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101727981A publication Critical patent/CN101727981A/zh
Application granted granted Critical
Publication of CN101727981B publication Critical patent/CN101727981B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

非易失性存储器设备包括在擦除非易失性(例如，快闪)存储器单元块的操作期间支持存储器单元的恢复。非易失性存储器系统包括快闪存储器设备以及电耦接到快闪存储器设备的存储器控制器。存储器控制器被配置为，通过将第一指令发布到快闪存储器设备、接着将第二指令发布到快闪存储器设备来控制快闪存储器设备内的存储器单元的恢复操作，将第一指令发布到快闪存储器设备导致存储器块中的擦除的存储器单元变为至少部分地编程的存储器单元，将第二指令发布到快闪存储器设备导致至少部分地编程的存储器单元变为全部地被擦除。

Description

带内置存储器单元恢复的非易失性存储器设备及操作方法
对相关文件的交叉引用
本申请要求于2008年10月10提交的韩国申请No.2008-99620的优先权，其公开内容在此通过引用合并于此。
技术领域
本发明涉及集成电路存储器设备以及操作其的方法，以及更具体地，涉及非易失性存储器设备以及操作其的方法。
背景技术
非易失性存储器设备的一种类别包括电可擦除可编程只读存储器(EEPROM)，其可以用在很多应用中，包括嵌入式应用以及海量存储应用。在典型的嵌入式应用中，EEPROM设备可以被用来在例如其中可能需要快速的随机存取读取次数的个人计算机或移动电话机中提供代码存储。典型的海量存储应用包括需要高容量且低成本的存储卡应用。
EEPROM设备的一个类别包括NAND类型快闪存储器，其能够代替其它形式的非易失性存储器而提供低成本和高容量。图1A示出其中具有多个NAND类型的串的传统快闪存储器阵列10。这些NAND类型的串中的每一个包括多个EEPROM单元，其与各个偶数位线和奇数位线(BL0_e，LB0_o，...，BLn_e，LBn_o)相关联。这些位线被连接到其中具有多个缓冲电路(PB0，...PBn)的页缓冲器12。每一个EEPROM单元包括浮置栅电极和电连接到各个字线(WL0，WL1，...，WLn)的控制栅电极。在读取和编程操作期间，通过将串选择线(SSL)驱动到逻辑1电压来使能对每一NAND串的存取。每一NAND串也包括相应的地选择晶体管，其电连接到地选择线(GSL)。
如图1B所示，图1A的快闪存储器阵列10中的EEPROM单元可以是支持单个编程状态的单元。仅支持单个编程状态的EEPROM单元通常被称作单电平单元(single level cell，SLC)。具体地，SLC可以支持可被看做为逻辑1存储值的擦除状态，以及可被看做为逻辑0存储值的编程状态。SLC可以在被擦除时具有负的阈值电压(Vth)(例如，-3V＜Vth＜-1V)，而在被编程时具有正的阈值电压(例如，1V＜Vth＜3V)。在图1C所示的串内，通过将位线BL设置为逻辑0值(例如，0V)、将编程电压(Vpgm)施加到选中的EEPROM单元以及将通过电压(Vpass)施加到未选中的EEPROM单元可以获得编程状态。此外，在编程期间，可以通过将正电压(例如，电源电压Vdd)施加到串选择线(SSL)以及将地电压(例如，0V)施加到地选择线(GSL)来使能NAND串。
另外，通过在选中的单元上执行读取操作，可以检测EEPROM单元的编程状态或擦除状态。如图1D所示，当选中的单元处于擦除状态且选中字线的电压(例如，0V)大于选中单元的阈值电压时，NAND串将操作以对预充电的位线BL进行放电。而当选中的单元处于编程状态时，对应的NAND串将为预充电的位线BL提供开路电路，因为选中字线的电压(例如，0V)小于选中单元的阈值电压而选中单元保持“断开(off)”。在Jung等人的题目为“AA 3.3 Volt Single Power Supply 16-Mb Nonvolatile Virtual DRAMUsing a NAND Flash Memory Technology，@IEEE Journal of Solid-StateCircuits”，Vol.32，No.11，pp.1748-1757，November(1997)的文章中公开了NAND类型快闪存储器的其它方面，其公开特此通过引用合并于此。
支持多个编程状态的EEPROM单元通常被称作为多电平单元(MLC)。如由图2所示，支持擦除状态和三个不同编程状态的MLC操作以每单元存储两个数据比特。在Takeuchi等人的题目为“AA Multipage Cell Architecturefor High-Speed Programming Multilevel NAND Flash Memories，@IEEEJournal of Solid-State Circuits”，Vol.33，No.8，pp.1228-1238，August(1998)的文章中公开了每单元具有两个数据比特的MLC的这些和其它的方面。共同被转让的U.S.专利No.5862074、5768188、7388778以及7483301也公开了以NAND类型配置布置中的多电平EEPROM单元的各方面，其公开内容特此通过引用合并于此。
发明内容
依照本发明的实施例的非易失性存储器系统在操作期间支持存储单元的恢复以擦除非易失性(例如，快闪)存储器单元块。依照本发明的这些实施例中的一些实施例，非易失性存储器系统包括快闪存储器设备以及电耦接到快闪存储器设备的存储器控制器。存储器控制器被配置为在快闪存储器设备中通过将第一指令发布到快闪存储器设备而后将第二指令发布到快闪存储器设备来控制存储器单元的恢复操作，将第一指令发布到快闪存储器设备导致存储块中的被擦除的存储器单元变为至少被部分编程的存储器单元，将第二指令发布到快闪存储器设备导致至少被部分编程的存储器单元完全被擦除。
依照本发明实施例，第一指令能够促使对存储器块中的全部存储器单元进行一步(one-shot)编程，包括被擦除的存储单元和在前被编程的存储单元，以及第二指令能够促使存储器块中的全部存储器单元变为完全被擦除，包括至少被部分编程的存储器单元。依照本发明的进一步实施例，存储器控制器可以利用响应于第一指令的发布而被激活的定时器。具体地，当定时器响应于第一指令而被激活时，存储器控制器可以使用定时器在至少一时间间隔期间中止第二指令的发布。
本发明的另外的实施例包括这样的方法：在非易失性存储器设备中通过在导致非易失性存储器单元中的至少一个的阈值电压增加的条件下对块中的非易失性存储器单元中的至少一个进行初始编程来擦除非易失性存储器单元块，而后将非易失性存储器单元中的至少一个以及块中的其它存储器单元的阈值电压减少到擦除的阈值电压电平。对非易失性存储器单元中的至少一个进行的这个编程步骤包括将块中的非易失性存储器单元的阈值电压从擦除的阈值电压电平增加到至少部分编程的阈值电压电平。对非易失性存储器单元中的至少一个进行的这个编程步骤可以还包括在诸如一步编程操作期间增加至少一个已经编程的非易失性存储器单元的阈值电压。
依照本发明的再一实施例的非易失性存储器设备的操作方法包括：在致使块中的全部存储器单元成为擦除的存储器单元之前，通过对块中的至少一个擦除的存储器单元至少进行部分编程来对存储器设备中的非易失性存储器单元块执行块擦除操作。例如，该执行块擦除操作的步骤可以包括：在擦除块中的全部存储器单元之前，通过对块中的全部存储器单元至少部分地编程来执行一步编程操作。
依照本发明的又一实施例，操作非易失性存储器设备的方法包括：在擦除非易失性存储器单元块之前，通过对非易失性存储器单元块执行存储器单元恢复操作来对存储器设备中的非易失性存储器单元块执行块擦除操作。这个存储器单元恢复操作包括：利用用以确认编程的第一验证电压而将块中的第一多个擦除的存储器单元编程到第一编程状态，然而利用用以确认又一编程的第二验证电压而将在第一编程状态中的第一多个非易失性的存储器单元进一步编程，以在其中获得较窄的阈值电压变化。对块中的第一多个非易失性存储器单元进行编程的步骤之前可以对块中的第一多个非易失性存储器单元进行擦除。
附图说明
图1A是于其中具有NAND类型串的EEPROM单元的传统非易失性存储器设备的电示简图；
图1B是示出依照现有技术的擦除和编程的EEPROM单元的相关阈值电压的图；
图1C是用于说明编程偏置条件的EEPROM单元的NAND类型串的电示简图；
图1D示出依照现有技术的在从擦除的EEPROM单元和编程的EEPROM单元中读取数据的期间NAND类型串中的电流；
图2是示出依照现有技术的四个状态的EEPROM单元的相关阈值电压的图；
图3A是依照本发明实施例的非易失性存储器系统的框图；
图3B是依照本发明实施例的由非易失性存储器系统执行的操作的流程图；
图4A是依照本发明实施例的由非易失性存储器系统执行的操作的流程图；
图4B-4D示出依照本发明实施例的存储器单元的恢复操作；
图5A是依照本发明实施例的由非易失性存储器系统执行的操作的流程图；
图5B-5D示出依照本发明实施例的存储器单元的恢复操作；
图6A是依照本发明实施例的由非易失性存储器系统执行的操作的流程图；
图6B-6E示出依照本发明实施例的存储器单元的恢复操作；
图7A是依照本发明实施例的存储器系统的框图；以及
图7B是依照本发明实施例的存储器系统的框图。
具体实施方式
现在将在这里参照附图更全面地描述本发明，附图中示出本发明的优选实施例。然而，本发明可以以很多不同的形式来表现以及不应当被解释为限制于在此所阐述的实施例；相反，提供这些实施例，以便本公开将是彻底的以及完全的，并完整地将本发明的范围传递给本领域的技术人员。相似的参考数字通篇指代相似的元素。
图3A说明依照本发明实施例的非易失性存储器系统30，其包括存储器控制器34以及非易失性存储器(例如，快闪存储器)设备36。如所示的，存储器控制器34电耦接到非易失性存储器设备36。如本领域的技术人员将理解到的，存储器控制器34可以被配置为提供指令/命令、配置信息以及将数据写入到非易失性存储器设备36并从存储器设备36中接收读取数据和其它的信息等。此外，如在下文更全面地所描述的，存储器控制器34被配置为在其中擦除一个或多个存储器块的操作期间控制存储器设备36内的存储器单元的恢复操作。存储器控制器34还可以被配置为利用传统的技术与主机处理器32进行通信。通过减少存储器单元在经历重复的编程/擦除循环之后可能变为过擦除的可能性，这里所描述的存储器单元的恢复操作可以操作用以增加存储器设备的寿命和可靠性。具体地，恢复操作利用这样的事实：与编程的存储器单元相关联的恢复效果比与擦除的存储器单元相关联的恢复效果更明显。
这些存储器单元的恢复操作包括图3B的存储器单元的恢复操作100。具体地，图3B的恢复操作100包括操作102，以(例如，由存储器控制器)识别被选择用于块擦除的非易失性存储器单元块中的擦除的存储器单元。此后，执行操作104，以通过增加擦除的存储器单元的阈值电压来至少部分地对块中的擦除的存储器单元进行编程。执行这个编程操作，以便在执行任一接续的块擦除操作之前至少部分地编程该块中的全部存储器单元。用以至少部分地编程所选择用于擦除的块内的擦除的存储器单元的该操作104可以接着跟随操作106，以将选中的存储器块分配到空闲块列表，空闲块列表表明块可以利用可由存储器控制器34控制的传统的或其它的擦除技术来擦除(例如，快闪擦除)。
如本领域的技术人员将理解到的，用以将存储器块分配到空闲块列表的操作可以利用固件，该固件通过在将存储器块分配到就绪队列之前首先将存储器块分类到垃圾队列来管理空闲块列表。然而，如这里所描述的，与本发明的实施例相一致的，垃圾队列中的存储器块在被擦除及分配到就绪队列用于接续使用(即，编程)之前，经历这里所描述的恢复操作。
现在参照图4A，依照本发明的另外的实施例的存储器单元的恢复操作110包括操作112，用以识别非易失性存储器单元的选中的块中的擦除的存储器单元，该非易失性存储器单元包括在前编程的存储器单元以及至少某些未编程的(即，擦除的)存储单元。此后，执行操作114，以对于预先确定的“计数”时间间隔来编程擦除的存储器单元，该时间间隔可以是由计数器(未示出)测量的固定的或是可编程的时间间隔。该计数时间间隔可以对应于期间编程字线电压(例如，Vpgm)被施加到选中的块中的选中的字线的时间间隔。如判决块116所示，一旦计数时间间隔逝去，可以执行操作118，以将选中的存储器单元块分配到空闲块列表，该空闲块列表将块识别为在重新使用之前可用于要被擦除(例如，快闪擦除)的块。图4A的这些操作由图4B和4C进一步强调。具体地，图4B示出2比特非易失性存储器单元(例如，EEPROM单元)的多个阈值电压(Vth)的范围。这些阈值电压的范围包括：E0，对应于擦除的存储器单元；P1，对应于被编程到第一编程状态的存储器单元；P2，对应于被编程到第二编程状态的存储器单元；以及P3，对应于被编程到第三编程状态的存储器单元。因此，如本领域的技术人员将理解到的，对于2比特的非易失性存储器单元的情况，这些擦除和编程的状态E0、P1、P2和P3可以对应于图2所示的那些。
图4C示出编程恢复操作，其包括将擦除的存储器单元编程到第一编程状态P1。然而，依照本发明的替换实施例，编程恢复操作不需要完全地编程所擦除的存储器单元到第一编程状态P1。例如，在图4A中由块114和116所示的计数时间间隔对于将擦除的存储器单元编程到高于擦除状态但是低于或等于完全编程状态的未定义状态是足够的。可选地，编程恢复操作可以包括将擦除的存储器单元编程到第一编程状态之外的编程状态(例如，状态P2、P3)。
图4C所示的操作之后可以紧随操作118，用以将选中的存储器块分配到空闲存储器块列表。一旦被分配到空闲存储器块列表，在存储器控制器34的控制下，可以执行传统的擦除操作(例如，快闪)来重置块中的存储器单元的编程状态(即，P1、P2和P3)。尽管不希望被任何理论束缚，但认为分配到空闲块列表的每一个存储器块应当位于列表的下部，从而在到列表的最初分配和所列块的最末擦除之间存在最长的时间，以及能够获得最大的恢复效果。
现在参照图5A，依照本发明的另外的实施例的存储器单元的恢复操作120包括操作122，对选择用于擦除的块内的全部非易失性存储器单元以预先确定的时间间隔编程。对全部非易失性存储器单元以预先确定的时间间隔进行的这个编程可以被认为是“一步”编程操作，其可以包括以编程电压(Vpgm)同时驱动选中的存储器块中的多个字线，而以支持编程的相等的位线电压对与该块中的存储器单元的列相关联的位线同时进行偏置。该时间间隔可以由定时器(框124)来设置，框124指定足够用于至少部分地编程在选中的块内的全部的擦除的存储器单元的持续时间。在时间间隔终止之后，执行操作126，以将选中的块分配到空闲块列表。
图5B示出选中的块内的存储器单元的相关阈值电压，该选中的块保持被擦除(E0)或已经被编程到三个编程状态(P1、P2和P3)中的一个。图5C示出在已经对选中的块内的全部的存储器单元执行一步编程操作之后的存储器单元的增加的阈值电压。可以执行该一步编程操作来减少块内的擦除的存储器单元变为由于使其遭受重复的擦除循环而不经历充足的编程循环而造成的“过擦除”的可能性。最后，图5D示出当已经将块分配给空闲块列表之后，执行块擦除操作以擦除块内的全部的存储器单元时出现的阈值电压中的变化。
现在参照图6A，依照本发明再一实施例的存储器单元的恢复操作130包括操作132，以擦除选中的块内的存储器单元，该选中的块包括编程的和擦除的存储器单元。此后，利用第一验证电压(V1)对块内的全部的存储器单元执行第一阶段编程操作134，以确认全部的存储器单元已经被充分地编程(例如，被编程到编程状态P1)。在第一阶段编程操作之后，编程的存储器单元的阈值电压变窄，从而这些单元在重复的编程/擦除循环期间将具有更统一的特性。具体地，执行具有相对短的持续时间的第二阶段编程操作136，以将在由第一阶段编程建立的编程状态(例如，编程状态P1)内的存储器单元的阈值电压的变化变窄。这个第二阶段编程操作136可以利用第二验证电压(V2)来执行，以验证阈值电压变化的变窄。接着，执行用以将选中的存储器块分配到空闲块列表的操作138，以识别选中的存储器块作为可用来利用传统的块擦除操作(例如，快闪操作)来擦除的一个块。图6B-6E进一步示出图6A的存储器单元的恢复操作130。具体地，图6B-6C示出操作132，该操作利用传统的块擦除操作(例如，快闪擦除)来擦除选中的存储器块内的全部的存储器单元。此后，如图6D所示，利用用于设置用于编程的单元的最小阈值电压的第一验证电压(例如V1)来将选中的块内的全部的存储器单元编程到等效的编程状态。在一些情况中，如所示的，该等效的编程状态可以是第一编程状态(例如，P1)。但是，也可以使用其它的编程的等效程度，包括没有充分到达第一编程状态P1的那些程度。最后，如图6E所示，执行第二阶段编程操作，以增加处于在前建立的编程状态中的存储器单元的低端阈值电压。该第二阶段编程包括利用第二验证电压(例如，V2＞V1)来将最小编程电压设置到编程电压的较窄的范围内，如P1’所示。
图7A是存储器系统200的框图。该存储器系统200可以包括依照本发明实施例的非易失性存储器设备。示出该系统300包括非易失性存储器系统210，诸如图3A的存储器系统30。该非易失性存储器系统210包括存储器控制器212以及快闪存储器设备211。可被配置为执行这里所描述的存储器单元的恢复操作的存储器控制器212电耦接到存储器系统200内的其他的部件。这些其它的部件包括中央处理单元230、易失性存储器240(例如，RAM)、用户接口250以及电源220。
图7B是存储器系统300的框图。该存储器系统300可以包括依照本发明实施例的非易失性存储器设备。示出该系统200包括快闪存储器系统310，诸如图3A的存储器系统30。示出该快闪存储器系统310与外部的存储器接口系统320进行通信。示出接口系统320包括存储器接口电路325，该存储器接口电路325电耦接到中央总线。连接到该中央总线的其它的部件包括中央处理单元322、易失性存储器设备321(例如，SRAM)、纠错电路324(ECC)以及主机接口电路323。
在附图和说明书中，已经公开了本发明的典型的优选实施例，并且尽管采用了明确的术语，但它们仅以一般性及说明性的目的来使用而不意在限制，本发明的范围在下面的权利要求书中来阐述。

Claims (19)

1.一种非易失性存储器系统，包括：
快闪存储器设备；以及
电耦接到所述快闪存储器设备的存储器控制器，所述存储器控制器被配置为：在擦除所述快闪存储器设备中的存储器块的期间，通过将第一指令发布到所述快闪存储器设备，然后将第二指令发布到所述快闪存储器设备，执行存储器单元的恢复操作，将第一指令发布到所述快闪存储器设备导致存储器块中的擦除的存储器单元变为至少部分地被编程的存储器单元，将第二指令发布到所述快闪存储器设备导致至少部分地被编程的存储器单元变为全部地被擦除。
2.如权利要求1所述的非易失性存储器系统，其中，第二指令导致存储器块内的全部的存储器单元变为全部地被擦除。
3.如权利要求1所述的非易失性存储器系统，其中，第一指令导致对存储器块中的全部的编程的以及擦除的存储器单元进行一步编程。
4.如权利要求1所述的非易失性存储器系统，其中，所述存储器控制器包括定时器，该定时器响应于第一指令的发布而激活；以及其中，所述存储器控制器还被配置为，当定时器响应于第一指令的发布而激活时，在至少一时间间隔期间中止第二指令的发布。
5.一种非易失性存储器系统，包括：
至少一个非易失性存储器设备；以及
电耦接到所述至少一个非易失性存储器设备的控制电路，所述控制电路被配置为，在擦除所述至少一个非易失性存储器设备中的非易失性存储器单元块的操作期间，执行存储器单元的恢复操作。
6.如权利要求5所述的存储器系统，其中，所述存储器单元的恢复操作包括至少部分地编程非易失性存储器单元块中的擦除的存储器单元。
7.如权利要求6所述的存储器系统，其中，所述存储器单元的恢复操作进一步包括编程非易失性存储器单元块中的已经编程的存储器单元。
8.如权利要求6所述的存储器系统，其中，所述存储器单元的恢复操作包括：擦除非易失性存储器单元块中的全部的编程的存储器单元，接着至少部分地编程非易失性存储器单元块中的全部的擦除的存储器单元。
9.如权利要求6所述的存储器系统，其中，所述存储器单元的恢复操作包括：擦除非易失性存储器单元块中的全部的存储器单元，接着将非易失性存储器单元块中的全部的擦除的存储器单元编程到第一编程状态。
10.如权利要求6所述的存储器系统，其中，所述存储器单元的恢复操作包括：
擦除非易失性存储器单元块中的全部的存储器单元；接着将非易失性存储器单元块中的全部的擦除的存储器单元编程到第一编程状态；以及接着在第一编程状态中将存储器单元的阈值电压分布变窄。
11.如权利要求10所述的存储器系统，其中，将非易失性存储器单元块中的全部的擦除的存储器单元编程到第一编程状态的步骤包括，验证非易失性存储器单元块中的全部的存储器单元具有大于第一验证电压的阈值电压还是具有等于第一验证电压的阈值电压；以及其中，将所述在第一编程状态中的存储器单元的阈值电压分布变窄的步骤包括，验证非易失性存储器单元块中的全部的存储器单元具有超过第一验证电压的阈值电压。
12.如权利要求10所述的存储器系统，其中，将非易失性存储器单元块中的全部的擦除的存储器单元编程到第一编程状态的步骤包括，验证非易失性存储器单元块中的全部的存储器单元具有大于还是等于第一验证电压的阈值电压；以及其中，将所述在第一编程状态中的存储器单元的阈值电压分布变窄的步骤包括，验证非易失性存储器单元块中的全部的存储器单元具有大于还是等于第二验证电压的阈值电压；以及其中，第二验证电压大于第一验证电压。
13.一种操作非易失性存储器设备的方法，包括：
通过在导致增加非易失性存储器单元中的至少一个的阈值电压增加的条件下对块中的非易失性存储器单元中的至少一个进行编程来擦除非易失性存储器设备中的非易失性存储器单元块，而接着将块中的非易失性存储器单元中的至少一个以及其它的存储器单元的阈值电压减少到擦除的阈值电压电平。
14.如权利要求13所述的方法，其中，所述对块中的非易失性存储器单元中的至少一个进行编程的步骤包括，将块中的非易失性存储器单元的阈值电压从擦除的阈值电压电平增加到至少部分编程的阈值电压电平。
15.如权利要求14所述的方法，其中，所述对块中的非易失性存储器单元中的至少一个进行编程的步骤包括，增加块中的至少一个编程的非易失性存储器单元的阈值电压。
16.一种操作非易失性存储器设备的方法，包括：
在存储器设备中，通过在致使块中的全部的存储器单元作为擦除的存储器单元之前，至少部分地编程块中的至少一个擦除的存储器单元，来对存储器设备中的非易失性存储器单元块执行块擦除操作。
17.如权利要求16所述的方法，其中，所述执行块擦除操作包括：通过在擦除块中的全部的存储器单元之前，至少部分地对块中的全部的存储器单元进行编程，执行一步编程操作。
18.一种操作非易失性存储器设备的方法，包括：
在存储器设备中，通过在擦除非易失性存储器单元块之前，对非易失性存储器单元块执行存储器单元的恢复操作，来对存储器设备中非易失性存储器单元块执行块擦除操作，所述存储器单元的恢复操作包括：利用用以确认编程的第一验证电压来将块中的第一多个非易失性存储器单元编程到第一编程状态，接着利用用以确认另一编程的第二验证电压来对处于第一编程状态内的第一多个非易失性存储器单元进行另一编程以获得其中较窄的阈值电压变化。
19.如权利要求18所述的方法，其中，所述第二验证电压大于所述第一验证电压。
CN200910204682.7A 2008-10-10 2009-10-10 带内置存储器单元恢复的非易失性存储器设备及操作方法 Active CN101727981B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020080099620A KR101506336B1 (ko) 2008-10-10 2008-10-10 산화막 복구 기능을 갖는 비휘발성 메모리 장치 그리고 그것의 블록 관리 방법
KR99620/08 2008-10-10
US12/498,508 US8274840B2 (en) 2008-10-10 2009-07-07 Nonvolatile memory devices having built-in memory cell recovery during block erase and methods of operating same
US12/498,508 2009-07-07

Publications (2)

Publication Number Publication Date
CN101727981A true CN101727981A (zh) 2010-06-09
CN101727981B CN101727981B (zh) 2015-07-15

Family

ID=42098715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910204682.7A Active CN101727981B (zh) 2008-10-10 2009-10-10 带内置存储器单元恢复的非易失性存储器设备及操作方法

Country Status (3)

Country Link
US (1) US8274840B2 (zh)
KR (1) KR101506336B1 (zh)
CN (1) CN101727981B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106558330A (zh) * 2015-09-25 2017-04-05 爱思开海力士有限公司 半导体器件、其操作方法和包括其的数据储存设备

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237136B (zh) * 2010-04-26 2014-05-14 旺宏电子股份有限公司 使用在一存储装置的存储子单元抹除方法
JP5404685B2 (ja) 2011-04-06 2014-02-05 株式会社東芝 不揮発性半導体記憶装置
US8787088B2 (en) * 2012-06-29 2014-07-22 Sandisk Technologies Inc. Optimized erase operation for non-volatile memory with partially programmed block
KR101975406B1 (ko) 2012-07-11 2019-05-07 삼성전자주식회사 비휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 및 그것의 메모리 블록 관리, 소거, 및 프로그램 방법들
KR20140096875A (ko) * 2013-01-29 2014-08-06 삼성전자주식회사 메모리 시스템의 및 그것의 블록 관리 방법
CN104064222B (zh) * 2013-03-20 2017-03-01 华邦电子股份有限公司 闪存存储器的验证装置
US8942038B2 (en) 2013-04-02 2015-01-27 SanDisk Technologies, Inc. High endurance nonvolatile memory
US9104612B2 (en) * 2013-08-27 2015-08-11 Oracle International Corporation System stability prediction using prolonged burst detection of time series data
US9449694B2 (en) * 2014-09-04 2016-09-20 Sandisk Technologies Llc Non-volatile memory with multi-word line select for defect detection operations
KR102457662B1 (ko) 2017-10-31 2022-10-25 삼성전자주식회사 메모리 컨트롤러의 동작 방법 및 저장 장치의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030002345A1 (en) * 2000-05-04 2003-01-02 Dror Avni Programming and erasing methods for an NROM array
CN101095197A (zh) * 2004-12-23 2007-12-26 桑迪士克股份有限公司 浮动栅极之间的耦合效应减小的nand电可擦除可编程只读存储器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2725575B2 (ja) * 1993-10-28 1998-03-11 日本電気株式会社 不揮発性半導体記憶装置とその書き込み特性回復方法
US5745410A (en) * 1995-11-17 1998-04-28 Macronix International Co., Ltd. Method and system for soft programming algorithm
KR0172408B1 (ko) 1995-12-11 1999-03-30 김광호 다수상태 불휘발성 반도체 메모리 및 그의 구동방법
US5862074A (en) 1996-10-04 1999-01-19 Samsung Electronics Co., Ltd. Integrated circuit memory devices having reconfigurable nonvolatile multi-bit memory cells therein and methods of operating same
JP4360736B2 (ja) * 2000-01-27 2009-11-11 株式会社ルネサステクノロジ 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ消去方法
JP2004171686A (ja) 2002-11-20 2004-06-17 Renesas Technology Corp 不揮発性半導体記憶装置およびそのデータ消去方法
KR20040084401A (ko) 2003-03-28 2004-10-06 주식회사 하이닉스반도체 플래시 메모리의 소거 방법
KR100666174B1 (ko) 2005-04-27 2007-01-09 삼성전자주식회사 3-레벨 불휘발성 반도체 메모리 장치 및 이에 대한구동방법
JP2007193867A (ja) * 2006-01-17 2007-08-02 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置及びその書き換え方法
KR100888616B1 (ko) 2006-11-28 2009-03-17 삼성전자주식회사 소거 동작 전에 프리 프로그램 동작을 수행하는 낸드플래시 메모리 및 그것의 소거 방법
KR100843037B1 (ko) 2007-03-27 2008-07-01 주식회사 하이닉스반도체 플래시 메모리 장치 및 이의 소거 방법
US7969785B1 (en) * 2007-09-20 2011-06-28 Venkatraman Prabhakar Low voltage non-volatile memory with charge trapping layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030002345A1 (en) * 2000-05-04 2003-01-02 Dror Avni Programming and erasing methods for an NROM array
CN101095197A (zh) * 2004-12-23 2007-12-26 桑迪士克股份有限公司 浮动栅极之间的耦合效应减小的nand电可擦除可编程只读存储器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106558330A (zh) * 2015-09-25 2017-04-05 爱思开海力士有限公司 半导体器件、其操作方法和包括其的数据储存设备
CN106558330B (zh) * 2015-09-25 2020-11-06 爱思开海力士有限公司 半导体器件、其操作方法和包括其的数据储存设备

Also Published As

Publication number Publication date
CN101727981B (zh) 2015-07-15
KR101506336B1 (ko) 2015-03-27
KR20100040487A (ko) 2010-04-20
US20100091578A1 (en) 2010-04-15
US8274840B2 (en) 2012-09-25

Similar Documents

Publication Publication Date Title
CN101727981B (zh) 带内置存储器单元恢复的非易失性存储器设备及操作方法
CN107797935B (zh) 存储装置和用于非易失性存储器装置的访问方法
CN101689400B (zh) 基于阈值电压分布的动态检验
CN1855304B (zh) 集成电路器件、闪存阵列和操作闪存器件的方法
TWI840827B (zh) 於半導體記憶裝置中執行抹除操作之方法
US9070449B2 (en) Defective block management
CN101496109B (zh) 具有多块擦除模式的非易失性存储器及其方法
KR101854927B1 (ko) 다수의 데이터 상태-실패들을 허용하는 비휘발성 메모리에서 다중 비트 프로그래밍 방법 및 프로그래밍 실패의 경우 데이터 복구 방법
KR100926195B1 (ko) 불휘발성 반도체 기억 장치
CN102592668B (zh) 非易失性存储设备和系统及编程非易失性存储设备的方法
CN100520979C (zh) 对闪存器件进行编程的方法
US9466382B2 (en) Compensation for sub-block erase
CN1856840B (zh) 非易失性存储器及其操作方法，和非易失性存储器系统
KR102175039B1 (ko) 불휘발성 메모리 장치의 데이터 기입 방법
CN104821184B (zh) 半导体器件
US9501400B2 (en) Identification and operation of sub-prime blocks in nonvolatile memory
US8995184B2 (en) Adaptive operation of multi level cell memory
CN109791793A (zh) 均衡存储器单元的不同块的擦除深度
CN103155044A (zh) 用于闪速存储器的多页编程方案
CN104781884A (zh) 具有数据保留偏压的闪速存储器
CN105359218A (zh) 非易失性存储器编程数据保存
US9384839B2 (en) Write sequence providing write abort protection
US9342401B2 (en) Selective in-situ retouching of data in nonvolatile memory
KR100908560B1 (ko) 플래시 메모리 소자의 프로그램 방법
CN101504864A (zh) 多级单元编程方法及集成电路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant