CN101702405B - 一种平面化厚隔离介质形成方法 - Google Patents
一种平面化厚隔离介质形成方法 Download PDFInfo
- Publication number
- CN101702405B CN101702405B CN2009102328772A CN200910232877A CN101702405B CN 101702405 B CN101702405 B CN 101702405B CN 2009102328772 A CN2009102328772 A CN 2009102328772A CN 200910232877 A CN200910232877 A CN 200910232877A CN 101702405 B CN101702405 B CN 101702405B
- Authority
- CN
- China
- Prior art keywords
- silicon
- thickness
- isolation medium
- silicon dioxide
- deep hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000002955 isolation Methods 0.000 title claims abstract description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 142
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 79
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 79
- 239000010703 silicon Substances 0.000 claims abstract description 79
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 69
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 69
- 238000005530 etching Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 29
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 41
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 41
- 230000003647 oxidation Effects 0.000 claims description 28
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 15
- 229910052698 phosphorus Inorganic materials 0.000 claims description 15
- 239000011574 phosphorus Substances 0.000 claims description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 11
- 238000005260 corrosion Methods 0.000 claims description 11
- 230000007797 corrosion Effects 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 claims description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 10
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 7
- LOPFACFYGZXPRZ-UHFFFAOYSA-N [Si].[As] Chemical compound [Si].[As] LOPFACFYGZXPRZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000000407 epitaxy Methods 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 229910052785 arsenic Inorganic materials 0.000 description 11
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 11
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Weting (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明涉及的是一种特别适用于硅微波功率晶体管和微波单片集成电路研制生产的平面化厚隔离介质形成方法，其特征是该方法包括如下工艺步骤：一、在硅片表面刻蚀深孔阵列；二、通过氧化工艺将深孔边缘剩余的硅衬底材料全部氧化，变成二氧化硅；三、再用CVD隔离介质将深孔覆盖，形成厚隔离介质。优点：隔离介质厚度可以通过孔的刻蚀深度调整，可以获得芯片一样厚的介质膜，同时保证硅片表面平坦度和细线条加工成品率，达到减小介质膜寄生电容的目的。
Description
技术领域
本发明涉及的是一种特别适用于硅微波功率晶体管和微波单片集成电路研制生产的平面化厚隔离介质形成方法，属于半导体微电子设计制造技术领域。
背景技术
由于硅微波器件和集成电路往往制作在电导率较高的衬底上，器件金属电极、互连线与衬底之间存在寄生电容，造成微波信号损耗。过去一般是通过减小金属面积和在半导体表面淀积厚的隔离介质来减小电容，这种方法在实际工作受到电流容量限制，或同时造成硅片表面严重凸凹不平，限制器件性能和工艺成品率。
发明内容
本发明是一种适用于硅微波功率晶体管和微波单片集成电路研制生产的平面化厚隔离介质形成方法。旨在克服现有技术所存在的上述缺陷。本发明在保证硅片表面平坦度的同时减小介质膜寄生电容，提高器件微波性能。
本发明的技术解决方案：一种平面化厚隔离介质形成方法，包括如下工艺步骤：
一、在硅片表面刻蚀深孔阵列；
二、通过氧化工艺将深孔边缘剩余的硅衬底材料全部氧化，变成二氧化硅；
三、再用CVD隔离介质将深孔覆盖，形成厚隔离介质。
本发明的有益效果是，优点：隔离介质厚度可以通过孔的刻蚀深度调整，可以获得芯片一样厚的介质膜，同时保证硅片表面平坦度和细线条加工成品率，达到减小介质膜寄生电容的目的。
附图说明
附图1是现有隔离介质剖面示意图；
附图2是本发明隔离介质剖面示意图；
附图3是硅衬底的剖面示意图；
附图4是硅衬底表面氧化后的剖面示意图；
附图5是硅衬底表面LPCVD淀积氮化硅后的剖面示意图；
附图6是ICP刻蚀深孔阵列后剖面示意图；
附图7是深孔边缘硅衬底材料全部氧化后剖面示意图；
附图8是腐蚀去掉硅衬底表面淀积的氮化硅和附图4中氧化层后的剖面示意图；
附图9是硅衬底表面LPCVD淀积二氧化硅或者二氧化硅与氮化硅复合介质后的剖面示意图；
附图10是刻蚀形成有源区窗口后的剖面示意图；
图中的1是硅衬底n++区，为砷掺杂，厚度380μm-560μm；2是硅衬底n型外延区，厚度1μm-200μm；3是热生长氧化层，厚度0.06μm-0.1μm；4是CVD淀积氮化硅薄膜，厚度0.1μm-0.3μm；5是ICP刻蚀深孔阵列，深度1.0μm-200μm；6是热氧化二氧化硅，厚度0.6μm-1.3μm；7是CVD淀积二氧化硅或氮化硅与二氧化硅介质膜，厚度1.0μm-3.0μm；8是有源区窗口。
具体实施方式
1)、选择厚度为380μm-560μm，电阻率≤0.003Ω·cm的掺砷硅衬底区，其硅外延层掺磷(n型)，电阻率0.5Ω·cm-1000Ω·cm，厚度1μm-200μm(附图3)；
2)、在920℃-1000℃干氧条件下氧化生长0.06μm-0.1μm二氧化硅(附图4)；
3)、利用LPCVD工艺在硅衬底表面淀积一层厚度为0.1μm-0.3μm的氮化硅；(附图5)；
4)、在硅衬底表面涂附一层光刻胶，厚度1.0μm-2.5μm，并光刻形成1.0μm-2.0μm间距1.2μm-1.8μm的刻蚀窗口阵列，利用反应离子刻蚀工艺刻蚀掉窗口内的氮化硅和二氧化硅；利用ICP刻蚀工艺刻蚀窗口内的硅，形成1.0μm-200μm的深孔，最后去掉光刻胶(附图6)；
5)、在1000℃-1150℃湿氧条件下氧化生长0.6μm-1.3μm二氧化硅，并确保刻蚀窗口边缘的硅被全部反应生成二氧化硅；(附图7)；
6)、用磷酸腐蚀去掉硅衬底表面的氮化硅；用稀氢氟酸腐蚀去掉工艺步骤2)生产长的二氧化硅(附图8)；
7)、利用CVD工艺在硅衬底表面淀积一层二氧化硅或者二氧化硅与氮化硅复合介质，介质总厚度为1.0μm-3.0μm，至此获得平面化厚介质膜(附图9)；
8)光刻刻蚀有源区窗口图形，开始芯片后续工艺制作(附图10)。
对照附图1，现有芯片隔离介质剖面示意图。硅衬底n++区1，电阻率≤0.003Ω·cm，厚度为380μm-560μm，掺砷；硅衬底n型外延区2电阻率0.5Ω·cm-1000Ω·cm，厚度1.0μm-200μm，掺磷，热氧化二氧化硅6厚度为0.6μm-1.3μm；CVD淀积二氧化硅或氮化硅与二氧化硅介质膜为二氧化硅或者二氧化硅与氮化硅复合介质7，介质总厚度为1.0μm-8.0μm；8为有源区窗口，热氧化二氧化硅6、二氧化硅或者二氧化硅与氮化硅复合介质7，总膜厚度一般在10μm以下；
对照附图2，本发明芯片隔离介质剖面示意图。硅衬底n++区1，电阻率≤0.003Ω·cm，厚度为380μm-560μm，掺砷；硅衬底n型外延区2电阻率0.5Ω·cm-1000Ω·cm，厚度1.0μm-200μm，掺磷；热氧化二氧化硅6为二氧化硅，其厚度为0.6μm-1.3μm；CVD淀积二氧化硅或氮化硅与二氧化硅介质膜为二氧化硅或者二氧化硅与氮化硅复合介质7，介质总厚度为1.0μm-3.0μm；有源区窗口8，热氧化二氧化硅6、CVD淀积二氧化硅或氮化硅与二氧化硅介质膜7，总膜厚度可以达到芯片厚度，例如200μm；
对照附图3，硅衬底n++区1电阻率≤0.003Ω·cm，厚度为380μm-560μm，掺砷；硅衬底n型外延区2电阻率0.5Ω·cm-1000Ω·cm，厚度1.0μm-200μm，掺磷；
对照附图4，硅衬底n++区1电阻率≤0.003Ω·cm，厚度为380μm-560μm，掺砷；硅衬底n型外延区2电阻率0.5Ω·cm-1000Ω·cm，厚度1.0μm-200μm，掺磷；热生长氧化层3为二氧化硅，厚度为0.06μm-0.1μm；
对照附图5，硅衬底n++区1，电阻率≤0.003Ω·cm，厚度为380μm-560μm，掺砷；硅衬底n型外延区2电阻率0.5Ω·cm-1000Ω·cm，厚度1.0μm-200μm，掺磷；热生长氧化层3为二氧化硅，厚度为0.06μm-0.1μm；CVD淀积氮化硅薄膜为氮化硅4，厚度为0.1μm-0.3μm；
对照附图6，硅衬底n++区1，电阻率≤0.003Ω·cm，厚度为380μm-560μm，掺砷；硅衬底n型外延区2电阻率0.5Ω·cm-1000Ω·cm，厚度1.0μm-200μm，掺磷；热生长氧化层3为二氧化硅，厚度为0.06μm-0.1μm；CVD淀积氮化硅薄膜为氮化硅4为氮化硅，厚度为0.1μm-0.3μm；ICP刻蚀深孔阵列5，孔的大小为1.0μm-2.0μm，间距1.2μm-1.8μm的刻蚀窗口阵列，深度为1.0μm-200μm，孔的多少可以根据器件设计需要，任意调整，或布满有源区以外的区域。
对照附图7，硅衬底n++区1，电阻率≤0.003Ω·cm，厚度为380μm-560μm，掺砷；硅衬底n型外延区2电阻率0.5Ω·cm-1000Ω·cm，厚度1.0μm-200μm，掺磷；热生长氧化层3为二氧化硅，厚度为0.06μm-0.1μm；CVD淀积氮化硅薄膜为氮化硅4为氮化硅，厚度为0.1μm-0.3μm；ICP刻蚀深孔阵列5，孔的大小为1.0μm-2.0μm，间距1.2μm-1.8μm的刻蚀窗口阵列，深度为1.0μm-200μm，孔的多少可以根据器件设计需要，任意调整，或布满有源区意外的区域。热氧化二氧化硅6，其厚度为0.6μm-1.3μm；
对照附图8，硅衬底n++区1，电阻率≤0.003Ω·cm，厚度为380μm-560μm，掺砷；硅衬底n型外延区2电阻率0.5Ω·cm-1000Ω·cm，厚度1.0μm-200μm，掺磷；ICP刻蚀深孔阵列5，孔的大小为1.0μm-2.0μm间距1.2μm-1.8μm的刻蚀窗口阵列，深度为1.0μm-200μm，孔的多少可以根据器件设计需要，任意调整，或布满有源区意外的区域。热氧化二氧化硅6，其厚度为0.6μm-1.3μm；
对照附图9，硅衬底n++区1，电阻率≤0.003Ω·cm，厚度为380μm-560μm，掺砷；硅衬底n型外延区2电阻率0.5Ω·cm-1000Ω·cm，厚度1.0μm-200μm，掺磷；ICP刻蚀深孔阵列5，孔的大小为1.0μm-2.0μm，间距1.2μm-1.8μm的刻蚀窗口阵列，深度为1.0μm-200μm，孔的多少可以根据器件设计需要，任意调整，或布满有源区以外的区域。热氧化二氧化硅6，其厚度为0.6μm-1.3μm；二氧化硅或者二氧化硅与氮化硅复合介质7，介质总厚度为1.0μm-3.0μm；
对照附图10，硅衬底n++区1，电阻率≤0.003Ω·cm，厚度为380μm-560μm，掺砷；硅衬底n型外延区2电阻率0.5Ω·cm-1000Ω·cm，厚度1.0μm-200μm，掺磷；ICP刻蚀深孔阵列5，孔的大小为1.0μm-2.0μm，间距1.2μm-1.8μm的刻蚀窗口阵列，深度为1.0μm-200μm，孔的多少可以根据器件设计需要，任意调整，或布满有源区以外的区域。热氧化二氧化硅6，其厚度为0.6μm-1.3μm；二氧化硅或者二氧化硅与氮化硅复合介质7，介质总厚度为1.0μm-3.0μm，后续工艺形成的有源区窗口8。
实施例1
1)、选择厚度为560μm，电阻率≤0.003Ω·cm的掺砷硅衬底区，其硅外延层掺磷(n型)，电阻率0.5Ω·cm，厚度1μm(附图3)；
2)、在920℃干氧条件下氧化生长0.06μm二氧化硅(附图4)；
3)、利用LPCVD工艺在硅衬底表面淀积一层厚度为0.1μm的氮化硅；(附图5)；
4)、在硅衬底表面涂附一层光刻胶，厚度1.0μm，并光刻形成1.0μm间距1.2μm的刻蚀窗口阵列，利用反应离子刻蚀工艺腐蚀掉窗口内的氮化硅和二氧化硅；利用ICP刻蚀工艺窗口内的硅，形成1.0μm的深孔，最后去掉光刻胶(附图6)；
5)、在1000℃湿氧条件下氧化生长0.6μm二氧化硅，并确保刻蚀窗口边缘的硅被全部反应生成二氧化硅；(附图7)；
6)、用磷酸腐蚀去掉硅片表面的氮化硅；用稀氢氟酸腐蚀去掉工艺2)生产长的二氧化硅(附图8)；
7)、利用CVD工艺在硅衬底表面淀积一层二氧化硅或者二氧化硅与氮化硅复合介质，介质总厚度为1.0μm，至此获得平面化厚介质膜(附图9)；
8)光刻刻蚀有源区窗口图形，开始芯片后续工艺制作(附图10)。
实施例2
1)、选择厚度为420μm，电阻率≤0.003Ω·cm的掺砷硅衬底区，其硅外延层掺磷(n型)，电阻率500Ω·cm，厚度100μm(附图3)；
2)、在960℃干氧条件下氧化生长0.08μm二氧化硅(附图4)；
3)、利用LPCVD工艺在硅衬底表面淀积一层厚度为0.2μm的氮化硅；(附图5)；
4)、在硅衬底表面涂附一层光刻胶，厚度1.5μm，并光刻形成1.5μm间距1.4μm的刻蚀窗口阵列，利用反应离子刻蚀工艺腐蚀掉窗口内的氮化硅和二氧化硅；利用ICP刻蚀工艺窗口内的硅，形成100μm的深孔，最后去掉光刻胶(附图6)；
5)、在1100℃湿氧条件下氧化生长0.9μm二氧化硅，并确保刻蚀窗口边缘的硅被全部反应生成二氧化硅；(附图7)；
6)、用磷酸腐蚀去掉硅片表面的氮化硅；用稀氢氟酸腐蚀去掉工艺2)生产长的二氧化硅(附图8)；
7)、利用CVD工艺在硅衬底表面淀积一层二氧化硅或者二氧化硅与氮化硅复合介质，介质总厚度为1.5μm，至此获得平面化厚介质膜(附图9)；
8)光刻刻蚀有源区窗口图形，开始芯片后续工艺制作(附图10)。
实施例3
1)、选择厚度为380μm，电阻率≤0.003Ω·cm的掺砷硅衬底区，其硅外延层掺磷(n型)，电阻率1000Ω·cm，厚度200μm(附图3)；
2)、在1000℃干氧条件下氧化生长0.1μm二氧化硅(附图4)；
3)、利用LPCVD工艺在硅衬底表面淀积一层厚度为0.3μm的氮化硅；(附图5)；
4)、在硅衬底表面涂附一层光刻胶，厚度2.5μm，并光刻形成2.0μm间距1.8μm的刻蚀窗口阵列，利用反应离子刻蚀工艺腐蚀掉窗口内的氮化硅和二氧化硅；利用ICP刻蚀工艺窗口内的硅，形成200μm的深孔，最后去掉光刻胶(附图6)；
5)、在1150℃湿氧条件下氧化生长1.3μm二氧化硅，并确保刻蚀窗口边缘的硅被全部反应生成二氧化硅；(附图7)；
6)、用磷酸腐蚀去掉硅片表面的氮化硅；用稀氢氟酸腐蚀去掉工艺2)生产长的二氧化硅(附图8)；
7)、利用CVD工艺在硅衬底表面淀积一层二氧化硅或者二氧化硅与氮化硅复合介质，介质总厚度为3.0μm，至此获得平面化厚介质膜(附图9)；
8)、光刻刻蚀有源区窗口图形，开始芯片后续工艺制作(附图10)。
Claims (4)
1.一种平面化厚隔离介质形成方法，其特征是该方法包括如下工艺步骤：
一、在硅片表面刻蚀深度为1μm-200μm、宽度为1.0μm-2.0μm、间距为1.2μm-1.8μm的深孔阵列；
二、通过氧化工艺将深孔边缘剩余的硅衬底材料全部氧化，变成二氧化硅；
三、再用CVD隔离介质将深孔覆盖，形成厚隔离介质，所述厚隔离介质的厚度为所述深孔阵列的深度与所述CVD隔离介质厚度之和。
2.根据权利要求1所述的一种平面化厚隔离介质形成方法，其特征是所述的在硅片表面刻蚀深孔阵列，其具体工艺分为：
1)、选择厚度为380μm-560μm，电阻率≤0.003Ω·cm的掺砷硅衬底区，其硅外延层掺磷，电阻率0.5Ω·cm-1000Ω·cm，厚度1μm-200μm；
2)、在920℃-1000℃干氧条件下氧化生长0.06μm-0.1μm二氧化硅；
3)、利用LPCVD工艺在硅衬底表面淀积一层厚度为0.1μm-0.3μm的氮化硅；
4)、在硅衬底表面涂附一层光刻胶，厚度1.0μm-2.5μm，并光刻形成宽度1.0μm-2.0μm，间距1.2μm-1.8μm的刻蚀窗口阵列；利用反应离子刻蚀工艺刻蚀掉窗口内的氮化硅和二氧化硅；利用ICP刻蚀工艺刻蚀窗口内的硅，形成1.0μm-200μm的深孔，最后去掉光刻胶。
3.根据权利要求2所述的一种平面化厚隔离介质形成方法，其特征是所述的通过氧化工艺将深孔边缘剩余的硅衬底材料全部氧化，变成二氧化硅，其具体工艺是：
1)、在1000℃-1150℃湿氧条件下氧化生长0.6μm-1.3μm二氧化硅，并确保刻蚀窗口边缘的硅被全部反应生成二氧化硅；
2)、用磷酸腐蚀去掉硅片表面的氮化硅；用稀氢氟酸腐蚀去掉权利要求2中工艺2)在920℃-1000℃干氧条件下氧化生长0.06μm-0.1μm二氧化硅。
4.根据权利要求1所述的一种平面化厚隔离介质形成方法，其特征是所述的利用CVD隔离介质将深孔覆盖，形成厚隔离介质，其具体工艺是：
1)、利用CVD工艺在硅衬底表面淀积一层二氧化硅或者二氧化硅与氮化硅复合介质，介质总厚度为1.0μm-3.0μm，至此获得平面化厚隔离介质膜；
2)、光刻刻蚀有源区窗口图形，开始芯片后续工艺制作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102328772A CN101702405B (zh) | 2009-10-21 | 2009-10-21 | 一种平面化厚隔离介质形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102328772A CN101702405B (zh) | 2009-10-21 | 2009-10-21 | 一种平面化厚隔离介质形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101702405A CN101702405A (zh) | 2010-05-05 |
| CN101702405B true CN101702405B (zh) | 2011-03-16 |
Family
ID=42157304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009102328772A Expired - Fee Related CN101702405B (zh) | 2009-10-21 | 2009-10-21 | 一种平面化厚隔离介质形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101702405B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102412148B (zh) * | 2011-07-01 | 2013-09-11 | 上海华虹Nec电子有限公司 | Igbt器件的制备方法 |
| CN103578974A (zh) * | 2012-07-18 | 2014-02-12 | 北大方正集团有限公司 | 一种形成氧化层的方法及半导体产品 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6239002B1 (en) * | 1998-10-19 | 2001-05-29 | Taiwan Semiconductor Manufacturing Company | Thermal oxidizing method for forming with attenuated surface sensitivity ozone-teos silicon oxide dielectric layer upon a thermally oxidized silicon substrate layer |
| CN1459841A (zh) * | 2002-05-21 | 2003-12-03 | 旺宏电子科技股份有限公司 | 避免锐角的浅沟道隔离制造方法 |
-
2009
- 2009-10-21 CN CN2009102328772A patent/CN101702405B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6239002B1 (en) * | 1998-10-19 | 2001-05-29 | Taiwan Semiconductor Manufacturing Company | Thermal oxidizing method for forming with attenuated surface sensitivity ozone-teos silicon oxide dielectric layer upon a thermally oxidized silicon substrate layer |
| CN1459841A (zh) * | 2002-05-21 | 2003-12-03 | 旺宏电子科技股份有限公司 | 避免锐角的浅沟道隔离制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101702405A (zh) | 2010-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105702736A (zh) | 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法 | |
| CN101567320B (zh) | 功率mos晶体管的制造方法 | |
| JP6263822B2 (ja) | 太陽電池の製造方法 | |
| CN104485286A (zh) | 包含中压sgt结构的mosfet及其制作方法 | |
| CN101702405B (zh) | 一种平面化厚隔离介质形成方法 | |
| CN102760660A (zh) | 氧化聚硅氮烷层的方法以及形成沟槽隔离结构的方法 | |
| CN102543716B (zh) | 金属硅化物阻挡层的形成方法 | |
| CN114709176B (zh) | 一种半导体结构及其制造方法 | |
| CN101556967B (zh) | 功率半导体器件及其制造方法 | |
| KR101065384B1 (ko) | 태양전지 및 그 제조방법 | |
| CN100570849C (zh) | 浅沟槽隔离成形工艺 | |
| US8722483B2 (en) | Method for manufacturing double-layer polysilicon gate | |
| CN105448981A (zh) | 一种vdmos器件及其漏极结构和制作方法 | |
| CN101673685A (zh) | 一种掩膜数量减少的沟槽mosfet器件制造工艺 | |
| CN103035514B (zh) | Rfldmos中形成厚氧化硅隔离层的制造方法 | |
| CN103137540B (zh) | Rfldmos的厚隔离介质层结构的制造方法 | |
| CN105226002A (zh) | 自对准沟槽型功率器件及其制造方法 | |
| CN102956562A (zh) | 存储器件的形成方法 | |
| CN104241356A (zh) | 一种dmos器件及其制作方法 | |
| CN104008975A (zh) | 一种沟槽型功率mos晶体管的制造方法 | |
| CN103531519B (zh) | 半导体结构及其形成方法 | |
| CN101937840B (zh) | 栅氧化层形成方法 | |
| CN212485333U (zh) | 一种浅沟槽结构器件沟槽 | |
| CN103094188A (zh) | 一种制作芯片上熔丝窗口的方法及熔丝窗口 | |
| CN112864236A (zh) | 一种中高压屏蔽栅场效应晶体管的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20100505 Assignee: YANGZHOU GUOYU ELECTRONICS Co.,Ltd. Assignor: CHINA ELECTRONICS TECHNOLOGY GROUP CORPORATION NO.55 Research Institute Contract record no.: 2013320000052 Denomination of invention: Method for forming planar thick isolation medium Granted publication date: 20110316 License type: Exclusive License Record date: 20130227 |
|
| LICC | Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model | ||
| EC01 | Cancellation of recordation of patent licensing contract |
Assignee: YANGZHOU GUOYU ELECTRONICS Co.,Ltd. Assignor: CHINA ELECTRONICS TECHNOLOGY GROUP CORPORATION NO.55 Research Institute Contract record no.: 2013320000052 Date of cancellation: 20151125 |
|
| LICC | Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20100505 Assignee: YANGZHOU GUOYU ELECTRONICS Co.,Ltd. Assignor: CHINA ELECTRONICS TECHNOLOGY GROUP CORPORATION NO.55 Research Institute Contract record no.: 2015320000653 Denomination of invention: Method for forming planar thick isolation medium Granted publication date: 20110316 License type: Exclusive License Record date: 20151217 |
|
| LICC | Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model | ||
| EC01 | Cancellation of recordation of patent licensing contract |
Assignee: YANGZHOU GUOYU ELECTRONICS Co.,Ltd. Assignor: CHINA ELECTRONICS TECHNOLOGY GROUP CORPORATION NO.55 Research Institute Contract record no.: 2015320000653 Date of cancellation: 20160922 |
|
| LICC | Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110316 Termination date: 20211021 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |