CN101692608B - 一种高线性度可变位宽插值器 - Google Patents
一种高线性度可变位宽插值器 Download PDFInfo
- Publication number
- CN101692608B CN101692608B CN2009100602363A CN200910060236A CN101692608B CN 101692608 B CN101692608 B CN 101692608B CN 2009100602363 A CN2009100602363 A CN 2009100602363A CN 200910060236 A CN200910060236 A CN 200910060236A CN 101692608 B CN101692608 B CN 101692608B
- Authority
- CN
- China
- Prior art keywords
- road
- phase
- input
- output
- signal path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Complex Calculations (AREA)
Abstract
本发明公开了一种高线性度-可变位宽插值器，有两个输入参考相位Ain、Bin和一个相位控制字PIN<0:X>，还设置有一个位宽控制字接口PIN_len，通过位宽控制字LEN<0:X>改变输入相位控制字位宽以调整插值器输出相位精度；本发明通过对插值单元(MixerCell)引入使能逻辑，使得插值单元(MixerCell)在工作状态上能随时脱离主电路，得以实现输入相位控制字的位宽可变，可灵活改变插值输出精度；同时配合在插值单元(MixerCell)漏电路径上引入与输入相位控制字相关的可控开关，修正了由于插值器输入端两对参考差分信号因固有时间上差异而产生的串扰，极大提高了插值输出结果线性度。
Description
技术领域
本发明涉及集成电路领域，特别是一种高线性度-可变位宽插值器。
背景技术
高线性度插值器在数据接收-发送系统中广泛应用，例如数据采样，频率抖动生成(括频ssc)等功能模块。在不同数字配置字情况下，线性插值器产生均匀多相时钟，高性能的数据接收-发送系统要求这些时钟有极高的线性度与一致性。
插值器工作原理如图1所示，输入Ain、Bin同源时钟分别经过不同延迟得到，在相位上相差Φ，表现为时间延迟tDelay。插值器另有一相位控制字输入：PH<0:X>，该输入控制字控制插值单元输出信号相位量，其中X∈N[1，+∞)，当控制字PH<0:X>由最小值(0，……，0)变化至最大值(1，……，1)过程中，插值器输出由前相位Ain均匀变化至后相位Bin，变换步长为：Φ/2(X+1)。
传统插值器的输入相位控制字PH<0:X>位宽固定，是因为若将位宽由X+1改变至X，由于插值器电路中最低位插值单元(MixerCell)仍未脱离主电路，这将成为在新X位宽插值下的主要误差来源。若在某些应用中需要灵活改变插值精度，需要两套以上硬件，可复用性差。如图2所示，因而极大限止了其应用范围。
另外，传统插值器虽可以对版图进行精确对称与匹配控制以消除空间上的差异，但由于高速状态时输入信号通过输入管寄生电容耦合至输出，如图3所示，使得插值器输入端两个信号由于相位的差异即时间上的差异相互之间产生串扰，恶化插值输出线性度，使得相位变化非均匀，且由控制字PH<0:X>最小值(0，……，0)变化至最大值(1，……，1)过程中，插值器输出时前相位Ain并不能完全切换至后相位Bin。
因此，传统插值器输入相位控制字位宽无扩展性，硬件复用性差，因而极大限止了其应用范围。
发明内容
本发明的目的是提供一种高线性度-可变位宽插值器，通过对插值单元(MixerCell)引入使能逻辑，使得插值单元(MixerCell)在工作状态上能随时脱离主电路，得以实现输入相位控制字的位宽可变，可灵活改变插值输出精度。
本发明的技术方案如下：
一种高线性度-可变位宽插值器，有两个输入参考相位Ain、Bin和一个相位控制字PIN<0:X>，其特征在于：还设置有一个位宽控制字接口PIN_len，通过位宽控制字LEN<0:X>改变输入相位控制字位宽以调整插值器输出相位精度。
相位控制字(即插值控制相量/插值控制字)：控制插值器输出相位相对于输入相位相对位置关系的一组n(n＞1)位控制相量。例如：控制字PH＝<0，0，……，0>(n位)时插值器输出为相位靠前的输入信号Ain，控制字PH＝<1，1，……，1>(n位)时插值器输出为相位靠后的输入信号Bin，控制字PH由最小值<0，……，0>变化至最大值<1，……，1>过程中，插值器输出由前相位Ain均匀变化至后相位Bin，变换步长为：(ΦAin-ΦBin)/2n。
位宽控制字：控制插值器输入位宽的一组m(m＞1)位控制相量。
所述高线性度-可变位宽插值器为X+1位宽插值器，其中X+1个插值单元MixerCell<0>，MixerCell<1>，……，MixerCell<X>并行共输出，共地连接，所述输出共同连接至输出负载，输出端送出插值信号INTout，其中X＞0。
所述输入的参考相位Ain、Bin被送至每一个插值单元的输入口，相位控制字即插相控制字的总线分别将单位控制信号送至对应插值单元，即PH<0>/LEN<0>至MixerCell<0>，PH<1>/LEN<1>至MixerCell<1>，……，PH<M>/LEN<N>至MixerCell<X>。
所述每个插值单元分别通过A信号通路与B信号通路对输入信号Ain、Bin进行处理，A信号通路从上至下由A路输入放大器和A路电流沉开关级连，B信号通路从上至下由B路输入放大器和B路电流沉开关级连；A信号通路与B信号通路的上端共同连接输出负载，输出信号INTout，下端共同连接至带有使能功能的电流沉的上端，所述电流沉下端接地。
所述A路输入放大器、B路输入放大器与输出负载之间均分别连接有A路负载开关和B路负载开关；相位控制位PH<M>(相位控制位PH<M>是指相位控制字PIN<0:X>的第M位单bit控制信号，0≤M≤X)输入至A路负载开关与A路电流沉开关，相位控制位PH<M>反信号
输入至B路负载开关与B路电流沉开关，位宽控制位LEN<N>(位宽控制位LEN<N>是指位宽控制字LEN<0:X>的第N位单bit控制信号，0≤N≤X)输入至电流沉使能端，使能电流沉。
所述每个插值单元分别通过A信号通路与B信号通路对输入信号Ain、Bin进行处理，A信号通路从上至下由A路电流源开关和A路输入放大器级连，B信号通路从上至下由B路电流源开关和B路输入放大器级连；A信号通路与B信号通路上端共同连接至带有使能功能的电流源的下端，所述电流源上端接电源，A信号通路与B信号通路下端共同连接至输出负载，输出信号INTout。
所述A路输入放大器、B路输入放大器与输出负载之间均分别连接有A路负载开关和B路负载开关；相位控制位PH<M>输入至A路负载开关与A路电流沉开关，相位控制位PH<M>反信号输入至B路负载开关与B路电流源开关，位宽控制位LEN<N>输入至电流源使能端，使能电流源。
本发明的工作原理如下：
正常工作时，在某些需要灵活改变插值精度的应用中，若将位宽由X+1改变至X，通过本发明对插值单元(MixerCell)引入使能逻辑，可以使得插值器中最低位插值单元(MixerCell)脱离主电路，这将消除新X位宽插值下的误差，得以实现输入相位控制字的位宽可变，得以灵活改变插值输出精度。即本发明通过软件上对插值控制字位宽的改变，而硬件复用，实现了可变位宽，可调接精度的插值相位输出，极大扩展了插值器应用范围；
同时，插值器输入参考相位Ain、Bin，输入的Ain、Bin同源时钟分别经过不同延迟得到，在相位上Ain落后BinΔΦ，即ΦBin-ΦAin＝ΔΦ，表现为时间延迟tDelay，即TriseB(n)-TriseA(n)＝tDelay(TriseA(n)，TriseB(n))，TriseA(n)和TriseB(n)分别表示Ain、Bin第n个上升沿出现时刻；通过A路负载开关和B路负载开关，避免了在高速状态下由于插值单元输入放大器寄生电容的存在而将输入信号耦合至输出，消除了插值器输入端2信号由于相位的差异即时间上的差异相互之间产生串扰，增加了插值输出线性度，使得相位变化趋于均匀，在插值相位控制字PH<0:X>最小值<0，……，0>-(共X+1位0)变化至最大值<1，……，1>-(共X+1位1)过程中，插值器输出由前相位Ain通过2(X+1)步进，每步长Φ/2(X+1)均匀换至后相位Bin。
本发明的有益效果如下：
通过对插值单元(MixerCell)引入使能逻辑，使得插值单元(MixerCell)在工作状态上能随时脱离主电路，得以实现输入相位控制字的位宽可变，可灵活改变插值输出精度；同时配合在插值单元(MixerCell)漏电路径上引入与输入相位控制字相关的可控开关，修正了由于插值器输入端两对参考差分信号因固有时间上差异而产生的串扰，极大提高了插值输出结果线性度。
附图说明
图1为插值器工作原理图
图2为传统的插值器电路结构示意图
图3为传统值插值器插值单元示意图
图4为本发明插值器功能示意图
图5为本发明插值器结构示意图
图6为本发明插值器结构示意图
图7为本发明值插值器插值单元示意图
图8为本发明值插值器插值单元示意图
图9为本发明值插值器插值单元示意图
图10为本发明值插值器插值单元示意图
具体实施方式
如图4所示，一种高线性度-可变位宽插值器，有两个输入参考相位Ain、Bin和一个相位控制字PIN<0:X>，还设置有一个位宽控制字接口PIN_len，通过位宽控制字LEN<0:X>改变输入相位控制字位宽以调整插值器输出相位精度。
相位控制字(即插值控制相量/插值控制字)：控制插值器输出相位相对于输入相位相对位置关系的一组n(n＞1)位控制相量。例如：控制字PH＝<0，0，……，0>(n位)时插值器输出为相位靠前的输入信号Ain，控制字PH＝<1，1，……，1>(n位)时插值器输出为相位靠后的输入信号Bin，控制字PH由最小值<0，……，0>变化至最大值<1，……，1>过程中，插值器输出由前相位Ain均匀变化至后相位Bin，变换步长为：(ΦAin-ΦBin)/2n。
位宽控制字：控制插值器输入位宽的一组m(m＞1)位控制相量。
所述高线性度-可变位宽插值器为X+1位宽插值器，其中X+1个插值单元MixerCell<0>，MixerCell<1>，……，MixerCell<X>并行共输出，共地连接，所述输出共同连接至输出负载，输出端送出插值信号INTout，其中X＞0。
如图5-6所示，所述输入的参考相位Ain、Bin被送至每一个插值单元的输入口，相位控制字即插相控制字的总线分别将单位控制信号送至对应插值单元，即PH<0>/LEN<0>至MixerCell<0>，PH<1>/LEN<1>至MixerCell<1>，……，PH<M>/LEN<N>至MixerCell<X>。
具体插值单元(MixerCell)结构如图7-10所示。
如图7所示，所述每个插值单元分别通过A信号通路与B信号通路对输入信号Ain、Bin进行处理，A信号通路从上至下由A路输入放大器和A路电流沉开关级连，B信号通路从上至下由B路输入放大器和B路电流沉开关级连；A信号通路与B信号通路的上端共同连接输出负载，输出信号INTout，下端共同连接至带有使能功能的电流沉的上端，所述电流沉下端接地。
如图9所示，所述A路输入放大器、B路输入放大器与输出负载之间均分别连接有A路负载开关和B路负载开关；相位控制位PH<M>(相位控制位PH<M>是指相位控制字PIN<0:X>的第M位单bit控制信号，0≤M≤X)输入至A路负载开关与A路电流沉开关，相位控制位PH<M>反信号
输入至B路负载开关与B路电流沉开关，位宽控制位LEN<N>(位宽控制位LEN<N>是指位宽控制字LEN<0:X>的第N位单bit控制信号，0≤N≤X)输入至电流沉使能端，使能电流沉。
或者如图8所示，所述每个插值单元分别通过A信号通路与B信号通路对输入信号Ain、Bin进行处理，A信号通路从上至下由A路电流源开关和A路输入放大器级连，B信号通路从上至下由B路电流源开关和B路输入放大器级连；A信号通路与B信号通路上端共同连接至带有使能功能的电流源的下端，所述电流源上端接电源，A信号通路与B信号通路下端共同连接至输出负载，输出信号INTout。
如图10所示，所述A路输入放大器、B路输入放大器与输出负载之间均分别连接有A路负载开关和B路负载开关；相位控制位PH<M>输入至A路负载开关与A路电流沉开关，相位控制位PH<M>反信号
输入至B路负载开关与B路电流源开关，位宽控制位LEN<N>输入至电流源使能端，使能电流源。
本发明的工作原理如下：
正常工作时，在某些需要灵活改变插值精度的应用中，若将位宽由X+1改变至X，通过本发明对插值单元(MixerCell)引入使能逻辑，可以使得插值器中最低位插值单元(MixerCell)脱离主电路，这将消除新X位宽插值下的误差，得以实现输入相位控制字的位宽可变，得以灵活改变插值输出精度。即本发明通过软件上对插值控制字位宽的改变，而硬件复用，实现了可变位宽，可调接精度的插值相位输出，极大扩展了插值器应用范围；
同时，插值器输入参考相位Ain、Bin，输入的Ain、Bin同源时钟分别经过不同延迟得到，在相位上Ain落后BinΔΦ，即ΦBin-ΦAin＝ΔΦ，表现为时间延迟tDelay，即TriseB(n)-TriseA(n)＝tDelay(TriseA(n)，TriseB(n))，TriseA(n)和TriseB(n)分别表示Ain、Bin第n个上升沿出现时刻；通过A路负载开关和B路负载开关，避免了在高速状态下由于插值单元输入放大器寄生电容的存在而将输入信号耦合至输出，消除了插值器输入端2信号由于相位的差异即时间上的差异相互之间产生串扰，增加了插值输出线性度，使得相位变化趋于均匀，在插值相位控制字PH<0:X>最小值<0，……，0>-(共X+1位0)变化至最大值<1，……，1>-(共X+1位1)过程中，插值器输出由前相位Ain通过2(X+1)步进，每步长Φ/2(X+1)均匀换至后相位Bin。
Claims (8)
1.一种高线性度可变位宽插值器，有两个输入参考相位Ain、Bin和一个相位控制字PH<0:X>，其特征在于：还设置有一个位宽控制字接口PIN_len，通过位宽控制字LEN<0:X>改变输入相位控制字位宽以调整插值器输出相位精度，其中X＞0，且X为自然数；
所述插值器的每个插值单元分别通过A信号通路与B信号通路对输入参考相位Ain、Bin进行处理，A信号通路从上至下由A路输入放大器和A路电流沉开关级连，B信号通路从上至下由B路输入放大器和B路电流沉开关级连；A信号通路与B信号通路的上端共同连接输出负载，输出插值信号INTout，下端共同连接至带有使能功能的电流沉的上端，所述电流沉的下端接地。
2.一种高线性度可变位宽插值器，有两个输入参考相位Ain、Bin和一个相位控制字PH<0:X>，其特征在于：还设置有一个位宽控制字接口PIN_len，通过位宽控制字LEN<0:X>改变输入相位控制字位宽以调整插值器输出相位精度，其中X＞0，且X为自然数；
所述插值器的每个插值单元分别通过A信号通路与B信号通路对输入参考相位Ain、Bin进行处理，A信号通路从上至下由A路电流源开关和A路输入放大器级连，B信号通路从上至下由B路电流源开关和B路输入放大器级连；A信号通路与B信号通路上端共同连接至带有使能功能的电流源的下端，所述电流源的上端接电源，A信号通路与B信号通路下端共同连接至输出负载，输出插值信号INTout。
3.根据权利要求1或2所述一种高线性度可变位宽插值器，其特征在于：所述可变位宽插值器为X+1位的位宽插值器，其中X+1个插值单元MixerCell<0>，MixerCell<1>，……，MixerCell<X>并行共输出，共地连接，所述输出共同连接至输出负载，输出端送出插值信号INTout，其中X＞0。
4.根据权利要求1或2所述一种高线性度可变位宽插值器，其特征在于：所述输入参考相位Ain、Bin被送至每一个插值单元的输入口，相位控制字即插相控制字的总线分别将单位控制信号送至对应插值单元，即将PH<0>和LEN<0>至插值单元MixerCell<0>，PH<1>和LEN<1>至插值单元MixerCell<1>，……，PH<X>和LEN<X>至插值单元MixerCell<X>。
5.根据权利要求1所述一种高线性度可变位宽插值器，其特征在于：所述A路输入放大器、B路输入放大器与输出负载之间均分别连接有A路负载开关和B路负载开关；相位控制位PH<M>输入至A路负载开关与A路电流沉开关，相位控制位PH<M>反信号
输入至B路负载开关与B路电流沉开关，位宽控制位LEN<N>输入至电流沉使能端，使能电流沉。
6.根据权利要求2所述一种高线性度可变位宽插值器，其特征在于：所述A路输入放大器、B路输入放大器与输出负载之间均分别连接有A路负载开关和B路负载开关；相位控制位FH<M>输入至A路负载开关与A路电流沉开关，相位控制位PH<M>反信号
输入至B路负载开关与B路电流源开关，位宽控制位LEN<N>输入至电流源使能端，使能电流源。
7.根据权利要求1或2所述一种高线性度可变位宽插值器，其特征在于工作原理如下：正常工作时，若将位宽由X+1改变至X，通过对插值单元引入使能逻辑，使得插值器中最低位插值单元脱离主电路，消除新X位宽插值下的误差，实现输入相位控制字的位宽可变，插值输出精度可变。
8.根据权利要求7所述一种高线性度可变位宽插值器，其特征在于：同时，插值器输入参考相位Ain、Bin，输入的Ain、Bin同源时钟分别经过不同延迟得到，在相位上Ain落后BinΔΦ，即ΦBin-ΦAin＝ΔΦ，表现为时间延迟tDelay，即TriseB(n)-TriseA(n)＝tDelay(TriseA(n)，TriseB(n))，TriseA(n)和TriseB(n)分别表示Ain、Bin第n个上升沿出现时刻；通过A路负载开关和B路负载开关，消除插值器输入端两信号由于相位的差异即时间上的差异相互之间产生串扰，增加插值输出线性度，使相位变化趋于均匀，在所述相位控制字PH<0:X>最小值<0，……，0>变化至最大值<1，……，1>过程中，插值器输出由前相位Ain通过2(X+1)步进，每步长Φ/2(X+1)均匀换至后相位Bin。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100602363A CN101692608B (zh) | 2009-08-03 | 2009-08-03 | 一种高线性度可变位宽插值器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100602363A CN101692608B (zh) | 2009-08-03 | 2009-08-03 | 一种高线性度可变位宽插值器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101692608A CN101692608A (zh) | 2010-04-07 |
| CN101692608B true CN101692608B (zh) | 2012-04-04 |
Family
ID=42081271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100602363A Expired - Fee Related CN101692608B (zh) | 2009-08-03 | 2009-08-03 | 一种高线性度可变位宽插值器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101692608B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102799765B (zh) * | 2012-06-19 | 2017-06-23 | 中国电力科学研究院 | 一种步长内开关实时不定点插值计算方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1160954A (zh) * | 1995-09-21 | 1997-10-01 | 索尼公司 | 数字信号的处理方法和装置 |
| US6603888B1 (en) * | 1998-10-13 | 2003-08-05 | Sony Corporation | Interpolating apparatus and method |
| CN101076011A (zh) * | 2007-07-05 | 2007-11-21 | 中兴通讯股份有限公司 | 插值器串行处理装置及方法 |
| CN101310440A (zh) * | 2005-12-27 | 2008-11-19 | 英特尔公司 | 相位内插器 |
-
2009
- 2009-08-03 CN CN2009100602363A patent/CN101692608B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1160954A (zh) * | 1995-09-21 | 1997-10-01 | 索尼公司 | 数字信号的处理方法和装置 |
| US6603888B1 (en) * | 1998-10-13 | 2003-08-05 | Sony Corporation | Interpolating apparatus and method |
| CN101310440A (zh) * | 2005-12-27 | 2008-11-19 | 英特尔公司 | 相位内插器 |
| CN101076011A (zh) * | 2007-07-05 | 2007-11-21 | 中兴通讯股份有限公司 | 插值器串行处理装置及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101692608A (zh) | 2010-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8922264B1 (en) | Methods and apparatus for clock tree phase alignment | |
| US8170168B2 (en) | Clock data recovery circuit | |
| JP2010056989A (ja) | 信号再生回路向け位相比較回路及び信号再生回路向け位相比較回路を備える光通信装置 | |
| CN102353836A (zh) | 宽范围电能表的电流通道增益动态调整方法 | |
| TWI586109B (zh) | 相位內插器及時脈與資料回復電路 | |
| CN101615912B (zh) | 并串转换器及其实现方法 | |
| US7911873B1 (en) | Digital delay locked loop implementation for precise control of timing signals | |
| CN101789774B (zh) | 全数字脉宽控制电路 | |
| CN103078611A (zh) | 时钟产生器以及包括其的开关电容电路 | |
| CN107222210B (zh) | 一种可由spi配置数字域时钟相位的dds系统 | |
| CN106100615B (zh) | 一种高线性度可调数字相位插值器 | |
| US7525363B2 (en) | Delay line and delay lock loop | |
| CN101692608B (zh) | 一种高线性度可变位宽插值器 | |
| CN102427359B (zh) | 插值电路及插值系统 | |
| CN108008763B (zh) | 时钟发生电路以及使用其的半导体器件和系统 | |
| CN104124964A (zh) | 一种延时锁相环及提高延时锁相环精度的方法 | |
| CN105245235A (zh) | 一种基于时钟调相的串并转换电路 | |
| CN201504239U (zh) | 一种高线性度插值器 | |
| US8803567B2 (en) | Frequency multiplier system and method of multiplying frequency | |
| TW202032920A (zh) | 時脈資料回復電路 | |
| CN115987275A (zh) | 校准方法、校准装置及多相时钟电路 | |
| KR102476654B1 (ko) | 클럭 생성 회로 및 이를 포함하는 반도체 장치 | |
| US20100039149A1 (en) | Programmable Delay Circuit Providing For A Wide Span Of Delays | |
| CN101540606A (zh) | 基于多路采样的频率综合器及频率综合方法 | |
| CN203206214U (zh) | 时钟产生器以及包括其的开关电容电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120404 Termination date: 20170803 |