CN106100615B - 一种高线性度可调数字相位插值器 - Google Patents

一种高线性度可调数字相位插值器 Download PDF

Info

Publication number
CN106100615B
CN106100615B CN201610403630.2A CN201610403630A CN106100615B CN 106100615 B CN106100615 B CN 106100615B CN 201610403630 A CN201610403630 A CN 201610403630A CN 106100615 B CN106100615 B CN 106100615B
Authority
CN
China
Prior art keywords
phase
tube
phase inverter
unit
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610403630.2A
Other languages
English (en)
Other versions
CN106100615A (zh
Inventor
刘伟豪
黄鲁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Advanced Technology University of Science and Technology of China
Original Assignee
Institute of Advanced Technology University of Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Advanced Technology University of Science and Technology of China filed Critical Institute of Advanced Technology University of Science and Technology of China
Priority to CN201610403630.2A priority Critical patent/CN106100615B/zh
Publication of CN106100615A publication Critical patent/CN106100615A/zh
Application granted granted Critical
Publication of CN106100615B publication Critical patent/CN106100615B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种高线性度可调数字相位插值器，包括四个相位插值单元，相位插值单元包括四条支路，每一条支路由一个饥饿型反相器和一个限流电阻组成，饥饿型反相器的输入端作为支路的第一端，限流电阻串联在饥饿型反相器的输出端，限流电阻远离饥饿型反相器的一端作为支路第二端；两条支路的第一端共连作为相位插值单元的一个输入端，剩余两条支路的第一端共连作为相位插值单元的另一个输入端；其中两条支路的第二端分别作为相位插值单元的两个时钟信号输出端或者空悬，剩余两个支路的第二端共连作为相位插值单元的时钟信号输出端。本发明避免了传统模拟相位插值器带来的高功耗和失配等问题。

Description

一种高线性度可调数字相位插值器
技术领域
本发明涉及射频集成电路技术领域，尤其涉及一种高线性度可调数字相位插值器。
背景技术
相位插值器(PI,phase interpolator)被广泛应用在各种电路里，比如无线收发机里的极化调制电路、锁相环(PLL，phase locked loop)、延迟锁相环(DLL，Delay—lockedLoop)和高速串行通信中的时钟数据恢复电路(CDR，clock data recovery)，主要是用来插值合成高精度的多路相位关系或作为采样时钟信号，其线性度决定着应用电路的整体噪声性能，因此具有高线性度的相位插值器成为设计的关键。
传统模拟相位插值器结构，如图1所示。该结构基于电流模逻辑(CML)，可看成一对共享负载电阻的差分放大器，其输出信号相位关系取决于两部分的尾电流之比；然而，尾电流源的存在使得该模拟相位插值结构很难在低电源电压下使用，同时固定的功耗消耗无法满足低功耗设计要求；由于使用了无源电阻作为负载以及两部分尾电流源的使用，随之而来的工艺偏差和器件失配将会恶化输出信号的相位关系，从而限制相位插值器的线性度；另外，该结构在先进工艺下还会有高漏电流的问题。
发明内容
基于背景技术存在的技术问题，本发明提出了一种高线性度可调数字相位插值器。
本发明提出的一种高线性度可调数字相位插值器，包括四个相位插值单元，相位插值单元包括四条支路，每一条支路由一个饥饿型反相器和一个限流电阻组成，饥饿型反相器的输入端作为支路的第一端，限流电阻串联在饥饿型反相器的输出端，限流电阻远离饥饿型反相器的一端作为支路第二端；
两条支路的第一端共连作为相位插值单元的一个输入端，剩余两条支路的第一端共连作为相位插值单元的另一个输入端；其中两条支路的第二端分别作为相位插值单元的两个时钟信号输出端或者空悬，剩余两个支路的第二端共连作为相位插值单元的时钟信号输出端。
相位插值单元的两个输入端用于接入两路正交时钟信号，相位插值单元在获得的偏置电流调节下将两路正交时钟信号合成一相或多相时钟信号；
优选地，其中两个相位插值单元中，两条支路的第二端分别作为相位插值单元的两个时钟信号输出端；剩余两个相位插值单元中，两条支路的第二端空悬无输出。
优选地，饥饿型反相器采用可调电流饥饿型反相器，每一个饥饿型反相器均可直接引入偏置电流进行调整。
优选地，饥饿型反相器包括偏置电流源、镜像单元和反向单元；反向单元包括由第一PMOS管和第一NMOS管组成的第三反相器，第三反相器的输出端靠近第一PMOS管的一端和靠近第一NMOS管的一端分别串联了第二PMOS管和第二NMOS管作为控制管；第三反相器的输入端和输出端分别作为饥饿型反相器的输入端和输出端，偏置电流源的偏置电流通过镜像单元为第二PMOS管的栅极和第二NMOS管的栅极提供镜像电流，第二PMOS管和第二NMOS管根据镜像电流调整自身工作状态控制第三反相器工作以根据饥饿型反相器输入端获得信号进行输出。
优选地，镜像单元设有第一输出端和第二输出端，且镜像单元的第一输出端和第二输出端分别连接第二PMOS管的栅极和第二NMOS管的栅极；
镜像单元包括第三PMOS管、第四PMOS管、第一级联管、第二级联管、第三级联管和偏置电流管；第三PMOS管和第一级联管级联在偏置电流源和供电端之间，第四PMOS管和第二级联管级联在镜像单元的第二输出端和供电端之间，偏置电流管和第三级联管级联在镜像单元第二输出端和接地之间，镜像单元第一输出端分别连接第三PMOS管的栅极和漏极以及第四PMOS管的栅极，第一级联管的栅极和第二级联管的栅极均接地，第三级联管的栅极接入工作电压，偏置电流管的栅极连接镜像单元第二输出端。
本发明中，在各饥饿型反相器的输出端串联一个限流电阻，限制饥饿型反相器的充放电电流，减小了数字相位插值器对电流饥饿型反相器导通电阻变化的敏感度，从而提高了数字相位插值器的线性度，确保了饥饿型反相器工作的安全。此外，通过对饥饿型反相器偏置电流的调节，使得该多相时钟产生器的输出多路相位具有高精度的优点。
本发明提出的高线性度可调数字相位插值器可调数字相位插值器，避免了传统模拟相位插值器带来的高功耗和失配等问题。
附图说明
图1为传统模拟相位插值器的结构示意图；
图2为本发明提供的一种高线性度可调数字相位插值器DPI的结构示意图；
图3为相位插值单元DPI Unit的结构示意图；
图4为可调电流饥饿型反相器CSI的电路结构示意图；
图5为本发明提供的一种高线性度可调数字相位插值器输出的8路多相时钟波形图。
具体实施方式
参照图2，本发明提出的一种高线性度可调数字相位插值器DPI包括四个相位插值单元，分别为相位插值单元1、相位插值单元2、相位插值单元3和相位插值单元4。相位插值单元设有信号输入端、信号输出端和偏置电流输入端，其中，信号输入端连接压控振荡器输出缓冲器获取两路正交时钟信号，并在偏置电流输入端输入的偏置电流Itune调节下将两路正交时钟信号合成一相或多相时钟信号。
本实施方式中相位插值单元1在偏置电流Itune调节下将正交信号I+/Q+合成三路相位角分别为0、45和90的多相时钟信号Clk_0、Clk_45和Clk_90，相位插值单元2在偏置电流Itune调节下将正交信号Q+/I-合成为相位角为135的时钟信号Clk_135，相位插值单元3在偏置电流Itune调节下将正交信号I-/Q-合成三路相位角分别为180、225和270的多相时钟信号Clk_180、Clk_225、Clk_270，相位插值单元4在偏置电流Itune调节下将正交信号Q-/I+合成为相位角为315的时钟信号Clk_315。
参照图3，相位插值单元包括四条支路，每一条支路由一个饥饿型反相器和一个限流电阻组成，饥饿型反相器的输入端作为支路的第一端，限流电阻串联在饥饿型反相器的输出端，限流电阻远离饥饿型反相器的一端作为支路第二端；两条支路的第一端共连作为相位插值单元的一个输入端，剩余两条支路的第一端共连作为相位插值单元的另一个输入端；其中两条支路的第二端分别作为相位插值单元的两个时钟信号输出端或者空悬，剩余两个支路的第二端共连作为相位插值单元的时钟信号输出端。
本实施方式中相位插值单元包括第一饥饿型反相器CSI1、第二饥饿型反相器CSI2、第三饥饿型反相器CSI3、第四饥饿型反相器CSI4、第一限流电阻Ra1、第二限流电阻Rb1、第三限流电阻Rb2和第四限流电阻Ra2。第一限流电阻Ra1、第二限流电阻Rb1、第三限流电阻Rb2和第四限流电阻Ra2分别与第一饥饿型反相器CSI1、第二饥饿型反相器CSI2、第三饥饿型反相器CSI3、第四饥饿型反相器CSI4一一对应并串联在对应的饥饿型反相器的输出端。
第一饥饿型反相器CSI1的输入端和第二饥饿型反相器CSI2的输入端共连作为相位插值单元的一个输入端，第三饥饿型反相器CSI3的输入端和第四饥饿型反相器CSI4的输入端共连作为相位插值单元的另一个输入端。相位插值单元的两个输入端分别输入两路正交的时钟信号例如I+/Q+或Q+/I-或I-/Q-或Q-/I+。
第二限流电阻Rb1远离第二饥饿型反相器CSI2的一端和第三限流电阻Rb2远离第三饥饿型反相器CSI3的一端共连作为相位插值单元的一个输出端。
本实施方式中，当相位插值单元输出三路多相时钟信号如相位插值单元1和相位插值单元3时，第一限流电阻Ra1远离第一饥饿型反相器CSI1的一端和第四限流电阻Ra2远离第四饥饿型反相器CSI4的一端均作为相位插值单元的输出端。从而，相位插值单元具有三个输出端，相位插值单元两个输入端输入的正交时钟信号经过第一饥饿型反相器CSI1、第二饥饿型反相器CSI2、第三饥饿型反相器CSI3和第四饥饿型反相器CSI4作用后从相位插值单元三个输出端输出多相时钟信号。
本实施方式中，当相位插值单元输出一路多相时钟信号如相位插值单元2和相位插值单元4时，第一限流电阻Ra1远离第一饥饿型反相器CSI1的一端和第四限流电阻Ra2远离第四饥饿型反相器CSI4的一端均空悬无输出。从而，相位插值单元仅具有一个输出端，相位插值单元两个输入端输入的正交时钟信号经过第二饥饿型反相器CSI2和第三饥饿型反相器CSI3作用后从相位插值单元输出端输出一路多相时钟信号。
本实施方式中，饥饿型反相器采用可调电流饥饿型反相器，每一个饥饿型反相器均可直接引入偏置电流进行调整。
参照图4，本实施方式中，饥饿型反相器包括偏置电流源、镜像单元和反向单元。反向单元包括由第一PMOS管Mc11和第一NMOS管Mc41组成的第三反相器，第一PMOS管Mc11的源极连接供电端VDD，第一NMOS管Mc41的源极接地。第三反相器的输出端靠近第一PMOS管Mc11的一端和靠近第一NMOS管Mc41的一端分别串联了第二PMOS管Mc21和第二NMOS管Mc31作为控制管。具体地，第三反相器的输出端分别连接第二PMOS管Mc21的漏极和第二NMOS管Mc31的漏极，第二PMOS管Mc21的源极和第二NMOS管Mc31的源极分别连接第一PMOS管Mc11的漏极和第一NMOS管Mc41的漏极。偏置电流源通过镜像单元分别连接第二PMOS管Mc21的栅极和第二NMOS管Mc31的栅极。
第三反相器的输入端和输出端分别作为饥饿型反相器的输入端和输出端。偏置电流源的偏置电流通过镜像单元为第二PMOS管Mc21的栅极和第二NMOS管Mc31的栅极提供镜像电流，第二PMOS管Mc21和第二NMOS管Mc31根据镜像电流调整自身工作状态从而控制第三反相器工作，以使得第三反相器在偏置电流调整下根据饥饿型反相器输入端获得信号进行输出。
本实施方式中，在各饥饿型反相器的输出端串联一个限流电阻，限制可调电流饥饿型反相器的充放电电流，减小了数字相位插值器对电流饥饿型反相器导通电阻变化的敏感度，从而提高了数字相位插值器的线性度，确保了饥饿型反相器工作的安全。此外，通过对可调电流饥饿型反相器偏置电流的调节，使得该多相时钟产生器的输出多路相位具有高精度的优点。该可调数字相位插值器，避免了传统模拟相位插值器带来的高功耗和失配等问题。
本实施方式中，镜像单元设有第一输出端和第二输出端，且镜像单元的第一输出端和第二输出端分别连接第二PMOS管Mc21的栅极和第二NMOS管Mc31的栅极。镜像单元包括第三PMOS管Mc22、第四PMOS管Mc23、第一级联管Mc12、第二级联管Mc13、第三级联管Mc43和偏置电流管Mc33。
第三PMOS管Mc22和第一级联管Mc12级联在偏置电流源和供电端VDD之间，第三PMOS管Mc22的漏极通过偏置电流源接地，其源极连接第一级联管Mc12的漏极，第一级联管Mc12的源极连接供电端。
第四PMOS管Mc23和第二级联管Mc13级联在镜像单元的第二输出端和供电端VDD之间，第四PMOS管Mc23的漏极连接镜像单元第二输出端，其源极连接第二级联管Mc13的漏极，第二级联管Mc13的源极连接供电端。
偏置电流管Mc33和第三级联管Mc43级联在镜像单元第二输出端和接地之间，偏置电流管Mc33的漏极连接在镜像单元第二输出端，其源极连接第三级联管Mc43漏极，第三级联管Mc43源极接地。
镜像单元第一输出端分别连接第三PMOS管Mc22的栅极和漏极以及第四PMOS管Mc23的栅极，第一级联管Mc12的栅极和第二级联管Mc13的栅极均接地，第三级联管Mc43的栅极接入工作电压，偏置电流管Mc33的栅极连接镜像单元第二输出端。
如此，第三PMOS管Mc22、第四PMOS管Mc23和偏置电流管Mc33在偏置电流源输出的偏置电流调整下，在镜像单元第一输出端和第二输出端产生电压信号以控制第二PMOS管Mc21和第二NMOS管Mc31工作，间接的对反向单元的输出信号进行调整。
图5所示为本实施方式中提供的一种高线性度可调数字相位插值器输出的8路多相时钟波形图，可见，相位插值器输出的8路多相时钟信号Clk_0、Clk_45、Clk_90、Clk_135、Clk_180、Clk_225、Clk_270和Clk_315在输出频率3GHz附近处的平均相位误差为0.015°，说明本发明提供的相位插值器具有良好的线性度，输出的多相时钟信号之间具有精确的相位关系。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (3)

1.一种高线性度可调数字相位插值器，其特征在于，包括四个相位插值单元，相位插值单元包括四条支路，每一条支路由一个饥饿型反相器和一个限流电阻组成，饥饿型反相器的输入端作为支路的第一端，限流电阻串联在饥饿型反相器的输出端，限流电阻远离饥饿型反相器的一端作为支路第二端；
两条支路的第一端共连作为相位插值单元的一个输入端，剩余两条支路的第一端共连作为相位插值单元的另一个输入端；其中两条支路的第二端分别作为相位插值单元的两个时钟信号输出端或者空悬，剩余两个支路的第二端共连作为相位插值单元的时钟信号输出端；
相位插值单元的两个输入端用于接入两路正交时钟信号，相位插值单元在获得的偏置电流Itune调节下将两路正交时钟信号合成一相或多相时钟信号；
饥饿型反相器包括偏置电流源、镜像单元和反向单元；反向单元包括由第一PMOS管(Mc11)和第一NMOS管(Mc41)组成的第三反相器，第三反相器的输出端靠近第一PMOS管(Mc11)的一端和靠近第一NMOS管(Mc41)的一端分别串联了第二PMOS管(Mc21)和第二NMOS管(Mc31)作为控制管；第三反相器的输入端和输出端分别作为饥饿型反相器的输入端和输出端，偏置电流源的偏置电流通过镜像单元为第二PMOS管(Mc21)的栅极和第二NMOS管(Mc31)的栅极提供镜像电流，第二PMOS管(Mc21)和第二NMOS管(Mc31)根据镜像电流调整自身工作状态控制第三反相器工作以根据饥饿型反相器输入端获得信号进行输出；
镜像单元设有第一输出端和第二输出端，且镜像单元的第一输出端和第二输出端分别连接第二PMOS管(Mc21)的栅极和第二NMOS管(Mc31)的栅极；
镜像单元包括第三PMOS管(Mc22)、第四PMOS管(Mc23)、第一级联管(Mc12)、第二级联管(Mc13)、第三级联管(Mc43)和偏置电流管(Mc33)；第三PMOS管(Mc22)和第一级联管(Mc12)级联在偏置电流源和供电端(VDD)之间，第四PMOS管(Mc23)和第二级联管(Mc13)级联在镜像单元的第二输出端和供电端(VDD)之间，偏置电流管(Mc33)和第三级联管(Mc43)级联在镜像单元第二输出端和接地之间，镜像单元第一输出端分别连接第三PMOS管(Mc22)的栅极和漏极以及第四PMOS管(Mc23)的栅极，第一级联管(Mc12)的栅极和第二级联管(Mc13)的栅极均接地，第三级联管(Mc43)的栅极接入工作电压，偏置电流管(Mc33)的栅极连接镜像单元第二输出端。
2.如权利要求1所述的高线性度可调数字相位插值器，其特征在于，其中两个相位插值单元中，两条支路的第二端分别作为相位插值单元的两个时钟信号输出端；剩余两个相位插值单元中，两条支路的第二端空悬无输出。
3.如权利要求1所述的高线性度可调数字相位插值器，其特征在于，饥饿型反相器采用可调电流饥饿型反相器，每一个饥饿型反相器均可直接引入偏置电流进行调整。
CN201610403630.2A 2016-06-02 2016-06-02 一种高线性度可调数字相位插值器 Active CN106100615B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610403630.2A CN106100615B (zh) 2016-06-02 2016-06-02 一种高线性度可调数字相位插值器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610403630.2A CN106100615B (zh) 2016-06-02 2016-06-02 一种高线性度可调数字相位插值器

Publications (2)

Publication Number Publication Date
CN106100615A CN106100615A (zh) 2016-11-09
CN106100615B true CN106100615B (zh) 2019-01-01

Family

ID=57228893

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610403630.2A Active CN106100615B (zh) 2016-06-02 2016-06-02 一种高线性度可调数字相位插值器

Country Status (1)

Country Link
CN (1) CN106100615B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109217850B (zh) * 2018-08-13 2019-08-27 上海奥令科电子科技有限公司 一种占空比稳定数字控制单级多时钟相位插值器
CN112202426B (zh) * 2020-10-16 2024-05-10 中国科学院微电子研究所 应用于多速率的高线性度的相位插值器及采用其的电路
US11791827B2 (en) 2021-04-06 2023-10-17 Wuxi Esiontech Co., Ltd. Phase interpolation circuit with high linearity
CN113098453B (zh) * 2021-04-06 2022-02-18 无锡中微亿芯有限公司 一种相位插值电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005004451A (ja) * 2003-06-11 2005-01-06 Nec Electronics Corp スペクトラム拡散クロック発生装置
US8786346B2 (en) * 2012-02-15 2014-07-22 Megachips Corporation Phase interpolator and method of phase interpolation with reduced phase error
US8427217B1 (en) * 2012-03-29 2013-04-23 Panasonic Corporation Phase interpolator based on an injected passive RLC resonator
CN103516353B (zh) * 2012-06-29 2016-05-25 国际商业机器公司 产生时钟信号的方法

Also Published As

Publication number Publication date
CN106100615A (zh) 2016-11-09

Similar Documents

Publication Publication Date Title
CN106100615B (zh) 一种高线性度可调数字相位插值器
CN106067814B (zh) 一种低噪声高精度的宽带多相时钟产生器
JP5671752B2 (ja) タイミング再生のための装置、システムおよび方法
EP1966887B1 (en) Phase interpolator
CN104113342B (zh) 用于高速数模转换器的高速数据同步电路
CN103944568A (zh) 一种用于多通道时间交织模数转换器的采样时钟产生电路
US20170187361A1 (en) Clock and data recovery circuit and phase interpolator therefor
EP3216128B1 (en) Digital-to-phase converter
CN106027037B (zh) 一种高线性度的数控相位插值器
EP3189592B1 (en) Multi-phase clock generation
CN104539285A (zh) 数据时钟恢复电路
US8063683B2 (en) Low power clock and data recovery phase interpolator
CN103684438A (zh) 延迟锁相环
WO2019009968A1 (en) PARALLEL-SERIES AND SERIAL-PARALLEL CONVERTER WITH DOUBLE FREQUENCY
CN105553441A (zh) 两点调制器及其延迟失配校准电路及相位顺序校准模块
Kang et al. A 0.33–1 GHz open-loop duty cycle corrector with digital falling edge modulator
CN105406843B (zh) 一种相位精确可调的四路正交信号发生器
US7816975B2 (en) Circuit and method for bias voltage generation
CN113098453B (zh) 一种相位插值电路
CN204031123U (zh) 一种应用于锁相环中的基于采样技术的鉴相器和电荷泵电路
CN1981441B (zh) 具有d触发器的相频检测器
CN107689792A (zh) 一种高线性低电压相位内插电路
CN104410409A (zh) 一种自适应的多时钟产生装置及方法
CN109217849B (zh) 一种相位插值器
CN104734694B (zh) 一种时钟相位校正电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant