CN101692454B - 绝缘体上硅的高压p型金属氧化物半导体管 - Google Patents
绝缘体上硅的高压p型金属氧化物半导体管 Download PDFInfo
- Publication number
- CN101692454B CN101692454B CN200910036003XA CN200910036003A CN101692454B CN 101692454 B CN101692454 B CN 101692454B CN 200910036003X A CN200910036003X A CN 200910036003XA CN 200910036003 A CN200910036003 A CN 200910036003A CN 101692454 B CN101692454 B CN 101692454B
- Authority
- CN
- China
- Prior art keywords
- type
- silicon
- insulator
- oxide layer
- metal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
一种用于绝缘体上硅的高压P型金属氧化物半导体管，包括：半导体衬底，在半导体衬底上面设置有埋氧化层，在埋氧化层上设置由左氧化层、右氧化层以及左氧化层、右氧化层之间的多晶硅层构成的隔离深槽，在隔离深槽左右两边均是普通结构的绝缘体上硅的高压P型金属氧化物半导体管，在深槽右侧的晶体管的N型接触区和深槽中间的多晶硅层之间通过表面的一层多晶硅进行连接，且深槽的右氧化层与深槽右侧的晶体管的N型接触区紧贴着，这种隔离槽结构不但可以有效防止深槽右侧的绝缘体上硅的高压P型金属氧化物半导体管在击穿条件下的烧毁，而且可以有效减少芯片面积，提高集成度。
Description
技术领域
本发明属于功率半导体器件领域，更具体的说，是关于一种适用于高压应用的绝缘体上硅的高压P型金属氧化物半导体管。
背景技术
功率半导体器件是电力电子系统进行能量控制和转换的基本电子元件，电力电子技术的不断发展为半导体功率器件开拓了广泛的应用领域，而半导体功率器件的导通电阻和击穿电压等特性则决定了电力电子系统的效率、功耗等基本性能。以横向双扩散金属氧化物半导体晶体管为代表的现代电力电子器件和相关产品在工业、能源、交通等用电的场合发挥着日益重要的作用，是机电一体化设备、新能源技术、空间和海洋技术、办公自动化及家用电器等实现高性能、高效率、轻量小型的技术基础。随着绝缘体上硅的横向双扩散金属氧化物半导体晶体管的出现，它以普通横向双扩散金属氧化物半导体晶体管无法比拟的优点(功耗低、抗干扰能力强、集成密度高、速度快、消除闩锁效应)而得到学术界和工业界的广泛垂青。
然而正是由于绝缘体上硅的横向双扩散金属氧化物半导体晶体管被广泛用于高压应用领域，所以对其半导体晶体管之间的隔离技术的要求也就更加的严格，既要可以有效地进行半导体晶体管之间的隔离，又要尽量减小集成度，降低芯片的使用面积。
以前人们使用PN结进行绝缘体上硅的横向双扩散金属氧化物半导体晶体管之间的隔离，虽然这种方法与工艺兼容，简单易行，但是这种隔离要通过增加PN结的面积来提高抗穿通穿能力，所以耗费的芯片面积较大，不利于有效的进行芯片集成。
后来人们提出了深槽隔离技术，即利用深槽来有效地进行绝缘体上硅的横向双扩散金属氧化物半导体晶体管之间的隔离，由于深槽隔离结构中的氧化层可以承担很大的耐压，所以可以在较少的芯片面积下完成晶体管之间的隔离，但是随着深槽隔离技术研究的不断推进，人们逐渐发现在深槽隔离结构中靠近高压电源部分的氧化层边沿外侧的硅层容易发生击穿，这样就会造成晶体管的烧毁，所以要将深槽隔离结构与高压电源隔开一段距离，这显然也就增加了芯片面积的耗费。
发明内容
本发明提供了一种用于绝缘体上硅的高压P型金属氧化物半导体管，这个源极隔离槽结构可以有效的进行绝缘体上硅的高压P型金属氧化物半导体管之间的隔离，而且可以将隔离槽结构中靠近高压电源部分的氧化层边沿外侧的硅层的击穿点转移到隔离槽内部的多晶硅层，防止了晶体管的烧毁，同时该发明还有减少芯片的面积，提高集成度的作用。
本发明采用如下技术方案：
一种用于绝缘体上硅的高压P型金属氧化物半导体管，包括：半导体衬底，在半导体衬底上面设置有埋氧化层，在埋氧化层上设置由左氧化层、右氧化层以及左氧化层、右氧化层之间的多晶硅层构成的隔离深槽，在隔离深槽左右两边均是传统结构的绝缘体上硅的高压P型金属氧化物半导体管，这种绝缘体上硅的高压P型金属氧化物半导体管构成如下：在埋氧化层上设有P型半导体漂移区，在P型半导体漂移区上设有N型阱和P型漏区，在N型阱表面设有N型接触区和P型源区，在绝缘体上硅的高压P型金属氧化物半导体管表面的N型接触区和P型源区以及P型漏区以外的区域设有氧化层，在氧化层上设有多晶硅，而且在N型接触区和P型源区以及多晶硅层之间通过绝缘体上硅的高压P型金属氧化物半导体管表面的多晶硅层进行连接。
与现有技术相比，本发明具有如下优点：
(1)本发明中，在N型接触区和P型源区以及多晶硅层之间通过绝缘体上硅的P型横向双扩散金属氧化物半导体晶体管表面的多晶硅层进行连接，且多晶硅层覆盖了N型接触区、P型源区、右氧化层以及多晶硅层的表面区域，可以将多晶硅层延伸至左氧化层的部分区域，但是不能与隔离深槽左边的绝缘体上硅的高压P型金属氧化物半导体管表面区域相连接。因为隔离深槽右边的晶体管为高压P型金属氧化物半导体管，所以N型接触区和P型源区接高电压，由于多晶硅层的连接，从而使得右氧化层两边的电压几乎相等，不会出现压降，这样右氧化层外侧的硅层就不会发生击穿，所以就有效防止了隔离深槽右边的绝缘体上硅的高压P型金属氧化物半导体管的烧毁。
(2)在本发明中，由于多晶硅层的连接，使得多晶硅层上也为高电压，而隔离深槽左边为高压P型金属氧化物半导体管的P型漏区，所以接零电位，从而使得隔离深槽两边的电压完全由左氧化层承担，只要左氧化层足够厚，就不会使其击穿，那么即使多晶硅层击穿，产生的离子也会由于没有流通路径而被限制在多晶硅层中，并不会使得深槽两侧的晶体管烧毁。
(3)在本发明中，隔离深槽右边的绝缘体上硅的高压P型金属氧化物半导体管的N型接触区与隔离深槽的右氧化层紧贴在一起，减少了隔离区域的面积，从而有效地降低了芯片的面积，提高了集成度。
(4)本发明与原有的绝缘体上硅的高压P型金属氧化物半导体管的制作工艺相兼容，可以将多晶硅与多晶硅栅一起制作，因而不会引入新的工艺流程。
附图说明
图1是常规的绝缘体上硅的高压P型金属氧化物半导体管及深槽隔离结构示意图。
图2是本发明中的绝缘体上硅的高压P型金属氧化物半导体管结构示意图。
具体实施方式
请参照图2，一种用于绝缘体上硅的高压P型金属氧化物半导体管，包括：半导体衬底1，在半导体衬底1上面设置有埋氧化层2，在埋氧化层2上设置有左氧化层10、右氧化层11以及左氧化层10、右氧化层11之间的多晶硅层12构成的隔离深槽，在隔离深槽左右两边均是传统结构的绝缘体上硅的高压P型金属氧化物半导体管，这种绝缘体上硅的高压P型金属氧化物半导体管构成如下：在埋氧化层2上设有P型半导体漂移区3，在P型半导体漂移区3上设有N型阱4和P型漏区7，在N型阱4表面设有N型接触区5和P型源区6，在绝缘体上硅的高压P型金属氧化物半导体管表面的N型接触区5和P型源区6以及P型漏区7以外的区域设有氧化层9，在氧化层9上设有多晶硅8，而且在N型接触区5和P型源区6以及多晶硅层12之间通过绝缘体上硅的高压P型金属氧化物半导体管表面的多晶硅层13进行连接。
在本实施例中，
隔离深槽右边的绝缘体上硅的高压P型金属氧化物半导体管的N型接触区5与深槽的右氧化层11紧贴在一起；
多晶硅层12和多晶硅层13中均进行了P型半导体杂质的掺杂；
可以理解的是，虽然所述的为P型晶体管与P型晶体管之间的隔离，但是该隔离技术也同样适用于N型晶体管与N型晶体管之间以及N型晶体管与P型晶体管之间的隔离。
本发明采用如下方法来制备：
1、制作所需的SOI层，选择一块P型的硅片，在表面热生长一层薄氧化膜，用化学机械抛光法使其平坦化，取另一块硅片热生长氧化层，然后经过抛光处理后与前一块硅片在高温下完成键合，接着将第一块硅片减薄、磨平，使之达到所需的绝缘体上硅有源层厚度。
2、淀积光刻胶，显影曝光，刻蚀出深槽，去胶，热生长氧化层工艺得到深槽的左、右氧化层，然后淀积多晶硅填充深槽。
3、常规的横向双扩散金属氧化物半导体晶体管的制作，它包括N型阱注入，场氧的制备，栅氧的生长，刻蚀，多晶硅的淀积、刻蚀，然后就是高浓度源漏注入区和接触注入区制备，最后是引线孔，铝引线的制备及钝化处理。
Claims (4)
1.一种用于绝缘体上硅的高压P型金属氧化物半导体管，包括：半导体衬底(1)，在所述半导体衬底(1)上面设置有埋氧化层(2)，在所述埋氧化层(2)上设置有左氧化层(10)、右氧化层(11)以及在所述左氧化层(10)、所述右氧化层(11)之间的多晶硅层(12)构成的隔离深槽，在所述隔离深槽左右两边均是绝缘体上硅的高压P型金属氧化物半导体管，所述绝缘体上硅的高压P型金属氧化物半导体管构成包括：在所述埋氧化层(2)上设有P型半导体漂移区(3)，在所述P型半导体漂移区(3)上设有N型阱(4)和P型漏区(7)，在所述N型阱(4)表面设有N型接触区(5)和P型源区(6)，在所述N型接触区(5)和所述P型源区(6)以及所述P型漏区(7)以外的区域设有氧化层(9)，在所述氧化层(9)上设有多晶硅(8)，其特征在于：在所述N型接触区(5)和所述P型源区(6)以及所述多晶硅层(12)之间通过所述绝缘体上硅的高压P型金属氧化物半导体管表面的多晶硅层(13)进行连接。
2.根据权利要求1所述的绝缘体上硅的高压P型金属氧化物半导体管，其特征在于，所述右氧化层(11)与所述N型接触区(5)紧贴在一起。
3.根据权利要求1所述的绝缘体上硅的高压P型金属氧化物半导体管，其特征在于，所述绝缘体上硅的高压P型金属氧化物半导体管表面的多晶硅层(13)覆盖了所述N型接触区(5)、所述P型源区(6)、所述右氧化层(11)以及所述多晶硅层(12)的表面区域，并将所述绝缘体上硅的高压P型金属氧化物半导体管表面的多晶硅(13)延伸至所述左氧化层(10)的部分区域。
4.根据权利要求1所述的绝缘体上硅的高压P型金属氧化物半导体管，其特征在于，所述多晶硅层(12)和所述绝缘体上硅的高压P型金属氧化物半导体管表面的多晶硅层(13)均进行了P型半导体杂质的掺杂。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910036003XA CN101692454B (zh) | 2009-10-15 | 2009-10-15 | 绝缘体上硅的高压p型金属氧化物半导体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910036003XA CN101692454B (zh) | 2009-10-15 | 2009-10-15 | 绝缘体上硅的高压p型金属氧化物半导体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101692454A CN101692454A (zh) | 2010-04-07 |
| CN101692454B true CN101692454B (zh) | 2011-05-11 |
Family
ID=42081125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910036003XA Expired - Fee Related CN101692454B (zh) | 2009-10-15 | 2009-10-15 | 绝缘体上硅的高压p型金属氧化物半导体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101692454B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102610649B (zh) * | 2012-04-10 | 2014-09-10 | 中国科学院微电子研究所 | 高可靠ldmos功率器件 |
-
2009
- 2009-10-15 CN CN200910036003XA patent/CN101692454B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101692454A (zh) | 2010-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100431154C (zh) | 半导体集成电路器件及其制造方法 | |
| KR100442881B1 (ko) | 고전압 종형 디모스 트랜지스터 및 그 제조방법 | |
| CN108447913B (zh) | 一种集成肖特基二极管的ldmos器件 | |
| US8557678B2 (en) | Method for manufacturing semiconductor substrate of large-power device | |
| CN102903736A (zh) | 二极管及其制作方法 | |
| CN101969072B (zh) | 降压用耗尽型n型横向双扩散金属氧化物半导体晶体管 | |
| TW201501301A (zh) | 具有矽局部氧化之絕緣體上矽的積體電路及其製造方法 | |
| TWI629785B (zh) | 高電壓積體電路的高電壓終端結構 | |
| CN101599507B (zh) | N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管 | |
| CN103745996A (zh) | 带有部分绝缘埋层的横向功率器件及制作方法 | |
| CN101692454B (zh) | 绝缘体上硅的高压p型金属氧化物半导体管 | |
| CN102856192A (zh) | Igbt器件及其制作方法 | |
| CN101789435B (zh) | 一种基于垂直栅soi cmos器件的超结结构及其制作方法 | |
| CN109698196B (zh) | 功率半导体器件 | |
| CN101593774B (zh) | P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管 | |
| CN104658907B (zh) | 一种逆阻型绝缘栅型双极晶体管的制作方法 | |
| CN103489865A (zh) | 一种横向集成soi半导体功率器件 | |
| CN102157434B (zh) | 具有p埋层的纵向沟道SOI LIGBT器件单元的制作方法 | |
| CN204289462U (zh) | 基于soi工艺的背栅漏/源半浮前栅n-mosfet射频开关低损耗器件 | |
| CN207425863U (zh) | 具有三段式埋氧层的半导体场效应晶体管 | |
| CN201853710U (zh) | 降压用耗尽型n型横向双扩散金属氧化物半导体管 | |
| CN103700701A (zh) | 基于soi工艺的背栅漏/源半浮前栅p-mosfet射频开关零损耗器件 | |
| CN203644788U (zh) | 基于soi工艺的背栅漏/源半浮前栅p-mosfet射频开关零损耗器件 | |
| CN103681789B (zh) | 一种基于soi工艺的漏源区介质/pn结隔离前栅p/n-mosfet射频开关超低损耗器件 | |
| CN101587910A (zh) | N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110511 Termination date: 20131015 |