CN101675409B - 使用外部时钟源时的功率优化 - Google Patents

使用外部时钟源时的功率优化 Download PDF

Info

Publication number
CN101675409B
CN101675409B CN200880014681XA CN200880014681A CN101675409B CN 101675409 B CN101675409 B CN 101675409B CN 200880014681X A CN200880014681X A CN 200880014681XA CN 200880014681 A CN200880014681 A CN 200880014681A CN 101675409 B CN101675409 B CN 101675409B
Authority
CN
China
Prior art keywords
digital device
digital
configuration
clock
programmable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200880014681XA
Other languages
English (en)
Other versions
CN101675409A (zh
Inventor
蒂姆·菲尼克斯
伊戈尔·沃耶沃达
帕万·库玛尔·班达鲁帕利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN101675409A publication Critical patent/CN101675409A/zh
Application granted granted Critical
Publication of CN101675409B publication Critical patent/CN101675409B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)
  • Electronic Switches (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Logic Circuits (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

可通过将所要时钟振荡器频率范围编程到数字装置的配置存储器中来使所述数字装置的逻辑电路偏置以在特定外部时钟频率范围上操作。另外，还可将时钟源选择编程到配置寄存器中。接着配置偏置电路，使得所述数字装置的内部逻辑将在所述所要时钟振荡器频率范围上操作。可使用非易失性存储器来存储所述配置存储器的内容，以便在所述数字装置掉电期间保持所述配置。所述非易失性存储器可为可编程熔丝链、电可擦除且可编程存储器(EEPROM)、快闪存储器等。

Description

使用外部时钟源时的功率优化
相关专利申请案
本申请案主张提姆·菲尼克斯(Tim Phoenix)、伊戈尔·伏叶伏大(Igor Wojewoda)和帕万·库玛·班达鲁帕里(Pavan Kumar Bandarupalli)在2007年5月3日申请的标题为“针对外部时钟源的功率优化(Power Optimization for External Clock Sources)”的第60/915,713号共同拥有美国临时专利申请案的优先权，该案特此出于所有目的以引用的方式并入本文中。
技术领域
本发明涉及具有以不同时钟速度运行的能力的数字装置，且更明确地说，涉及针对选定外部时钟速度优化数字装置的功率消耗和操作。
背景技术
目前技术的具有数字处理器(例如微控制器、微处理器、数字信号处理器(DSP)等)和/或外围模块(例如存储器、模-数转换器、数-模转换器、产业标准接口，例如以太网、火线、光纤通道等)的数字装置在经配置以使用外部时钟时，数字装置设计假定外部时钟将在与数字装置的最快可能操作速度相当的时钟频率下运行。数字装置中的电路的偏置(其取决于装置操作的频率)必须假定最坏情况的设计情境，且因此被设置为最高功率模式，以便能够适应最快可能的装置操作频率。这对于数字装置中的功率利用和功率消耗来说是浪费的。
发明内容
因此，需要通过提供配置数字装置的方式来克服现存技术的上文所识别的问题以及其它缺点和不足，所述数字装置包括数字处理器和/或外围模块、支持逻辑以及用于在较宽范围的外部时钟频率上最佳利用功率的配置和时钟电路。根据本发明的教示，本文预期使用外部时钟源基于操作的所要频率范围来选择数字装置的操作参数。所述数字装置可针对外部时钟速度配置而编程，所述外部时钟速度配置指定将用来操作所述数字装置的最大外部时钟源频率(速度)。一旦可用于数字装置的最大外部时钟速度为已知，就可针对最佳且/或最经济的性能(例如，最低动态功率消耗)而优化数字装置中所有受影响的电路，其将允许数字装置以令人满意的方式在外部时钟频率范围(预期最大时钟速度)上操作。数字装置的编程可以许多形式来实现，例如(但不限于)对数字装置中的配置寄存器进行编程，此配置寄存器可为易失性的，且/或与非易失性存储器组合，例如将外部时钟速度配置保存在非易失性存储器(例如，电可擦除可编程存储器(EEPROM)、快闪存储器、可编程熔丝链等)中。
根据本发明的特定实例实施例，数字装置可包括：数字功能件，其具有可调节的功率和速度参数，所述可调节的功率和速度参数可被选择以在不同时钟振荡器频率范围上操作数字功能件；逻辑电路，其具有可调节的功率和速度参数，所述可调节的功率和速度参数可被选择以在不同时钟振荡器频率范围上操作逻辑电路；以及配置寄存器，其用于存储用于选择数字功能件和逻辑电路的可调节功率和速度参数的可编程配置位。
附图说明
可通过参考结合附图进行的以下描述来获得对本发明的更全面理解，其中：
图1说明根据本发明特定实例实施例的可针对不同外部时钟速度可编程地配置的数字装置的示意性框图；
图2说明根据本发明另一特定实例实施例的可针对不同外部时钟速度可编程地配置且具有用于保持经编程的配置的非易失性存储器的数字装置的示意性框图；以及
图3说明根据本发明的教示的可在图1和图2所示的数字装置中使用的配置寄存器的框图的特定实例实施例，以及一些特定实例速度和功率配置选项的表格。
虽然本发明容易具有各种修改和替代形式，但已在图中展示且本文详细描述了本发明的特定实例实施例。然而，应理解，本文对特定实例实施例的描述无意将本发明限于本文所揭示的特定形式，而是相反，本发明将涵盖如由所附权利要求书界定的所有修改和均等物。
具体实施方式
现在参看图式，其示意性地说明特定实例实施例的细节。图中的相同元件将由相同编号表示，且类似元件将由具有不同小写字母后缀的相同编号表示。
参看图1，其描绘根据本发明特定实例实施例的可针对不同外部时钟速度可编程地配置的数字装置的示意性框图。数字装置(大体由标号100表示)可包括数字功能件102、逻辑电路112、速度与功率配置电路110、配置寄存器104和时钟电路116。时钟电路116可经配置以接收外部时钟108，或充当内部振荡器，其频率由外部晶体118或电阻器-电容器定时电路(未图示)确定。配置寄存器104可经由(例如但不限于)编程总线106以配置信息编程，所述编程总线106可包括串行或并行数据。配置寄存器104可在装置100的启动期间、在外部时钟108的速度将要改变的任何时间、及/或在检测到外部时钟108的速度改变后进行编程。对配置寄存器104的编程可从另一装置(未图示)提供，及/或内嵌在启动程序(例如，通电复位(POR)、操作程序等)中。
数字功能件102可为数字处理器，例如微控制器、微处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、可编程逻辑阵列(PLA)、现场可编程门阵列(FPGA)等，和/或外围模块，例如存储器、模-数转换器、数-模转换器、产业标准接口，例如以太网、火线、光纤通道等。速度与功率配置电路110可个别地或以组合方式调节数字功能件102、逻辑电路112的功率和/或速度、随机存取存储器读出放大器操作速度、欠电压复位(BOR)响应速度与功率消耗关系、模拟电路转换速率等。
参看图2，其描绘根据本发明特定实例实施例的可针对不同外部时钟速度可编程地配置且具有用于保持经编程的配置的非易失性存储器的数字装置的示意性框图。具有非易失性存储器的装置(大体由编号200表示)可包括数字功能件102、逻辑电路212、速度与功率配置电路110、配置寄存器204、非易失性配置存储器214和时钟电路116。时钟电路116可经配置以接收外部时钟108，或为内部振荡器，其频率由外部晶体118或电阻器-电容器定时电路(未图示)确定。配置寄存器204可经由(例如但不限于)编程总线106以配置信息编程，所述编程总线106可包括串行或并行数据。配置寄存器204可在装置100的启动期间、在外部时钟108的速度将要改变的任何时间、且/或在检测到外部时钟108的速度改变后编程。配置寄存器204的编程可从另一装置(未图示)提供，且/或内嵌在启动程序(例如，通电复位(POR)、操作程序等)中。配置寄存器204可为单独的，或为非易失性配置存储器214(例如可编程熔丝、电可擦除且可编程只读存储器(EEPROM)、快闪存储器等)的一部分。编程到配置寄存器204中的配置信息可存储在非易失性配置存储器214中，且从而在掉电或复位条件期间保持。
参看图3，其描绘根据本发明的教示的可用于图1和图2所示的数字装置中的配置寄存器的框图的特定实例实施例，以及一些特定实例速度和功率配置选项的表格。可将时钟振荡器源的选择编程到配置寄存器104的振荡器配置部分104b中，且可将操作的预期时钟振荡器频率范围编程到配置寄存器104的振荡器频率范围部分104a中。
举例来说，可通过在配置寄存器104的振荡器配置部分104b中将位设置为二进制11来停用主时钟振荡器。可通过在配置寄存器104的时钟振荡器配置部分104b中将位设置为二进制10来使主时钟振荡器处于第一时钟振荡器模式。可通过在配置寄存器104的时钟振荡器配置部分104b中将位设置为二进制01来使主时钟振荡器处于第二时钟振荡器模式。可通过在配置寄存器104的时钟振荡器配置部分104b中将位设置为二进制00来使主时钟振荡器处于外部时钟振荡器模式。
配置数字功能件102的频率敏感性逻辑电路112可由编程到配置寄存器104的时钟振荡器频率范围部分104a中的位确定如下：例如但不限于，当在时钟配置寄存器104的时钟振荡器频率范围部分104a中将位设置为二进制11时，可使用大于8MHz的时钟频率。当在时钟配置寄存器104的时钟振荡器频率范围部分104a中将位设置为二进制10时，可使用在100kHz与8MHz之间的时钟频率。当在时钟配置寄存器104的时钟振荡器频率范围部分104a中将位设置为二进制01时，可使用小于100kHz的时钟频率。
基于配置寄存器104的振荡器频率范围部分104a的位配置设定值，可在数字功能件102根据外部时钟108进行操作的任何时间针对必要的偏置功率模式配置逻辑电路112的频率相依部分。
虽然已参考本发明的实例实施例描绘、描述且界定了本发明的实施例，但此些参考并不暗示对本发明的限制且不推断有此限制。如所属领域的且受益于本发明的一般技术人员将想到，所揭示的标的物能够在形式和功能上具有相当大的修改、更改和均等物。所描绘并描述的本发明的实施例只是实例，且并非本发明的范围的穷举。

Claims (26)

1.一种数字装置，其包括：
数字功能件，其具有可调节的功率和速度参数，所述可调节的功率和速度参数可被选择以用于在若干不同的时钟频率范围上操作所述数字功能件；
逻辑电路，其具有可调节的功率和速度参数，所述可调节的功率和速度参数可被选择以用于在所述若干不同的时钟频率范围上操作所述逻辑电路；以及
配置寄存器，其用于存储用于选择所述数字功能件和逻辑电路的所述可调节的功率和速度参数的可编程配置位以在所述若干不同时钟频率范围内相应一者中的一时钟频率上操作时优化功率利用；其中所述可编程配置位定义若干不同频率范围中的一者，其中所述数字设备的一选择的时钟频率位于所编程的频率范围内。
2.根据权利要求1所述的数字装置，其进一步包括非易失性可编程存储器，用于存储用于选择所述数字功能件和逻辑电路的所述可调节功率和速度参数的所述经编程的配置位。
3.根据权利要求1所述的数字装置，其中所述配置寄存器耦合到配置总线。
4.根据权利要求3所述的数字装置，其中所述配置总线为串行数据总线。
5.根据权利要求3所述的数字装置，其中所述配置总线为并行数据总线。
6.根据权利要求2所述的数字装置，其中所述非易失性可编程存储器为多个可编程熔丝链。
7.根据权利要求2所述的数字装置，其中所述非易失性可编程存储器为电可擦除且可编程只读存储器(EEPROM)。
8.根据权利要求2所述的数字装置，其中所述非易失性可编程存储器为快闪存储器。
9.根据权利要求1所述的数字装置，其中所述逻辑电路耦合到外部时钟。
10.根据权利要求1所述的数字装置，其中所述不同的时钟频率范围中的第一者包括小于100kHz的时钟频率。
11.根据权利要求1所述的数字装置，其中所述不同的时钟频率范围中的第二者包括在约100kHz到约8MHz之间的时钟频率。
12.根据权利要求1所述的数字装置，其中所述不同的时钟频率范围中的第三者包括大于约8MHz的时钟频率。
13.根据权利要求1所述的数字装置，其进一步包括所述配置寄存器中的时钟源选择位，其中所述时钟源选择位确定对用于所述逻辑电路和数字功能件的操作的时钟源的选择。
14.根据权利要求13所述的数字装置，其中所述时钟源是多个可选择内部时钟振荡器中的一者。
15.根据权利要求14所述的数字装置，其中所述多个可选择内部时钟振荡器中的所述一者使用外部晶体来进行频率确定。
16.根据权利要求13所述的数字装置，其中所述时钟源为外部时钟。
17.根据权利要求1所述的数字装置，其中所述配置寄存器的所述可编程配置位在改变所述时钟频率范围之前重新编程。
18.根据权利要求1所述的数字装置，其中所述配置寄存器的所述配置位在启动操作期间编程。
19.根据权利要求1所述的数字装置，其中所述配置寄存器的所述配置位由外部装置编程。
20.根据权利要求1所述的数字装置，其中所述数字功能件为数字处理器。
21.根据权利要求20所述的数字装置，其中所述数字处理器选自由微处理器、微控制器、数字信号处理器(DSP)、可编程逻辑阵列(PLA)、专用集成电路(ASIC)和现场可编程门阵列(FPGA)组成的群组。
22.根据权利要求20所述的数字装置，其中所述配置寄存器的所述配置位由所述数字处理器编程。
23.根据权利要求20所述的数字装置，其中所述数字处理器在启动操作期间对所述配置寄存器的所述可编程配置位进行编程。
24.根据权利要求20所述的数字装置，其中所述数字处理器在检测到时钟频率的改变时对所述配置寄存器的所述可编程配置位进行编程。
25.根据权利要求1所述的数字装置，其中所述数字功能件为外围功能件。
26.根据权利要求25所述的数字装置，其中所述外围功能件选自由静态随机存取存储器、动态随机存取存储器、模-数转换器、数-模转换器以及通信接口组成的群组。
CN200880014681XA 2007-05-03 2008-05-02 使用外部时钟源时的功率优化 Active CN101675409B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US91571307P 2007-05-03 2007-05-03
US60/915,713 2007-05-03
US11/865,148 2007-10-01
US11/865,148 US8108708B2 (en) 2007-05-03 2007-10-01 Power optimization when using external clock sources
PCT/US2008/062462 WO2008137714A1 (en) 2007-05-03 2008-05-02 Power optimization when using external clock sources

Publications (2)

Publication Number Publication Date
CN101675409A CN101675409A (zh) 2010-03-17
CN101675409B true CN101675409B (zh) 2013-02-13

Family

ID=39940421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880014681XA Active CN101675409B (zh) 2007-05-03 2008-05-02 使用外部时钟源时的功率优化

Country Status (6)

Country Link
US (1) US8108708B2 (zh)
EP (2) EP2546725B1 (zh)
KR (1) KR101467440B1 (zh)
CN (1) CN101675409B (zh)
TW (1) TWI454900B (zh)
WO (1) WO2008137714A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8363435B2 (en) * 2010-03-12 2013-01-29 Microchip Technology Incorporated Digital device with boot strap circuit stimulator
JP6974549B1 (ja) 2020-07-17 2021-12-01 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. メモリ装置およびその入出力バッファ制御方法
TWI726775B (zh) * 2020-07-23 2021-05-01 華邦電子股份有限公司 一種記憶體裝置及其輸入輸出緩衝控制方法
CN117789798B (zh) * 2023-12-28 2024-05-28 湖南进芯电子科技有限公司 一种Flash状态转换时间可调的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118306A (en) * 1998-12-03 2000-09-12 Intel Corporation Changing clock frequency
US6457135B1 (en) * 1999-08-10 2002-09-24 Intel Corporation System and method for managing a plurality of processor performance states
CN1739080A (zh) * 2001-09-28 2006-02-22 英特尔公司 调节电压和频率来使多处理器系统功耗最小的方法和装置
US7073082B2 (en) * 2003-10-31 2006-07-04 Via Technologies, Inc. Method for CPU power management and bus optimization

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6021498A (en) 1994-04-06 2000-02-01 Advanced Micro Devices, Inc. Power management unit including a programmable index register for accessing configuration registers
US5778237A (en) * 1995-01-10 1998-07-07 Hitachi, Ltd. Data processor and single-chip microcomputer with changing clock frequency and operating voltage
US5727208A (en) * 1995-07-03 1998-03-10 Dell U.S.A. L.P. Method and apparatus for configuration of processor operating parameters
US6928559B1 (en) * 1997-06-27 2005-08-09 Broadcom Corporation Battery powered device with dynamic power and performance management
US6178503B1 (en) * 1998-09-11 2001-01-23 Powerquest Corporation Managing multiple operating systems on a single computer
US6185638B1 (en) * 1998-10-07 2001-02-06 International Business Machines Corporation Method and system for dynamically assigning addresses to an input/output device
US6157265A (en) * 1998-10-30 2000-12-05 Fairchild Semiconductor Corporation Programmable multi-scheme clocking circuit
US6615285B1 (en) * 1998-11-23 2003-09-02 Lucent Technologies Inc. Method and apparatus for dynamically determining an address uniquely identifying a hardware component on a common bus
US7810152B2 (en) * 2002-05-08 2010-10-05 Broadcom Corporation System and method for securely controlling access to device functions
US6229364B1 (en) * 1999-03-23 2001-05-08 Infineon Technologies North America Corp. Frequency range trimming for a delay line
US6393570B1 (en) * 1999-05-28 2002-05-21 3Com Corporation Low-power apparatus for power management enabling
JP4070924B2 (ja) * 2000-01-24 2008-04-02 シャープ株式会社 Ｉｃカード、および、その端末装置
US6718473B1 (en) * 2000-09-26 2004-04-06 Sun Microsystems, Inc. Method and apparatus for reducing power consumption
US6928542B2 (en) * 2001-11-15 2005-08-09 Inventec Corporation Method and system for starting a multiple PDA operating system through a menu
US7257701B2 (en) * 2001-11-21 2007-08-14 Lenovo (Singapore) Pte. Ltd. Method and system for configuring an operating system in a computer system
TW513851B (en) * 2002-01-18 2002-12-11 Nat Science Council Clock generator
KR20040084832A (ko) * 2003-03-26 2004-10-06 마츠시타 덴끼 산교 가부시키가이샤 정보 처리 장치, 전기 기기, 정보 처리 장치의 클럭 제어방법, 클럭 제어 프로그램 및 그 프로그램 제품
JP3800198B2 (ja) * 2003-05-16 2006-07-26 ソニー株式会社 情報処理装置、およびアクセス制御処理方法、並びにコンピュータ・プログラム
US20050076253A1 (en) * 2003-10-05 2005-04-07 De-Jen Lu Method of url-based power management and associated web browsing device
US7739536B2 (en) * 2004-04-02 2010-06-15 Hewlett-Packard Development Company, L.P. Intelligent frequency and voltage margining
US7424601B2 (en) * 2004-07-07 2008-09-09 Yongyong Xu Methods and systems for running multiple operating systems in a single mobile device
US7337340B2 (en) * 2005-03-17 2008-02-26 International Business Machines Corporation System and method of compensating for the effects of on-chip processing variation on an integrated circuit
JP2006318380A (ja) * 2005-05-16 2006-11-24 Handotai Rikougaku Kenkyu Center:Kk 回路システム
KR101108397B1 (ko) * 2005-06-10 2012-01-30 엘지전자 주식회사 멀티-코어 프로세서의 전원 제어 장치 및 방법
US7603575B2 (en) * 2005-06-30 2009-10-13 Woodbridge Nancy G Frequency-dependent voltage control in digital logic
US7263457B2 (en) * 2006-01-03 2007-08-28 Advanced Micro Devices, Inc. System and method for operating components of an integrated circuit at independent frequencies and/or voltages
US7725747B2 (en) * 2006-03-29 2010-05-25 Intel Corporation Methods and apparatus to perform power management in processor systems
US7663446B1 (en) * 2006-06-23 2010-02-16 Marvell International Ltd. Adjustable supply voltage in a voltage controlled oscillator (VCO) for wide range frequency coverage
CA2622908A1 (en) * 2007-02-28 2008-08-28 Embotics Corporation Method and system for the service and support of computing systems

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118306A (en) * 1998-12-03 2000-09-12 Intel Corporation Changing clock frequency
US6457135B1 (en) * 1999-08-10 2002-09-24 Intel Corporation System and method for managing a plurality of processor performance states
CN1739080A (zh) * 2001-09-28 2006-02-22 英特尔公司 调节电压和频率来使多处理器系统功耗最小的方法和装置
US7073082B2 (en) * 2003-10-31 2006-07-04 Via Technologies, Inc. Method for CPU power management and bus optimization

Also Published As

Publication number Publication date
EP2546725A1 (en) 2013-01-16
US8108708B2 (en) 2012-01-31
EP2150871A1 (en) 2010-02-10
WO2008137714A1 (en) 2008-11-13
EP2150871B1 (en) 2018-09-05
KR20100016397A (ko) 2010-02-12
KR101467440B1 (ko) 2014-12-01
CN101675409A (zh) 2010-03-17
EP2546725B1 (en) 2019-08-07
US20080276115A1 (en) 2008-11-06
TWI454900B (zh) 2014-10-01
TW200907661A (en) 2009-02-16

Similar Documents

Publication Publication Date Title
KR101367063B1 (ko) 집적 회로의 동작 파라미터를 조정하기 위한 장치 및 방법
CN101675409B (zh) 使用外部时钟源时的功率优化
KR100866604B1 (ko) 전원제어 장치 및 전원제어 방법
US7451304B2 (en) Basic input output system selection device
KR100444537B1 (ko) 데이타처리장치
WO2005124530A3 (en) Method for controlling memory card and method for controlling nonvolatile semiconductor memory
US7930565B2 (en) Power-optimizing memory analyzer, method of operating the analyzer and system employing the same
KR100914265B1 (ko) 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및그것의 읽기 방법
WO2004001762A1 (ja) 半導体メモリ
KR100996900B1 (ko) 메모리 클록 설정 기능을 갖는 정보 처리 장치 및 메모리 클록 설정 방법
KR100823169B1 (ko) 향상된 동작 특성을 갖는 플래시 메모리 시스템 및 그것의액세스 방법
CN103221666A (zh) 在微控制器单元的启动期间启用校准的方法及用于其的集成电路
US8095807B2 (en) Method and system for power saving and state retention in an electronic device including a variation table having a plurality of flags
KR100737912B1 (ko) 반도체 메모리 장치의 에러 검출 및 정정 회로
ATE357017T1 (de) Mikroprozessorschaltung für tragbare datenträger
CN102841775A (zh) 使用铁电随机存取存储器且具有优化指令集的堆栈处理器
CN102841867B (zh) 使用用于代码和数据空间的铁电随机存储器的堆栈处理器
KR101752580B1 (ko) 메모리 디바이스에 대한 전력 관리
CN102880446B (zh) 使用铁电随机存取存储器且具有优化指令集的堆栈处理器
US6646915B2 (en) Semiconductor device
KR20080096062A (ko) 향상된 소거 특성을 갖는 플래시 메모리 장치 및 그것을포함한 메모리 시스템
KR960015592A (ko) 비 휘발성 반도체 메모리장치
CN102800348B (zh) 芯片
JP3669625B2 (ja) データ処理システム及びデータ処理システムの動作方法
DE60307876D1 (de) Einrichtung zum austausch von datensignalen zwischen zwei taktbereichen

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant