CN102880446B - 使用铁电随机存取存储器且具有优化指令集的堆栈处理器 - Google Patents

使用铁电随机存取存储器且具有优化指令集的堆栈处理器 Download PDF

Info

Publication number
CN102880446B
CN102880446B CN201210154918.2A CN201210154918A CN102880446B CN 102880446 B CN102880446 B CN 102880446B CN 201210154918 A CN201210154918 A CN 201210154918A CN 102880446 B CN102880446 B CN 102880446B
Authority
CN
China
Prior art keywords
stack
data
processor
ram
top section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210154918.2A
Other languages
English (en)
Other versions
CN102880446A (zh
Inventor
弗兰克·菲莱尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RECHUANG INTERNAT Inc
Original Assignee
RECHUANG INTERNAT Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RECHUANG INTERNAT Inc filed Critical RECHUANG INTERNAT Inc
Publication of CN102880446A publication Critical patent/CN102880446A/zh
Application granted granted Critical
Publication of CN102880446B publication Critical patent/CN102880446B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/17—Embedded application
    • G06F2212/175—Industrial control system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/17—Embedded application
    • G06F2212/178—Electronic token or RFID
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Microcomputers (AREA)

Abstract

一种使用铁电随机存取存储器且具有优化指令集的堆栈处理器，其使用用于代码和部分堆栈存储空间的铁电随机存取存储器(F-RAM)并具有优化的指令集以最小化处理器堆栈访问并因此最小化程序执行时间。这在例如为RFID工具的低功率应用和电源仅可用有限的时间的应用中是特别有利的。本发明公开的是相对小但完整的指令集，使得能够支持大量的可能的应用且程序执行时间不太长。

Description

使用铁电随机存取存储器且具有优化指令集的堆栈处理器
相关申请
本发明要求在2011年5月16日提交的号码为61/486652的美国临时申请的优先权，且与全部和本申请同日提交的名称为“StackProcessorUsingaFerroelectricRandomAccessMemory(F-RAM)forBothCodeandDataSpace”；名称为“StackProcessorUsingaFerroelectricRandomAccessMemory(F-RAM)forCodeSpaceandaPortionoftheStackMemorySpace”；名称为“StackProcessorUsingaFerroelectricRandomAccessMemory(F-RAM)HavinganInstructionSetOptimizedtoMinimizeMemoryFetchOperations”的美国专利申请相关。上述各申请的全部内容通过引用并入本申请，且全部转让给本申请的申请人瑞创国际公司(科罗拉多斯普林斯，科罗拉多)。
技术领域
本发明总体涉及包含非易失性存储器的可定制的集成电路装置领域。本发明尤其涉及为代码和堆栈存储空间的一部分使用铁电随机存取存储器(F-RAM)且具有优化指令集的堆栈处理器和实现方法以最小化处理器堆栈存取。
背景技术
现有的非易失性存储器技术尤其包括电可擦可编程只读存储器(EEPROM)和闪存。尽管该技术不断改进，但闪存的耐用率仍在F-RAM的耐用率之下的多个数量级。因此，对于使用需要高耐用度的闪存的应用，一些产品实际上将包括大的具有相关用户/程序的闪存阵列，确保将数据存储在特定存储单元(例如存储器组)中。一旦存储器组接近其耐用度极限，用户/程序会将所有数据移动到新的存储器组，将之前的存储器组标记为报废且指示不应再使用该存储器组。这样的浮置栅极装置的标准耐用度大约在10万～100万个写入周期之间。
还已知，相比F-RAM的写入，EEPROM和闪存的写入相对较慢。几乎瞬间完成F-RAM的写入周期，EEPROM和闪存的写入时间花费更长。进一步，F-RAM存储单元的写入发生在相对较低的电压上，且需要很小的电流来改变单元中的数据。
堆栈处理器的当前实现架构为在2003年2月2日的Paysan，B.的“AForthProcessorinanFPGA”；2006年7月9日的Paysan，B.的“b16-small-LessisMore”；和2005年4月29日的Paysan，B.的“b16：ModernProcessorCore”中所描述的以及在http://www.jwdt.com/～paysan/b16.html上所公开的b16处理器。基于堆栈的b16处理器具有保存在易失性寄存器中的堆栈的顶部和在两个互补金属氧化物半导体(CMOS)存储器中的堆栈的底部。这样的架构将导致可以同时访问数据和返回堆栈以及代码空间。此外，因为在断电时必须将相对大量的寄存器的内容存储到非易失性存储器中，所以支持堆栈保存在易失性存储器中的堆栈处理器架构会导致堆栈经受很长的且需要能量的断电时间。为了改善这种情况，将一些寄存器放在非易失性闪存中一定会导致闪存中固有的耐用问题。进一步，由于在正常操作中可以同时访问所有存储器，因此为代码和堆栈利用不同类型存储器的堆栈处理器架构会经受高的功率消耗峰值。
在b16堆栈处理器中，将每16位字映射为3条5位指令和额外的只可以为“空操作”(NOP)或CALL的1位指令。实际上这意味着在大多数情况中，第四指令通常为NOP，因此，指令集浪费每字中的1位和每3条指令的1个时钟周期(需要执行NOP)。进一步，b16堆栈处理器不共享代码和数据空间，所以当同时访问所有代码空间及数据和返回堆栈时，b16堆栈处理器架构需要更多的能量。
发明内容
可定制的集成电路装置一般需要提供某种片上处理单元以使装置能够根据用户所定义的程序执行不同的功能。可定制的装置的一示例市场在计量功能领域，相比例如闪存的非易失性存储器技术所适度提供的耐用周期，该可定制的装置需要更高的耐用周期。另一可能的市场为需要低功率存储单元的射频识别(RFID)。
目前许多公司也打算开发在可偶尔失去电源电压的环境中工作的产品。在这些应用中，在发生断电前需要将当前数据快速存储到非易失性存储器中。
为此，需要包含处理器和相关的F-RAM存储器的集成电路架构。因为在电源电压中断的情况中，断电时间应尽可能快，所以在非易失性存储器中具有尽可能多的数据是有利的。由于基于堆栈的处理器所操作的大多数寄存器在堆栈中，因此在这样的应用中，基于堆栈的处理器是特别有用的。
因此，使用基于堆栈的处理器时，如果一些或所有堆栈在F-RAM存储器中，则在任意给定时间上，大部分数据已在非易失性存储器中。即使一些数据还未存储到F-RAM存储器中，该存储器技术的非常快速的写入时间也允许数据的快速备份。此外，通过改变处理器程序，可以很容易地定制这样的架构，以允许宽范围的潜在应用，例如计量功能、RFID等。另外，F-RAM存储器的操作中的固有特征是其低漏电和动态能量要求。因为在本发明的具体实施方式中，只有一条可使用的代码/数据总线且该总线只与一个存储器通信，所以本申请所公开的架构也导致较少的线路拥堵。
在本文所公开的本发明的架构的一具体实施方式中，基于堆栈的处理器将自身的所有堆栈都存储在F-RAM存储器中。由于栈指针自身为存储器地址，因此这呈现简单的栈指针管理的优势。还最小化存储所有重要寄存器到存储器的时间，因为已将所有寄存器保存到非易失性F-RAM本身中。如前所述，F-RAM中所固有的快速写入时间和低功率访问提供许多优势，同时使用单一的、独特的片上类型的存储器可以负担更简单的硬件管理、更少的知识产权(IP)费用，且还可导致更小的片上死区。
根据本文所公开的本发明的架构的另一具体实施方式，基于堆栈的处理器将自身的一些而非所有堆栈存储在非易失性F-RAM存储器中，其余的堆栈在易失性存储器中。通过将一些相关的堆栈存储在互补金属氧化物半导体(CMOS)和其它易失性存储器中，避免仅针对F-RAM的读取/写入操作。虽然相比其它非易失性存储器技术，F-RAM存储器需要相对较低的能量，但是易失性存储器的访问反而可以至少提供一些能量优势。另外，F-RAM存储器的读取/写入访问只稍微减慢程序运行，且使堆栈存储器的访问并行于代码运行将导致一定的速度优势。这尤其涉及RFID的应用，在RFID的应用中，能量仅当卡进入相关控制器的射频(RF)区域时在相对较短的、有限的时间内可用。
实施具有这种类型的架构的堆栈处理器导致在提供较快断电时间、较小片上死区和相对较慢较多功耗程序执行的所有F-RAM存储器的实施与稍长断电时间、较大片上死区和较快较少功耗的具有较快程序执行时间的操作之间的折中。将处理器堆栈仅部分地保存在F-RAM存储器中也具有优势，如果程序编译器有效使用这种特定架构，则程序编译器可产生固件代码，所述固件代码倾向于将更密集的计算集中到堆栈在易失性存储器中的那部分且最小化堆栈的F-RAM部分的弹出/压入操作。通过并行访问易失性寄存器，这样的应用将导致更快的程序运行，这也比F-RAM存储器省电。此外，因为只有堆栈的顶部在易失性存储器中，所以堆栈的大部分保存在F-RAM中，这意味着该应用仍可得益于高的F-RAM耐用性和较短的断电时间。
根据本文所公开的本发明的架构的又一实施方式，为一种利用优化指令集的具体处理器的实现，以最小化存储器读取，从而最小化程序运行时间。这提供许多明显的优势，包括各种低功耗的应用和那些电源电压仅在有限时间内可用的应用，例如RFID实现。使用具有这样的优化指令集的处理器还允许通过多个装置举例说明本发明的架构以支持宽范围的可能的操作，并允许通过支持中断使外围设备的数量不同，在下文中将更全面地描述。
本发明的这个具体实施方式提供堆栈处理器架构的指令集，该指令集相对较小使得相关逻辑本身不太大，从而降低电流泄漏和动态功率的要求。所公开的内容还为完整的指令集，使得可以利用不太长的程序运行时间支持大量的可能应用。另外，所公开的指令集既不太复杂也不太容易。即没有太多F-RAM存储器提取，也没有太多逻辑泄漏。如所公开，本发明的指令集支持基本的福思(Forth)命令和其它通用操作的操作代码，同时也支持中断。
根据本文所公开的本发明的架构的再一实施方式，为一种操作的具体方法，在相关的堆栈仅部分地实施在F-RAM存储器中时该操作最小化处理器堆栈访问。本文所描述和公开的F-RAM堆栈访问的最小化和具体处理器导致比访问F-RAM堆栈时不能读取代码的、所有堆栈保存在非易失性F-RAM存储器中的情况下更小的功率损耗和整体上更快的程序运行。
本文具体公开一种在集成电路装置中操作堆栈处理器的方法，该方法包括将非易失性存储器联接至所述堆栈处理器用于存储程序代码和堆栈存储空间的至少部分，以及还将易失性存储器联接至所述堆栈处理器用于存储所述堆栈存储空间的另外部分。所述堆栈存储空间包括数据堆栈和返回堆栈，并且所述数据堆栈和所述返回堆栈的底部被保持在所述非易失性存储器中，所述数据堆栈和所述返回堆栈的顶部被保持在所述易失性存储器中。
附图说明
通过参照下文的结合附图的优选的实施方式的描述，本发明的上述和其它特征与目标及其实现方法将变得更明显且将充分理解本发明，附图中：
图1为根据本发明的具体的典型的实施方式的为代码和数据空间使用铁电随机存取存储器(F-RAM)的堆栈处理器的原理方框图；
图2为根据本发明的另一具体的典型的实施方式的利用F-RAM和CMOS存储器的堆栈处理器的一部分的后续原理方框图；
图3A到图3D为将数据堆栈的顶部(“T”)复制到返回堆栈的顶部(“R”)的指令的示例性图解；
图4为根据图2所示的本发明的典型的实施方式的方法的示例性图解，其中，当需要时只更新CMOS寄存器，不更新CMOS堆栈的不用的部分以节约能量；
图5为根据本发明的具体实施方式的优化以最小化存储器提取的16位指令集的示例性图解；
图6为前述图1和图2的Forth核心的可能的操作码的映射的示例性表格。
具体实施方式
现在参照图1，示出根据本发明的具体的典型的实施方式的为代码和数据空间使用铁电随机存取存储器(F-RAM)的堆栈处理器100的原理方框图。堆栈处理器100在相关的部分中包括F-RAM存储器阵列102和相关的处理器104。F-RAM存储器阵列102可以是本申请的申请人瑞创国际公司(科罗拉多斯普林斯，科罗拉多)提供的类型。如图所示，处理器104可以包括本申请的申请人瑞创国际公司所开发的Forth核心106。
如图所示，相关的中断控制器108形成处理器104的一部分，该部分也连同时钟复位电路110一起运转。在示出的典型的实施方式中，分别标记为1121到1128的8个模块(模块1到模块8)与堆栈处理器100相关。如图所示，单一的代码/数据总线将Forth核心106联接到F-RAM存储器阵列102，且包括存储器读取和写入行(mem_rd，mem_wr)和16位存储器地址、存储器写入数据和存储器读取数据总线(mem_address，mem_wr_data，mem_rd_data)。
时钟复位电路110提供时钟中断信号(clk_int)给中断控制器108，并提供复位n(rst_n)信号给Forth核心106和中断控制器108。时钟复位电路110还提供核心时钟信号(clk_core)给Forth核心106，且从Forth核心106接收core_need_clock。中断控制器108提供中断信号(int)和3位的int_nb信号给Forth核心106，且从Forth核心106接收中断清除(int_clr)信号和持续中断(int_ongoing)信号。
现在再参照图2，示出根据本发明的另一具体的典型的实施方式的利用F-RAM和CMOS存储器的堆栈处理器200的部分的后续原理方框图。如图所示，只有一条处理器代码/数据总线，且该总线只通向F-RAM存储器阵列202。堆栈处理器200包括具有数据堆栈210和返回堆栈212的Forth核心204，同时F-RAM存储器阵列202具有相应的数据堆栈的底部206和返回堆栈的底部208。
在本图中示出堆栈处理器200的实施方式的结构。在这种情况中，数据堆栈210具有在处理器核心204中且在易失性CMOS寄存器中的顶部。数据堆栈的底部206在非易失性F-RAM存储器阵列202中。同样地，返回堆栈212的顶部在处理器核心204中且在易失性CMOS寄存器中，返回堆栈的底部208在F-RAM存储器阵列202中。因此，如果程序只需要修改数据堆栈的顶部，而不压入/弹出F-RAM存储器阵列202的堆栈，则只涉及CMOS寄存器的访问。这将导致总体较低的功率损耗。如果将要发生断电，则在发生断电之前，只保存有限数量的CMOS寄存器的内容。
应当注意，这个具体的堆栈处理器200实现的部分性能是由指令集所决定。然而，一些性能也源于程序相对较小且可被写入以从在CMOS寄存器中的堆栈的顶部受益的事实。
现在再参照图3A到图3D，示出将数据堆栈的顶部(“T”)复制到返回堆栈的顶部(“R”)的指令的示例性图解。
所示的提出的堆栈访问方法持续跟踪栈指针相对于堆栈的CMOS和F-RAM部分之间的边界的位置。如图所示，数据堆栈和返回堆栈之间的数据传送可以形成四种可能的初始组态。阴影框指示在这个堆栈存储器地址中具有有效数据。
在图3A中，数据堆栈和返回堆栈未经过F-RAM的边界。在图3B中，只有数据堆栈经过F-RAM的边界。在图3C中，只有返回堆栈经过F-RAM的边界，在图3D中，数据堆栈和返回堆栈都经过F-RAM的边界。
可以看出，根据具体组态，所提出的算法执行或不执行堆栈弹出/压入，且对于上述具体指令，该算法如下：
如图3A所示，复制T到R；如图3B所示，弹出数据堆栈且复制T到R；如图3C所示，压入返回堆栈且复制T到R；以及如图3D所示，压入返回堆栈，弹出数据堆栈且复制T到R。以这种方式，仅需要最小数量的F-RAM存储器阵列访问。
现在再参照图4，示出根据图2所示的本发明的典型的实施方式的方法的示例性图解，其中，当需要时只更新CMOS寄存器，不更新CMOS堆栈的不用的部分以节约能量。在本发明的这个实现中，不更新或复位堆栈的第三CMOS寄存器总线，由于该总线现在在堆栈的不用的部分中，因此该总线的当前值为“不关心”。可以确定，不更新那条寄存器总线可以节省更多的能量。
现在再参照图5，示出根据本发明的具体实施方式的已经被优化以最小化存储器提取的16位指令集的示例性图解。
在本发明的这个具体实现中，所公开的指令集基于16位存储器代码空间。为了确定合适的指令集，可检查下列可能性：
—任意4位指令集(或更少)将允许高达16条指令(或更少)，所以当程序要花费太长时间以执行太多F-RAM存储器阵列提取时，4位指令集是不足够的；
—任意7位指令集(或更多)将规定128条指令或更多，所以需要太多泄漏/动态功耗且逻辑过大；
—6位指令集将规定64条指令，虽然足够，但是非常难以映射到16位字中而不浪费太多位；
—5位指令集将规定32条指令，且会出现非常受限的位。
可以看出，在示出的示例性指令集中可以提供64条指令，同时最小化存储器位的浪费。16位字的最高有效位(MSB)为每条指令都使用的位，因此每条指令为6位宽(这给出最大64条指令的总数)。因此，使用完整的16位代码。
现在再参照图6，示出前述图1和图2的Forth核心的可能的操作码(opcode)的映射的示例性表格。如图所示，将Forth核心的指令按照如下类别分组：分支、存储器访问、逻辑、算术以及数据堆栈，且那些所示出的操作码共享相同的5个较低有效位并仅通过一个最高有效组位区分，如前面图5所示。
尽管上文结合具体电路和技术描述本发明的原理，但需要清楚地明白，前面的描述仅通过示例方式进行而不限制本发明的范围。尤其要认识到，前面说明书的教义将暗示本领域的技术人员其它变型。这些变型可以涉及本身已知的其它特征，且可用于替换或附加到这里已描述的特征。尽管在本申请中明确地表达了对具体特征组合的要求，但是应当理解，这里说明书的范围也包括本领域技术人员显而易见的任何新颖特征、或显式地或隐式地公开的特征的新颖组合、或任何结构或其变型，无论是否涉及如当前任一项权利要求所述的同样的发明，且无论是否缓解如本发明所面对的任一或全部同样的技术问题。在进行本申请或源自本申请的进一步申请期间，申请人据此保留明确表达关于这些特征和/或这些特征的组合的新权利要求的权利。
这里所使用的术语“包括”或其任何其它变型，旨在涵盖非排它性包含，例如列举某些元素的过程、方法、物体、或设备不一定仅包括那些元素，但可包括未明确列举的或这些过程、方法、物体、或设备所固有的其它元素。当暗示任一具体元件、步骤、或功能为一定包含在权利要求范围内的必要元素时，应当阅读本申请之外的描述，且仅通过授权的权利要求定义专利主题的范围。此外，没有附加声明是打算调用35U.S.C.Sect.112的第6段，除非使用精确短语“手段方式”且随后跟着分词。

Claims (3)

1.一种在集成电路装置中操作堆栈处理器的方法，包括：
数据弹出，其中数据在所述堆栈处理器的第一周期中被从数据堆栈的底部部分移动至所述数据堆栈的顶部部分，其中所述数据堆栈的所述顶部部分是在所述堆栈处理器中的Forth核心中的易失性存储器中，并且所述数据堆栈的所述底部部分是在所述堆栈处理器的铁电随机存取存储器中，所述铁电随机存取存储器独立于所述Forth核心，并通过仅在所述Forth核心和铁电随机存取存储器之间延伸的单一的代码/数据总线连接到所述Forth核心，所述易失性存储器包括互补金属氧化物半导体存储器；
在所述堆栈处理器的第二周期传送所述数据堆栈的所述顶部部分和返回堆栈的顶部部分之间的数据，其中所述返回堆栈的所述顶部部分是在所述堆栈处理器中的易失性存储器中，其中传送所述数据堆栈的所述顶部部分和所述返回堆栈的所述顶部部分之间的数据包括将所述数据堆栈的所述顶部部分的数据复制到所述返回堆栈的所述顶部部分，并且不通过所述单一的代码/数据总线传送数据；以及
返回压入，其中在所述堆栈处理器的第三周期将数据从所述返回堆栈的所述顶部部分传送至所述返回堆栈的底部部分，其中所述返回堆栈的所述底部部分是在所述铁电随机存取存储器中，并且其中通过所述单一的代码/数据总线将数据从所述返回堆栈的所述顶部部分传送至所述返回堆栈的所述底部部分，
其中所述第一周期、所述第二周期和所述第三周期是顺序的。
2.如权利要求1所述的方法，其中所述数据弹出和所述传送数据包括相对于堆栈存储空间的所述易失性存储器和所述铁电随机存取存储器之间的边界定位所述堆栈处理器的堆栈指针，在所述堆栈存储空间中保持所述数据堆栈和返回堆栈，并且其中进行所述定位所述堆栈处理器的堆栈指针的步骤以减少对所述堆栈存储空间的非易失性存储器部分进行访问的次数。
3.如权利要求2所述的方法，还包括：
仅当需要时更新存储在所述易失性存储器中的所述堆栈存储空间的寄存器。
CN201210154918.2A 2011-05-16 2012-05-16 使用铁电随机存取存储器且具有优化指令集的堆栈处理器 Expired - Fee Related CN102880446B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161486652P 2011-05-16 2011-05-16
US61/486,652 2011-05-16
US13/467,874 US9588881B2 (en) 2011-05-16 2012-05-09 Stack processor using a ferroelectric random access memory (F-RAM) for code space and a portion of the stack memory space having an instruction set optimized to minimize processor stack accesses
US13/467,874 2012-05-09

Publications (2)

Publication Number Publication Date
CN102880446A CN102880446A (zh) 2013-01-16
CN102880446B true CN102880446B (zh) 2016-07-06

Family

ID=47175827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210154918.2A Expired - Fee Related CN102880446B (zh) 2011-05-16 2012-05-16 使用铁电随机存取存储器且具有优化指令集的堆栈处理器

Country Status (2)

Country Link
US (1) US9588881B2 (zh)
CN (1) CN102880446B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220405003A1 (en) * 2021-06-17 2022-12-22 Seagate Technology Llc Balancing power, endurance and latency in a ferroelectric memory
CN115237475B (zh) * 2022-06-23 2023-04-07 云南大学 一种Forth多核堆栈处理器及指令集

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1295279A (zh) * 1999-11-09 2001-05-16 摩托罗拉公司 在处理系统中用于执行堆栈弹出与压入操作的装置和方法
CN1655118A (zh) * 2004-02-12 2005-08-17 松下电器产业株式会社 处理器和编译器

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530932A (en) 1994-12-23 1996-06-25 Intel Corporation Cache coherent multiprocessing computer system with reduced power operating features
EP0720087A1 (en) * 1994-12-27 1996-07-03 Motorola, Inc. Apparatus and method for a memory extension stack in a data processing system
JP3739797B2 (ja) * 1995-10-06 2006-01-25 パトリオット サイエンティフィック コーポレイション 縮小命令セット・コンピューター・マイクロプロセッサーの構造
US5890199A (en) 1996-10-21 1999-03-30 Ramtron International Corporation Data processor incorporating a ferroelectric memory array selectably configurable as read/write and read only memory
US5953741A (en) 1996-11-27 1999-09-14 Vlsi Technology, Inc. Stack cache for stack-based processor and method thereof
US6289300B1 (en) 1998-02-06 2001-09-11 Analog Devices, Inc. Integrated circuit with embedded emulator and emulation system for use with such an integrated circuit
US6157979A (en) 1998-03-14 2000-12-05 Advanced Technology Materials, Inc. Programmable controlling device with non-volatile ferroelectric state-machines for restarting processor when power is restored with execution states retained in said non-volatile state-machines on power down
DE10040974A1 (de) * 2000-08-22 2002-03-14 Giesecke & Devrient Gmbh Verfahren zur virtuellen Vergrößerung des Stacks eines tragbaren Datenträgers
US6768358B2 (en) 2001-08-29 2004-07-27 Analog Devices, Inc. Phase locked loop fast power up methods and apparatus
US6988182B2 (en) 2002-02-13 2006-01-17 Power Measurement Ltd. Method for upgrading firmware in an electronic device
US7269719B2 (en) * 2002-10-30 2007-09-11 Stmicroelectronics, Inc. Predicated execution using operand predicates
JP4412905B2 (ja) * 2003-01-28 2010-02-10 パナソニック株式会社 低電力動作制御装置、およびプログラム最適化装置
US20050204090A1 (en) 2004-03-10 2005-09-15 Eilert Sean S. Hardware stack for blocked nonvolatile memories
US7752422B2 (en) * 2006-02-16 2010-07-06 Vns Portfolio Llc Execution of instructions directly from input source
TW200817925A (en) 2006-03-31 2008-04-16 Technology Properties Ltd Method and apparatus for operating a computer processor array
WO2008122746A1 (en) 2007-04-10 2008-10-16 Cambridge Consultants Limited Data processing apparatus
JP5043560B2 (ja) * 2007-08-24 2012-10-10 パナソニック株式会社 プログラム実行制御装置
US20100325389A1 (en) * 2008-04-04 2010-12-23 Moore Charles H Microprocessor communications system
US20100023730A1 (en) 2008-07-24 2010-01-28 Vns Portfolio Llc Circular Register Arrays of a Computer
KR20100085564A (ko) 2009-01-21 2010-07-29 삼성전자주식회사 데이터 처리 시스템과 데이터 처리 방법
US20120047580A1 (en) 2010-08-18 2012-02-23 Smith Ned M Method and apparatus for enforcing a mandatory security policy on an operating system (os) independent anti-virus (av) scanner
US9910823B2 (en) 2011-05-16 2018-03-06 Cypress Semiconductor Corporation Stack processor using a ferroelectric random access memory (F-RAM) having an instruction set optimized to minimize memory fetch
US8949514B2 (en) 2011-05-16 2015-02-03 Cypress Semiconductor Corporation Stack processor using a ferroelectric random access memory (F-RAM) for both code and data space
US8934279B2 (en) 2011-05-16 2015-01-13 Cypress Semiconductor Corporation Stack processor using a ferroelectric random access memory (F-RAM) for code space and a portion of the stack memory space

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1295279A (zh) * 1999-11-09 2001-05-16 摩托罗拉公司 在处理系统中用于执行堆栈弹出与压入操作的装置和方法
CN1655118A (zh) * 2004-02-12 2005-08-17 松下电器产业株式会社 处理器和编译器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
T. K. Carns等.A Novel High Speed, High Density SRAM Cell Utilizing a Bistable GeSi/Si Tunnel Diode.《Electron Devices Meeting，1994. IEDM 94. Technical Digest. International》.1994,第381-384页. *

Also Published As

Publication number Publication date
CN102880446A (zh) 2013-01-16
US9588881B2 (en) 2017-03-07
US20120297120A1 (en) 2012-11-22

Similar Documents

Publication Publication Date Title
CN102354299B (zh) 存储卡和半导体器件
US9104548B2 (en) Method and apparatus for memory management
CN101946286A (zh) 用于模拟每单元单个位的nand闪存的每单元多个位的nand闪存的控制器
US20070016756A1 (en) Device for identifying data characteristics for flash memory
CN102841775B (zh) 使用铁电随机存取存储器且具有优化指令集的堆栈处理器
US9058256B2 (en) Data writing method, memory controller and memory storage apparatus
CN104584135A (zh) 采用目标读擦洗算法的闪存
CN102460384A (zh) 程序、控制方法以及控制装置
CN101467214A (zh) 用于在多nand快闪存储器装置的共同操作期间降低峰值功率消耗的设备及方法
CN105279115A (zh) 闪存控制装置、闪存控制系统以及闪存控制方法
CN108073522A (zh) 可用于数据储存装置的垃圾搜集方法
CN104051018A (zh) 非易失性存储器装置及其操作方法
CN101278258B (zh) 用于提供高能效寄存器堆的方法及处理器
CN107657982A (zh) 对多级非易失性存储器单元进行编程的方法和存储器装置
CN102841774B (zh) 使用铁电随机存取存储器的堆栈处理器
CN102841867B (zh) 使用用于代码和数据空间的铁电随机存储器的堆栈处理器
CN102880446B (zh) 使用铁电随机存取存储器且具有优化指令集的堆栈处理器
CN104778974A (zh) 串行存储器装置向外部主机通知内部自计时操作的完成
CN101944011B (zh) 运行程序的装置、芯片和方法
US20190197017A1 (en) Methods and devices for reducing array size and complexity in automata processors
CN101178933B (zh) 一种闪存阵列装置
EP3057100B1 (en) Memory device and operating method of same
CN103593252A (zh) 具有动态错误侦测及更正的存储器
CN107402717B (zh) 闪速存储器存储管理
CN102521146A (zh) 一种flash存储器块细分的数据寻址存储方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160706

Termination date: 20190516

CF01 Termination of patent right due to non-payment of annual fee