CN1655118A - 处理器和编译器 - Google Patents

处理器和编译器 Download PDF

Info

Publication number
CN1655118A
CN1655118A CNA2004100817555A CN200410081755A CN1655118A CN 1655118 A CN1655118 A CN 1655118A CN A2004100817555 A CNA2004100817555 A CN A2004100817555A CN 200410081755 A CN200410081755 A CN 200410081755A CN 1655118 A CN1655118 A CN 1655118A
Authority
CN
China
Prior art keywords
register
instruction
speciality
specific field
registers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100817555A
Other languages
English (en)
Other versions
CN1327340C (zh
Inventor
影山贵洋
西田英志
田中健
中岛广二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1655118A publication Critical patent/CN1655118A/zh
Application granted granted Critical
Publication of CN1327340C publication Critical patent/CN1327340C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3853—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution of compound instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/30156—Special purpose encoding of instructions, e.g. Gray coding
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3818—Decoding for concurrent execution
    • G06F9/3822—Parallel decoding, e.g. parallel decode units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Executing Special Programs (AREA)
  • Executing Machine-Instructions (AREA)
  • Advance Control (AREA)

Abstract

一种具有指令集的VLIW处理器，其尺寸减小以便需要较小的位数来指定寄存器。该VLIW处理器10包括寄存器文件12，第一至第三运算单元14a－14c等，并且执行特长指令字。该特长指令字包括寄存器指定字段，其指定寄存器文件12中最小的一个寄存器和多个指令。每个指令的操作数具有src1 src2和dst位，指示由寄存器指定字段指定的寄存器是否将被用作源寄存器和目的寄存器。

Description

处理器和编译器
技术领域
本发明涉及一种处理器和编译器，特别是涉及一种同时执行多个指令的特长指令字(VLIW)处理器等。
背景技术
按照常规，已经提出了各种类型的VLIW处理器，所述VLIW处理器包括多个执行单元并在每一个时钟周期执行包括在特长指令字中的多个指令(例如，参考日本已公开专利出版物No.2004-005733)。
附图15A是表示一个常规的VLIW处理器所执行的特长指令字的指令格式的例子。这里示出了一个特长指令字，该指令字包括三个指令字段，其中放置了可以并行执行的三个指令#1-#3。在寄存器运算指令的情况下，每一个指令字段具有一个指示运算类型的操作码和一个指示运算主体的操作数(例如，一个寄存器指定区域可操作用于指定两个源寄存器src1和src2和一个目的寄存器dst)。
附图15B是表示执行如上所述这种特长指令字的常规VLIW处理器的结构的一个例子(这里集中在寄存器的输入/输出的结构)。在此示出了包括一个寄存器文件和三个运算单元的结构。
根据如上所述的这种常规的VLIW处理器，例如，寄存器运算指令被同时执行达到最大三个指令，并且已经开发出更快的处理，所述寄存器运算指令计算存储在两个寄存器中的值，并将结果存储在一个寄存器中。
然而，如附图15A所示，这种常规的VLIW处理器的特长指令字使寄存器指定区域对于每一个指令字段达到最大三个区域(src1、src2和dst)。这样就存在一个问题，即包括在一个特长指令字中的寄存器指定区域的总位数就变得非常大。
例如，一个包括含有32个寄存器的寄存器文件的VLIW处理器需要5位来指定一个寄存器。因此，如附图15A所示的指令格式对于每个指令字段需要最大15比特的寄存器指定区域，也就是说，对于整个特长指令字来说需要最大为45比特的寄存器指定区域。结果，与VLIW处理器的指令通路有关的电路尺寸变得很大。
此外，根据附图15A所示的指令格式，同时连接到运算单元的输入端口的寄存器的数量最大是6。因此，如附图15B所示，对于寄存器文件，6个输出端口是必要的。就这一点来说，也存在着电路尺寸变大的问题。
发明内容
考虑到上面所描述的那些问题，本发明的目的是提供一种执行精简指令集并且需要较少的位数来指定一个寄存器的VLIW处理器及类似处理器。
为了达到上述目的，根据本发明的处理器包括多个寄存器和多个运算单元，并且执行特长指令字，其中所述特长指令字包括一个指定所述多个寄存器中的至少一个寄存器的寄存器指定字段，指定使用所述运算单元的运算的多个指令，以及指示由所述寄存器指定字段指定的寄存器与使用该寄存器的指令之间对应关系的寄存器分配信息；并且所述处理器还包括：一个输出由所述寄存器指定字段指定的寄存器中的值的输出端口；和一个输入选择控制单元，可操作用于执行选择和控制以便从所述输出端口输出的值根据由所述寄存器分配信息指示的对应关系被输入到所述运算单元中。换句话说，对于一个源寄存器，检查包括在特长指令字中的每一个指令的操作数规格的标准化。
所述处理器还可以包括：一个存储由所述寄存器指定字段指定的寄存器中的值的输入端口；一个输出选择控制单元，可操作用于执行选择和控制，以便由所述运算单元获得的运算结果根据由所述寄存器分配信息指示的对应关系，通过所述输入端口存储在所述寄存器中。换句话说，对于一个目的寄存器，同样检查包含在一个特长指令字中的每一个指令的操作数规格的标准化。
这里，寄存器分配信息可以被分开安排作为多个指令中的寄存器操作数，并且每一个指令中的寄存器操作数可以指示由所述寄存器指定字段指定的寄存器是否被用作该指令的源寄存器和目的寄存器。
这样，在该特长指令字中，放置有共同指定由每一个指令所使用的寄存器的寄存器指定字段。并且，在每个指令中，仅放置有指示是否将使用由寄存器指定字段指定的寄存器的短信息。因此，该特长指令字的尺寸变得很紧密。
同时，可由一个特长指令字使用的寄存器的数量被限制为可由寄存器指定字段指定的寄存器的数量。例如，通过设置这样的限制，即最大可以使用三个源寄存器和一个目的寄存器，在寄存器文件中仅有必要设置少量的输出端口和输入端口。
所述寄存器分配信息可以被安排在所述特长指令字的连续的数位位置，并且可以包括从多个指令中指定使用由所述寄存器指定字段指定的寄存器的指令的信息。换句话说，可以使用集中安排有关每一个指令的操作数信息在该特长指令字的一部分中的指令格式。
另外，寄存器指定字段可以指定多个寄存器。而且，寄存器分配信息可以根据一个预定顺序分配由寄存器指定字段指定的多个寄存器给多个指令。例如，所述寄存器指定字段可以包括指定多个寄存器的多个寄存器单元。并且，寄存器分配信息可以根据所述特长指令字中的多个寄存器单元的排列顺序和多个指令的排列顺序无重叠地分配寄存器给指令。换句话说，寄存器可以区分寄存器指定字段的排列顺序和指令字段的排列顺序的优先次序而隐含地分配。
此外，所述处理器可以进一步包括保存所述运算单元的运算结果的临时寄存器，其中所述寄存器指定字段和所述寄存器分配信息中的至少之一指定所述多个寄存器和所述临时寄存器中的至少一个寄存器。换句话说，不但通用寄存器，而且用于临时保存运算结果的特定寄存器都可以成为每个指令的操作数主体(subject)。
这里，所述处理器可以包括与所述多个运算单元中的每一个对应的多个临时寄存器。临时寄存器可以是在流水线级之间的寄存器，在每一次所述对应的运算单元产生新的运算结果时都保存新的运算结果。并且，所述处理器可以包括有选择性地保存所述多个运算单元中的两个或多个运算单元的运算结果的临时寄存器。换句话说，临时寄存器对于每个运算单元可以是特定寄存器，流水线级之间的寄存器，和被多个运算单元共享的公共寄存器。
同时，为了达到上述目的，根据本发明的编译器目的在于一种包括多个寄存器和多个运算单元的寄存器，其转换一个指令序列为一个特长指令字序列，该编译器包括：将所述指令序列分成包括可以并行执行的多个指令的指令组的指令组分类步骤；将每一个被分类的指令组转换成特长指令字格式的格式转换步骤，该特长指令字格式包括一个指定将由该指令组使用的寄存器的寄存器指定字段，指定所述多个指令的多个指令代码和指示由所述寄存器指定字段指定的寄存器与使用该寄存器的指令之间对应关系的寄存器分配信息；以及将每一个已转换成特长指令格式的指令组转换成对应的机器语言的机器语言指令转换步骤。换句话说，该编译器包括将常规格式的特长指令字转换成用于本发明的处理器的特定格式的特性步骤。
这里，所述指令组分类步骤可以包括：考虑所述运算单元的数量，而不是可由所述寄存器指定字段指定的寄存器的数量来产生一个指令组的分组步骤；判断由所产生的指令组使用的寄存器的数量是否超过了可由所述寄存器指定字段指定的寄存器的数量的限制判断步骤；以及在由所产生的指令组使用的寄存器的数量超过了可由所述寄存器指定字段指定的寄存器的数量的情况下，将指令组划分成使用可由所述寄存器指定字段指定的寄存器的数量的指令组的指令划分步骤。换句话说，指令组的产生并不考虑寄存器的限制。而且违反寄存器限制的指令组被划分。
另外，所述处理器还包括保存所述运算单元的运算结果的临时寄存器。并且，所述寄存器指定字段指定所述多个寄存器和所述临时寄存器中的至少一个寄存器。这里，所述编译器可以进一步包括：在所述多个寄存器和所述临时寄存器中，只分配所述多个寄存器给所述指令的通用寄存器分配步骤；对于已经分配给所述寄存器的指令，判断操作数是否可以用所述临时寄存器替换的替换判断步骤；和替换已经被判断为可以用所述临时寄存器替换的指令的操作数的替换步骤。这样，就可以实现产生特性指令格式的特长指令字的编译器，该格式具有不仅包括通用寄存器，而且还包括临时寄存器的公共寄存器指定字段。
根据本发明，特长指令字包括共同指定由包括在该特长指令字中的每一个指令使用的寄存器的寄存器指定字段。并且，作为包括在特长指令字中每个指令的操作数，只安排了有关使用由所述寄存器指定字段指定的寄存器的短信息。因此，特长指令字的尺寸被减小了。从而，可以减小指令存储器的总线宽度，或者可以减小访问指令存储器的次数。因此，由于提高了指令存储器的总线流通量而使执行能够得到提高。同时，存取指令存储器的能量消耗也能够降低。换句话说，根据本发明的处理器，关于特长指令字的取指，保存，解码等的电路尺寸都可以很小。
此外，被特长指令字使用的寄存器的总数被限制为由寄存器指定字段指定的寄存器的数量。这样，通过设置这种指定寄存器的数量较小，将要设置在寄存器文件中的输出端口和输入端口的数量也可以较小。从这一点来说，该处理器的电路尺寸同样也可以较小。
如上所述，根据本发明，可以实现用较小的电路尺寸并行执行多个运算的高效执行的VLIW处理器。特别是如上所述的这种VLIW处理器作为包括在一个装置中的处理器具有极高的实用价值。
关于本申请的技术背景的进一步信息
2004年2月12日提出的申请号为2004-034660的日本专利申请的公开内容，包括说明书，附图和权利要求书，插入在此整体作为参考。
附图说明
本发明的这些和其它目的，优点和特征从以下结合附图对其的描述中将变得更为清晰，附图中说明了本发明的特定实施例。在附图中：
附图1是表示根据第一实施例的VLIW处理器执行的特长指令字的指令格式图；
附图2是表示所述VLIW处理器的硬件结构框图；
附图3A表示一个特长指令字的例子；
附图3B是表示所述特长指令字的位模式(或意义)；
附图4是表示根据本发明目的在于一个VLIW处理器的编译器的结构的功能框图；
附图5是表示所述编译器的特征操作的流程图；
附图6是表示根据第二实施例的VLIW处理器执行的特长指令字的指令格式图；
附图7是表示一个VLIW处理器的硬件结构框图；
附图8A表示一个特长指令字的例子；
附图8B是表示所述特长指令字的位模式(或意义)；
附图9A表示在临时寄存器没有使用的情况下的程序清单；
附图9B表示在临时寄存器应用的情况下的相同内容的程序清单；
附图10是表示根据第二实施例考虑用于编译器的指令分组单元的临时寄存器而分组的具体过程的流程图；
附图11是表示一个共享临时寄存器的VLIW处理器的硬件结构框图；
附图12是表示用流水线级之间的寄存器作为临时寄存器的VLIW处理器的硬件结构框图；
附图13是表示具有寄存器分配字段的特长指令字的指令格式的一个例子，该寄存器分配字段集成有关于为每个指令分配操作数寄存器的信息；
附图14是表示能够指定临时寄存器的指令格式的其它例子；
附图15A是表示常规的VLIW处理器执行的一个特长指令字的指令格式的例子；
附图15B是表示执行如上所述这种特长指令字的常规VLIW处理器的结构的一个例子。
优选实施例
(第一实施例)
附图1是表示根据第一实施例的VLIW处理器执行的特长指令字的指令格式。如附图1中所示，该特长指令字为47位长，并且包括一个寄存器指定字段和三个指令字段。
寄存器指定字段是一个公共字段，其指定用在三个指令字段中的寄存器，并且包括四个寄存器指定区域(一个目的寄存器dst和指定三个源寄存器srcA-srcC的位字段)。寄存器指定区域dst以及srcA-srcC中的每一个都具有5位，用于指定包括在VLIW处理器中的32个通用寄存器(寄存器文件)中的一个寄存器。
所述三个指令字段(第一-第三个指令字段)排列成三个可以并行执行的指令(指令#1-#3)。在寄存器运算指令的情况下，每个指令字段中放置一个6位的操作码和一个3位的操作数。
该3位的操作数指示由所述特长指令字的寄存器指定字段指定的寄存器是否将被使用。特别是，该操作数的第一位src1指示由寄存器指定字段指定的源寄存器(srcA-srcC中的一个)是否将被用作指令(“1”)或非(“0”)的第一源寄存器。第二位src1指示由寄存器指定字段指定的源寄存器(srcA-srcC中的一个)是否将被用作指令(“1”)或非(“0”)的第二源寄存器。并且，第三位dst指示由寄存器指定字段指定的目的寄存器dst是否将被用作指令(“1”)或非(“0”)的目的寄存器。
这里，以下的规则针对每个指令所使用的寄存器的特定分配而存在。
(1)由寄存器指定字段指定的四个寄存器(dst和srcA-srcC)被包含在特长指令字中的三个指令中的一个使用，而且它们不能被两个或多个指令多次使用。
(2)由寄存器指定字段指定的三个源寄存器srcA-srcC按照srcA，srcB和srcC的顺序，从具有最高优先级的那一个开始被每个指令使用。
(3)由寄存器指定字段指定的三个源寄存器srcA-srcC按照指令#1，指令#2和指令#3的顺序，从具有最高优先级的那一个开始被分配。
例如，在指令#1-#3的操作数(src1，src2和dst)分别是“100”，“111”和“000”的情况下，其含义如下：指令#1指示寄存器srcA为一个源寄存器；指令#2指示寄存器srcB和srcC为源寄存器并且指定寄存器dst为目的寄存器；指令#3不指示操作数中的任何寄存器。
附图2是表示根据第一实施例的VLIW处理器10的硬件结构框图。在附图2中仅有VLIW处理器10的特征部分，也就是，涉及寄存器运算的部件被示出，而诸如执行与存储器进行数据传输的输入/输出端口这样的普通部件被省略。在附图2中实线主要表示数据流，而虚线主要表示控制流。
如附图2所示，VLIW处理器10包括一个指令寄存器11，一个寄存器文件12，一个输入选择器13，第一-第三运算单元14a-14c，一个输出选择器15和一个解码单元16。
指令寄存器11保存从存储器取出的特长指令字。
寄存器文件12是32个通用寄存器的集合，并且包括：三个输出端口，其向输入选择器13输出由保存在指令寄存器11中的特长指令字的寄存器指定字段的源寄存器指定区域srcA-srcC指定的三个寄存器的值；和一个输入端口，用于将从输出选择器15中输出的值存储在由特长指令字的寄存器指定字段的目的寄存器指定区域dst指定的一个寄存器中。
输入选择器13在解码单元16的控制下将分别从寄存器文件12输出的三个值输出到第一-第三运算单元14a-14c中的每一个中。
第一-第三运算单元14a-14c是算术逻辑单元(ALU)和类似的单元。第一-第三个运算单元14a-14c计算最大两个的输入值，然后将结果输出给输出选择器15。
输出选择器15将由第一-第三运算单元14a-14c中选择的一个运算单元输出的值输出给寄存器文件12(一个由保存在指令寄存器11中的特长指令字的寄存器指定字段的目的寄存器指定区域dst指定的寄存器)。
解码单元16是一个这样的电路，其通过解码包含在保存于指令寄存器11中的特长指令字中的三个指令来控制每一部件。例如，解码单元16根据包含在三个指令#1-#3中的源寄存器指定位src1和src2控制输入选择器13。同时，解码单元16根据目的寄存器指定位dst控制输出选择器15。这样，解码单元16就根据上述的规则执行控制，以便由特长指令字的寄存器指定字段指定的寄存器被用作指令#1-#3的源寄存器或目的寄存器。
下面，将对根据如上所述形成的第一实施例的VLIW处理器10的特定运算进行说明。
附图3A表示一个特长指令字的例子。这里，示出了包括三个指令#1-#3的特长指令字。指令#1(add r4，r1，r2)是一个用于相加寄存器r1中的值和寄存器r2中的值，并将结果存储到寄存器r4中的指令。指令#2(st(0)，r3)是一个用于将寄存器r3中的值存储到存储器的“0”地址的指令。指令#3(br AAA)是一个用于转移指令到地址AAA的指令。
附图3B是表示如附图3A所示特长指令字的位模式。如附图3B中所示，寄存器指定字段的目的寄存器指定区域dst指定寄存器r4。源寄存器指定区域srcA-srcC分别指定寄存器r1，r2和r3。指令#1指定操作码“add”和操作数“111”。指令#2指定操作码“st(0)”和操作数“100”。并且指令#3指定操作码“br AAA”和操作数“000”。
如上所述取指特长指令字的VLIW处理器10执行以下运算。
寄存器文件12根据包括在保存于指令寄存器11中的特长指令字的寄存器指定字段中的三个源寄存器指定区域srcA-srcC的值，通过三个输出端口向输入选择器13输出三个寄存器r1，r2和r3的存储值。同时，执行连接控制，以便基于目的指定单元dst中的值，将从输出选择器15中输出的值通过输入端口输入到寄存器r4中。
另一方面，由于指令#1的操作数是“111”，解码单元16控制输入选择器13使得由源寄存器指定区域srcA和srcB指定的寄存器r1和r2的值输入到第一运算单元14a。同时，解码单元16控制输出选择器15使得运算结果存储在由目的寄存器指定区域dst指定的寄存器r4中。并且，由于指令#2的操作数是“100”，解码单元16控制输入选择器13使得由源寄存器指定区域srcC指定的寄存器r3中的值被输入到第二运算单元14b。在执行不涉及寄存器运算的控制(关于指令“st”的存储传输，关于指令“br”  的程序计数器的更新等等)的情况下，VLIW处理器10执行与常规VLIW处理器类似的运算。
因此，并行执行下面的处理：(i)将寄存器r1中的值和寄存器r2中的值在第一运算单元14a中相加，而且相加的结果存储在寄存器r4中(即，执行“add r4，r1，r2”)；(ii)将寄存器r3中的值(在传送到第二运算单元14b之后)存储在第二运算单元14b中的存储器的“0”地址中，(iii)执行控制转移指令到地址AAA。
如上所述，根据第一实施例的VLIW处理器10，对于一个特长指令字，在每个指令字段中放置一个公共寄存器指定区域，并且在每个指令字段中仅安排指示是否将使用寄存器的小量信息。这样，指令尺寸变得紧密，而且根据本发明的VLIW处理器10能够以比常规处理器更小的电路尺寸来实现。此外，根据第一实施例的VLIW处理器10的寄存器文件12仅包括三个输出端口和一个输入端口。这样，硬件的复杂性可以减小。
附图4是表示根据本发明的目的在于VLIW处理器10的编译器20的结构功能框图。编译器20将用诸如C语言这样的高级语言编写的源程序25转换成用于VLIW处理器10的机器语言程序26。并且，编译器20包括一个中间语言转换单元21，一个指令分组单元22，一个格式转换单元23和一个机器语言指令转换单元24。
中间语言转换单元21通过语法分析及类似的分析将用高级语言编写的源程序25转换成一个中间语言的指令序列。这里，中间语言是编译器20的特定语言，其具有一个接近于符合一对一的机器语言指令的汇编程序指令的表格形式。并且，中间语言在分配一个特定资源(32个寄存器等)之前以逻辑制表形式编写。
指令分组单元22通过分组每个特长指令字的中间语言转换单元21中输出的指令序列来执行并行的调度。这里，执行分组，以便在包含在VLIW处理器中的资源的范围内尽可能地将三个指令压缩在一个特长指令字中。例如，最多使用三个寄存器作为源寄存器。并且，在最多使用一个寄存器作为目的寄存器的范围内，将三个指令分组在一个特长指令字中。
格式转换单元23将包括在由指令分组单元22产生的每个指令组中的多个指令转换成如附图1所示的指令格式。换句话说，寄存器指定字段通过提取由包括在一个指令组中的多个指令所使用的所有寄存器而产生。而且，每个指令的操作数是通过将由每个指令使用的寄存器与寄存器指定字段相关联而产生。例如，包括如附图3A中所示的三个指令的指令组被转换成如附图3B中所示的格式的特长指令字。这里，也分配诸如寄存器之类的资源。
机器语言指令转换单元24通过用包括在已由格式转换单元23完成格式转换的特长指令字序列中的相应机器语言指令替换每个指令来产生机器语言程序26。
附图5是表示如上所述形成的编译器20的特征运算的流程图。这里示出了通过指令分组单元22分组的具体过程，也就是依靠如附图1中所示的特长指令字的格式的指令的分组。
首先，指令分组单元22对从中间语言转换单元21输出的指令序列执行分组，而不考虑寄存器的限制(这里，用在一个特长指令字中的源寄存器的最大数量是3，用在一个特长指令字中的目的寄存器的最大数量是1)，这样三个指令被压缩在一个特长指令字中(S10)。
其次，指令分组单元22判断已被分组的特长指令字是否满足如上所述的寄存器限制(S11)。
结果，在寄存器限制没有满足的情况下(S12中的否)，所述特长指令字被分割使得分成满足寄存器限制的特长指令字(S13)。
例如，由于压缩了指令#1、指令#2和指令#3的特长指令字不满足寄存器限制，其中指令#1使用两个源寄存器和一个目的寄存器，指令#2使用一个源寄存器，并且指令#3使用两个源寄存器和一个目的寄存器，因此该特长指令字被分成，例如，包括指令#1和指令#2的第一特长指令字，和仅包括指令#2的第二特长指令字。同时，在通过划分所获得的特长指令字中具有足够的空间用于寄存器限制的特长指令字可以作为一个主体，用于通过重复上面提到的步骤S10等与其它指令压缩。
如上所述，根据第一实施例的编译器20，从源程序25生成用于VLIW处理器10的机器语言程序26。换句话说，生成考虑了取决于VLIW处理器10的特长指令字指令格式的寄存器限制的特长指令字序列。
根据本发明的第一实施例的VLIW处理器10，每一个指令并没有重叠使用这四个由所述特长指令字的寄存器指定字段指定的寄存器(规则(1))。然而，如果允许放大某些硬件尺寸则该限制可以被消除。例如，由寄存器指定字段指定的寄存器r1可以被并行用作指令#1和指令#2的源寄存器。在上述的这种情况下，指定srcA-srcC之一的2位可以被分配作为每个指令的源寄存器指定区域和操作数指定单元。与每个指令需要5位以便指定寄存器的常规特长指令字相比，指令尺寸总体上被减小。
对于根据第一实施例的特长指令字来说，每个指令的操作数指示是否将使用由寄存器指定字段指定的寄存器。然而，在寄存器没有被使用的情况下，可以定义指令图使得操作码指示它。例如，指令图可以被定义以使得操作码指定指令所使用的源寄存器和目的寄存器的数量，并且操作数分配与上述源寄存器和目的寄存器的数量相对应的可变长位数。
(第二实施例)
接下来，将说明根据第二实施例的VLIW处理器和编译器。根据第二实施例的VLIW处理器执行与第一实施例相似的特性指令格式的特长指令字。然而，根据第二实施例的VLIW处理器除了寄存器文件之外还包括临时保存运算结果的临时寄存器。下面将重点解释根据第二实施例的VLIW处理器和编译器与第一实施例的不同之处。
附图6是表示根据第二实施例的VLIW处理器执行的特长指令字的指令格式。如附图6中所示，该特长指令字是56位长，并且包括一个寄存器指定字段和三个指令字段。
与第一实施例一样，包括在寄存器指定字段中的每一个寄存器指定区域dst和srcA-srcC都具有5位以便指定包括在根据第二实施例的VLIW处理器中的32个通用寄存器中的一个。然而，根据第二实施例的VLIW处理器与第一实施例的不同之处在于每个指令字段的操作数有6位。
6位的操作数包括指定第一源寄存器的2位的第一源指定单元src1，指定第二源寄存器的2位的第二源指定单元src2和指定目的寄存器的2位的目的指定单元dst。
每个2位的指定单元src1、src2和dst的第一位(每2位的较高位)与根据第一实施例的每个指令字段的操作数相似，并且指示由特长指令字的寄存器指定字段(dst和srcA-srcC)所指定的寄存器(也就是通用寄存器)是否将被使用。另一方面，第二位(每2位的较低位)指示在根据第二实施例的VLIW处理器所包括的三个临时寄存器中对应于所述指令字段的临时寄存器是否将被使用(“1”)或非(“0”)。
例如，如果指令#1的源指定单元src1是“01”，则意味着对于第一运算单元，指令#1使用临时寄存器作为源寄存器。如果指令#2的目的指定单元dst是“01”，则意味着对于第二运算单元，指令#2使用临时寄存器作为目的寄存器。如果指令#3的源指定单元src2是“10”，则意味着指令#3使用由特长指令字的寄存器指定字段指定的寄存器作为源寄存器。
附图7是表示根据第二实施例的VLIW处理器30的硬件结构的框图。如附图7中所示，VLIW处理器30包括一个指令寄存器31，一个寄存器文件12，一个输入选择器33，第一-第三运算单元14a-14c，一个输出选择器15，一个解码单元36和三个临时寄存器37a-37c。这里，与第一实施例相似的部件提供相同的标记，并且其解释将被省略。
指令寄存器31保存从存储器中获取的56位长的特长指令字。
输入选择器33在解码单元36的控制下对从寄存器文件12输出的三个值和从三个临时寄存器37a-37c输出的值进行排序并输出给第一-第三运算单元14a-14c中的一个。
解码单元36是一个电路，用于解码包括在保存于指令寄存器31的特长指令字中的三个指令，并且控制每一个部分。例如，解码单元36根据包括在三个指令#1-#3中的源寄存器指定位src1和src2控制对输入选择器33和临时寄存器37a-37c的存储。同时，解码单元36根据目的寄存器指定位dst控制输出选择器15。因此，解码单元36根据上述的这些规则执行控制使得由特长指令字的寄存器指定字段指定的寄存器和临时寄存器37a-37c被用作指令#1-#3的源寄存器或目的寄存器。
临时寄存器37a-37c的每一个寄存器临时保存由第一-第三运算单元14a-14c产生的每个运算结果，并且当其收到来自解码单元36的保存指令时接受该运算结果。
下面，将对根据第二实施例如上所述构成的VLIW处理器30的具体操作进行说明。
附图8A表示一个特长指令字的例子。这里示出了包括三个指令#1-#3的特长指令字。指令#1(add r8，RegA，r2)将临时寄存器37a(RegA)中的值和寄存器r2中的值相加，然后将相加的结果存储在寄存器r8中。指令#2(not RegB，r5)对寄存器r5中的值取反，然后将取反的结果存储在临时寄存器37b(RegB)中。指令#3(st(0)，r1)将寄存器r1中的值存储在存储器的“0”地址。
附图8B是表示如附图8A中所示的特长指令字的位模式(或其含义)。如附图8B中所示，寄存器指定字段的目的寄存器指定区域dst指示寄存器r8。源寄存器指定区域srcA-srcC中的每一个指示寄存器r2，r5和r1。指令#1指示操作码“add”和操作数“011010”。指令#2指示操作代码“not”和操作数“100001”。指令#3指示操作码“st(0)”和操作数“100000”。
如上所述已获取这种特长指令字的VLIW处理器30具有下面的运算。
基于包括在保存于指令寄存器31中的该特长指令字的寄存器指定字段中的三个源寄存器指定区域srcA-srcC中的值，寄存器文件12通过三个输出端口输出三个寄存器r2，r5和r1的存储值给输入选择器33。同时，基于目的指定单元dst中的值，执行连接控制使得从输出选择器15输出的值通过输入端口被输入到寄存器r8中。
另一方面，当指令#1的操作数是“011010”时，解码单元36控制输入选择器33使得临时寄存器37a中的值和由源寄存器指定区域srcA指定的寄存器r2中的值输入到第一运算单元14a中。同时，解码单元36控制输出选择器15使得运算结果存储在由目的寄存器指定区域dst指定的寄存器r8中。当指令#2的操作数是“100001”时，解码单元36控制输入选择器33使得由源寄存器指定区域srcB指定的寄存器r5中的值输入到第二运算单元14b中。同时，解码单元36控制临时寄存器37b使得运算结果存储在临时寄存器37b中。并且，当指令#3的操作数是“100000”时，解码单元36控制输入选择器33使得由源寄存器指定区域srcC指定的寄存器r1中的值输入到第三运算单元14c中。
结果，并行执行以下过程。临时寄存器37a(RegA)中的值和寄存器r2中的值在第一运算单元14a中相加。相加的结果存储在寄存器r8中(即执行“add r8，RegA，r2”)。寄存器r5中的值在第二运算单元14b中取反。取反的结果被存储在临时寄存器37b(RegB)中(即执行“not RegB，r5”)。并且寄存器r1中的值(在通过第三运算单元14c之后)被存储在第三运算单元14c的存储器的“0”地址。
如上所述，根据第二实施例的VLIW处理器30，对于一个特长指令字，在每个指令字段中放置一个公共的寄存器指定区域，并且只安排指示是否将使用通用寄存器和临时寄存器的小量信息。这样，像第一实施例一样，指令尺寸被简化了，而且根据该发明的VLIW处理器30能够以比常规更小的电路尺寸来实现。此外，根据第二实施例的VLIW处理器30的寄存器文件12仅包括三个输出端口和一个输入端口。这样，能够减小硬件的复杂性。
同时，根据第二实施例的VLIW处理器30包括一个临时保存运算结果的临时寄存器。这样，与根据第一实施例仅包括32个通用寄存器的VLIW处理器相比，寄存器限制变得适度，并且特长指令字的压缩率，也就是指令的并行率能够得到提高。
附图9A和附图9B用于说明根据第二实施例的VLIW处理器30所包括的临时寄存器37a-37c的作用。附图9A表示在不使用临时寄存器的情况下的程序清单。附图9B表示在使用临时寄存器的情况下相同处理内容的程序清单。
正如通过比较这两个程序所认识到的，通过使用临时寄存器减少了通用寄存器所需的数量。并且可以将第二-第五指令的三个指令压缩在一个特长指令字中(与附图8中所示的相同)。换句话说，如附图9A中所示的第二-第五指令的三个指令共使用了四个源寄存器和两个目的寄存器，并没有履行寄存器限制(最大为三个源寄存器和一个目的寄存器)。然而，如附图9B中所示的第二-第五指令的三个指令就履行了寄存器限制。这样就有可能通过分配临时寄存器来将三个指令集成在一个特长指令字中。并且指令的并行率能够提高。
目的在于根据第二实施例的VLIW处理器30的编译器包括与第一实施例相似的功能结构。然而，除了第一实施例的功能外，考虑到临时寄存器37a-37c的分配，根据第二实施例的编译器的指令分组单元执行指令的分组。
附图10表示根据第二实施例的考虑临时寄存器的通过该编译器的指令分组单元分组的具体过程。
首先，指令分组单元执行从中间语言转换单元21中输出的指令序列的分组而不考虑寄存器的限制(这里，用在一个特长指令字中的源寄存器的最大数量是3，而目的寄存器的最大数量是(1)，这样三个指令被压缩在一个特长指令字中(S20)。
接着，指令分组单元判断已经分组的特长指令字是否履行如上所述的这种寄存器限制(S21)。这里，指令分组单元还考虑临时寄存器是否可以被用作操作数寄存器。换句话说，指令分组单元存储指令序列的运算结果在该寄存器中。之后，如果有涉及到该寄存器的部分，则指令分组单元分配该寄存器给临时寄存器。这样，指令分组单元尽可能地考虑履行如上所述的寄存器限制。
结果，在通过使用临时寄存器履行寄存器限制的情况下(S22中的是)，通用寄存器被临时寄存器代替(S24)。在没有履行寄存器限制的情况下(S22中的否)，特长指令字被分割构成一组履行寄存器限制的特长指令字(S23)。从而，生成使用尽可能多的临时寄存器的机器语言程序26。
如上所述，根据第二实施例的编译器，从源程序25生成用于VLIW处理器30的机器语言程序26。换句话说，就是生成取决于VLIW处理器30的特长指令字的指令格式并使用尽可能多的临时寄存器的特长指令字序列，该特长指令字序列具有考虑寄存器限制的高并行率。
在根据第二实施例的VLIW处理器30中，临时寄存器37a-37c中的一个被提供给第一-第三运算单元14a-14c中的每一个。然而，如附图11中所示的VLIW处理器，两个或多个运算单元可以共享一个临时寄存器。在上述的这种情况下，编译器可以保证运算结果不会被两个或多个相同特长指令字的指令同时存储在公共的临时寄存器中，并且该值在持续时间问隔不会被公共运算单元破坏。
同时，根据第二实施例的VLIW处理器30，其有可能选择第一-第三运算单元14a-14c的运算结果是否将被存储在临时寄存器37a-37c中。然而，如附图12中所示的电路图，运算结果总是存储在临时寄存器中的构造也是可以的。换句话说，根据第二实施例锁存运算结果的流水线之间的寄存器可以被用作临时寄存器。在保存来自运算单元的输出值之后，这种寄存器持续保存这些值直到运算单元执行新的运算。在此期间，如上所述的这种寄存器可以以与根据第二实施例的临时寄存器相同的方式来处理。
如上所述，基于实施例对根据该发明的VLIW处理器和编译器作了说明。然而，本发明并不局限于上述这些实施例。
例如，根据上述的这些实施例，有关操作数寄存器的使用的信息(用/不用)被放置在特长指令字的每个指令中。然而，本发明并不局限于上述的这种指令格式。并且，如附图13中所示的指令格式，对于每个指令，可以在特长指令字中设置一个仅集成了关于操作数寄存器的分配信息的寄存器分配字段。
如附图13中所示的指令格式是如附图1中所示的指令格式的变化的一个例子。例如，在一个特长指令字的5个最低有效位中，设置一个指示分配操作数寄存器给指令#1-#3的规则的寄存器分配字段。该寄存器分配字段包括一个指定源寄存器的分配的3位源指定单元src和一个指定目的寄存器的分配的2位目的指定单元dst。如附图13中所示的源指定单元src，指示被指令#1-#3的每一个所使用的源寄存器的数量的组合。目的指定单元dst指示使用目的寄存器的指令位置(“指令#1”，“指令#2”，“指令#3”，“无”等)。通过设置这样的寄存器分配字段指示特长指令字中的分配规则，就没有必要在每个指令中放置关于寄存器操作数的信息。这样，总体上，可以减小特长指令字的尺寸。
同时，根据第二实施例，使用临时寄存器的指令格式的例子在附图6和附图8B中示出。然而，本发明并不局限于上述的这种指令格式。例如，如附图14中所示，每个指令的操作数可以由5位构成。附图14表示具有和附图8B中所示的相同的指令格式内容的另一个指令格式的例子。这里，5位的操作数从上开始包括每2位的源指定单元src1和src2以及1位的目的指定单元dst。每个2位的源指定单元src1和src2指示通用寄存器或临时寄存器中哪一个将被用做源寄存器。并且，目的指定单元dst指示属于每个运算单元的通用寄存器或临时寄存器中哪一个将被使用。同时，不需要指定一个寄存器的信息包括在操作码单元中。根据上述这样的指令格式，通过指令#1-#3中的任何一个，可以指定作为源寄存器的临时寄存器并不局限于符合位置的临时寄存器(可以指定临时寄存器RegA-RegC中的任何一个)。
另外，根据上述这样的实施例，特长指令字包括三个指令。然而，本发明并不局限于上述这样的并行率，也可以包括四个或更多的指令。并行包括的指令越多，可以获得本发明的指令格式的效果越多(减小指令尺寸)。
虽然以上仅详细描述了本发明的某些典型的实施例，但是那些本领域技术人员将会很容易理解在本质上不脱离本发明的新颖性教导和优点的情况下这些典型的实施例可以有很多的改进。因此，所有这些改进都要包括在本发明的范围之内。
工业用途
根据该发明的处理器可以被用作一个执行多个指令等的VLIW处理器，特别是用作一个以小的电路尺寸要求执行很高的处理的处理器，例如，用作一个包括在诸如DVD播放器和便携式电话中的电子设备的处理器。

Claims (14)

1、一种具有多个寄存器和多个运算单元的处理器，其执行特长指令字，该特长指令字包括(i)一个寄存器指定字段，指定所述多个寄存器中的至少一个寄存器，(ii)多个指令，指定使用所述运算单元的运算，以及(iii)寄存器分配信息，指示由所述的寄存器指定字段指定的寄存器与使用该寄存器的指令之间的对应关系，所述处理器包括：
输出端口，其输出由所述寄存器指定字段指定的寄存器中的一个值；和
输入选择控制单元，用于执行选择和控制，以便从所述输出端口输出的值根据所述寄存器分配信息指示的对应关系被输入到所述运算单元中。
2、根据权利要求1所述的处理器，还包括：
输入端口，将一个值存储到由所述寄存器指定字段指定的寄存器中；和
输出选择控制单元，用于执行选择和控制，以便由所述运算单元获得的运算结果根据由所述寄存器分配信息指示的对应关系，通过所述输入端口存储在寄存器中。
3、根据权利要求1所述的处理器，
其中所述寄存器分配信息被分开安排作为所述多个指令中的寄存器操作数，并且
每一个指令中的寄存器操作数指示由所述寄存器指定字段指定的寄存器是否被用作该指令的源寄存器和目的寄存器。
4、根据权利要求1所述的处理器，
其中所述寄存器分配信息被排列在所述特长指令字的连续比特位置，并且包括从所述多个指令中指定使用由所述寄存器指定字段指定的寄存器的指令的信息。
5、根据权利要求1所述的处理器，
其中所述寄存器指定字段指定多个寄存器，并且
所述寄存器分配信息根据预定顺序分配由所述寄存器指定字段指定的多个寄存器给所述多个指令。
6、根据权利要求5所述的处理器，
其中所述寄存器指定字段包括多个寄存器子字段，每一个子字段指定多个寄存器中的一个寄存器，并且
所述寄存器分配信息根据所述特长指令字中的多个寄存器单元的排列顺序和多个指令的排列顺序无重叠地分配寄存器给这些指令。
7、根据权利要求1所述的处理器，还包括
保存所述运算单元的运算结果的临时寄存器，
其中所述寄存器指定字段和所述寄存器分配信息中的至少一个指定所述多个寄存器和所述临时寄存器中的至少一个寄存器。
8、根据权利要求7所述的处理器，包括
多个对应于所述多个运算单元中的每个运算单元的临时寄存器。
9、根据权利要求8所述的处理器，
其中所述临时寄存器是流水线级之间的寄存器，每一次所述对应的运算单元产生新的运算结果时该寄存器都保存新的运算结果。
10、根据权利要求7所述的处理器，包括
临时寄存器有选择性的保存从所述多个运算单元中的两个或多个运算单元产生的运算结果。
11、一种编译器，目的在于一种具有多个寄存器和多个运算单元的处理器，其转换一个指令序列为一特长指令字序列，该编译器包括：
将所述指令序列分成包括可以并行执行的多个指令的指令组的指令组分类步骤；
将每一个被分类的指令组转换成特长指令字格式的格式转换步骤，该特长指令字格式包括一个指定将由该指令组使用的寄存器的寄存器指定字段，指定所述多个指令的多个指令代码和指示由所述寄存器指定字段指定的寄存器与使用该寄存器的指令之间对应关系的寄存器分配信息；以及
将每一个已转换成特长指令格式的指令组转换成对应的机器语言的机器语言指令转换步骤。
12、根据权利要求11所述的编译器，
其中所述指令组分类步骤包括：
考虑所述运算单元的数量，而不是可以由所述寄存器指定字段指定的寄存器的数量来产生一个指令组的分组步骤；
判断由所产生的指令组使用的寄存器的数量是否超过了可由所述寄存器指定字段指定的寄存器的数量的限制判断步骤；以及
在由所产生的指令组使用的寄存器的数量超过了可由所述寄存器指定字段指定的寄存器的数量的情况下，将指令组划分成使用可由所述寄存器指定字段指定的寄存器的数量的指令组的指令划分步骤。
13、根据权利要求11所述的编译器，
其中所述处理器还包括保存从所述运算单元产生的运算结果的临时寄存器，并且
所述寄存器指定字段指定所述多个寄存器和所述临时寄存器中的至少一个寄存器。
14、根据权利要求13所述的编译器，还包括：
在所述多个寄存器和所述临时寄存器中，只分配所述多个寄存器给所述指令的通用寄存器分配步骤；
对于已经分配给所述寄存器的指令判断操作数是否可以用所述临时寄存器替换的替换判断步骤；和
替换已经被判断为可以用所述临时寄存器替换的指令的操作数的替换步骤。
CNB2004100817555A 2004-02-12 2004-12-30 处理器和编译器 Active CN1327340C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP034660/2004 2004-02-12
JP2004034660A JP4283131B2 (ja) 2004-02-12 2004-02-12 プロセッサ及びコンパイル方法

Publications (2)

Publication Number Publication Date
CN1655118A true CN1655118A (zh) 2005-08-17
CN1327340C CN1327340C (zh) 2007-07-18

Family

ID=34836184

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100817555A Active CN1327340C (zh) 2004-02-12 2004-12-30 处理器和编译器

Country Status (3)

Country Link
US (3) US7383422B2 (zh)
JP (1) JP4283131B2 (zh)
CN (1) CN1327340C (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101467128B (zh) * 2006-06-15 2012-09-26 日本电气株式会社 处理器和指令控制方法
CN102880446A (zh) * 2011-05-16 2013-01-16 瑞创国际公司 使用铁电随机存取存储器且具有优化指令集的堆栈处理器
CN101520737B (zh) * 2008-02-27 2014-02-26 三星电子株式会社 编译方法和使用该编译方法的处理器
CN104035748A (zh) * 2013-03-08 2014-09-10 三星电子株式会社 包括打包源字段和目的地字段的微操作
CN105453031A (zh) * 2012-03-28 2016-03-30 国际商业机器公司 指令合并优化
US9910823B2 (en) 2011-05-16 2018-03-06 Cypress Semiconductor Corporation Stack processor using a ferroelectric random access memory (F-RAM) having an instruction set optimized to minimize memory fetch
CN115113933A (zh) * 2022-08-25 2022-09-27 旋智电子科技（上海）有限公司 用于加速数据运算的装置

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2370380B (en) 2000-12-19 2003-12-31 Picochip Designs Ltd Processor architecture
GB2420884B (en) * 2004-12-03 2009-04-15 Picochip Designs Ltd Processor architecture
US7725516B2 (en) * 2005-10-05 2010-05-25 Qualcomm Incorporated Fast DCT algorithm for DSP with VLIW architecture
WO2009061547A1 (en) * 2007-11-05 2009-05-14 Sandbridge Technologies, Inc. Method of encoding register instruction fields
GB2454865B (en) * 2007-11-05 2012-06-13 Picochip Designs Ltd Power control
JP5481793B2 (ja) 2008-03-21 2014-04-23 富士通株式会社 演算処理装置および同装置の制御方法
US8327345B2 (en) * 2008-12-16 2012-12-04 International Business Machines Corporation Computation table for block computation
US8281106B2 (en) * 2008-12-16 2012-10-02 International Business Machines Corporation Specifying an addressing relationship in an operand data structure
US8458439B2 (en) * 2008-12-16 2013-06-04 International Business Machines Corporation Block driven computation using a caching policy specified in an operand data structure
US8285971B2 (en) * 2008-12-16 2012-10-09 International Business Machines Corporation Block driven computation with an address generation accelerator
US8407680B2 (en) * 2008-12-16 2013-03-26 International Business Machines Corporation Operand data structure for block computation
JP5576605B2 (ja) * 2008-12-25 2014-08-20 パナソニック株式会社 プログラム変換装置およびプログラム変換方法
GB2466661B (en) * 2009-01-05 2014-11-26 Intel Corp Rake receiver
GB2470037B (en) 2009-05-07 2013-07-10 Picochip Designs Ltd Methods and devices for reducing interference in an uplink
GB2470771B (en) 2009-06-05 2012-07-18 Picochip Designs Ltd A method and device in a communication network
GB2470891B (en) 2009-06-05 2013-11-27 Picochip Designs Ltd A method and device in a communication network
GB2474071B (en) 2009-10-05 2013-08-07 Picochip Designs Ltd Femtocell base station
CA2726566A1 (en) * 2010-01-11 2011-07-11 Baxter International Inc. Pipette system, pipette tip assembly and kit
US8495341B2 (en) * 2010-02-17 2013-07-23 International Business Machines Corporation Instruction length based cracking for instruction of variable length storage operands
KR20110103256A (ko) * 2010-03-12 2011-09-20 삼성전자주식회사 다중 입출력 오퍼레이션 지원 프로세서 및 그 방법
GB2482869B (en) 2010-08-16 2013-11-06 Picochip Designs Ltd Femtocell access control
GB2489919B (en) 2011-04-05 2018-02-14 Intel Corp Filter
GB2489716B (en) 2011-04-05 2015-06-24 Intel Corp Multimode base system
GB2491098B (en) 2011-05-16 2015-05-20 Intel Corp Accessing a base station
JP5813484B2 (ja) 2011-11-30 2015-11-17 ルネサスエレクトロニクス株式会社 Ｖｌｉｗプロセッサと命令構造と命令実行方法
TWI464583B (zh) * 2012-03-02 2014-12-11 Wistron Corp 取得觸發功能之指令的方法
CN109284131B (zh) * 2013-05-24 2023-05-30 相干逻辑公司 具有可编程优化的存储器-网络处理器
CN106293627B (zh) * 2016-07-27 2019-01-11 珠海市杰理科技股份有限公司 寄存器调用及调用指令编码的方法、装置
KR102593320B1 (ko) 2016-09-26 2023-10-25 삼성전자주식회사 전자 장치, 프로세서 및 그 제어 방법
US11593110B2 (en) 2021-01-07 2023-02-28 Texas Instruments Incorporated Instruction packing scheme for VLIW CPU architecture

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0450658B1 (en) * 1990-04-06 2001-08-01 Nec Corporation Parallel pipelined instruction processing system for very long instruction word
CA2045773A1 (en) * 1990-06-29 1991-12-30 Compaq Computer Corporation Byte-compare operation for high-performance processor
EP0474297B1 (en) * 1990-09-05 1998-06-10 Koninklijke Philips Electronics N.V. Very long instruction word machine for efficient execution of programs with conditional branches
JPH05233281A (ja) * 1992-02-21 1993-09-10 Toshiba Corp 電子計算機
DE69325785T2 (de) 1992-12-29 2000-02-17 Koninkl Philips Electronics Nv Verbesserte Architektur für Prozessor mit sehr langem Befehlswort
US6002880A (en) * 1992-12-29 1999-12-14 Philips Electronics North America Corporation VLIW processor with less instruction issue slots than functional units
WO1994027216A1 (en) * 1993-05-14 1994-11-24 Massachusetts Institute Of Technology Multiprocessor coupling system with integrated compile and run time scheduling for parallelism
ATE195596T1 (de) * 1994-01-10 2000-09-15 Dow Chemical Co Ein massiv multiplexierter, superskalarer prozessor mit harvard-architektur
US5600810A (en) * 1994-12-09 1997-02-04 Mitsubishi Electric Information Technology Center America, Inc. Scaleable very long instruction word processor with parallelism matching
WO1996029646A1 (fr) * 1995-03-17 1996-09-26 Hitachi, Ltd. Processeur
US5669001A (en) * 1995-03-23 1997-09-16 International Business Machines Corporation Object code compatible representation of very long instruction word programs
JP2931890B2 (ja) * 1995-07-12 1999-08-09 三菱電機株式会社 データ処理装置
JP3623840B2 (ja) * 1996-01-31 2005-02-23 株式会社ルネサステクノロジ データ処理装置及びマイクロプロセッサ
US5826054A (en) * 1996-05-15 1998-10-20 Philips Electronics North America Corporation Compressed Instruction format for use in a VLIW processor
WO1998006042A1 (en) * 1996-08-07 1998-02-12 Sun Microsystems, Inc. Wide instruction unpack method and apparatus
JP3737573B2 (ja) 1996-09-09 2006-01-18 株式会社東芝 Ｖｌｉｗプロセッサ
US5805850A (en) * 1997-01-30 1998-09-08 International Business Machines Corporation Very long instruction word (VLIW) computer having efficient instruction code format
US5819058A (en) * 1997-02-28 1998-10-06 Vm Labs, Inc. Instruction compression and decompression system and method for a processor
JP3790607B2 (ja) * 1997-06-16 2006-06-28 松下電器産業株式会社 Ｖｌｉｗプロセッサ
US6879341B1 (en) * 1997-07-15 2005-04-12 Silverbrook Research Pty Ltd Digital camera system containing a VLIW vector processor
JP3414209B2 (ja) * 1997-07-30 2003-06-09 松下電器産業株式会社 プロセッサ
JP3327818B2 (ja) * 1997-08-29 2002-09-24 松下電器産業株式会社 プログラム変換装置及び記録媒体
US5974537A (en) * 1997-12-29 1999-10-26 Philips Electronics North America Corporation Guard bits in a VLIW instruction control routing of operations to functional units allowing two issue slots to specify the same functional unit
US6076154A (en) * 1998-01-16 2000-06-13 U.S. Philips Corporation VLIW processor has different functional units operating on commands of different widths
US6366999B1 (en) * 1998-01-28 2002-04-02 Bops, Inc. Methods and apparatus to support conditional execution in a VLIW-based array processor with subword execution
USRE41012E1 (en) * 1998-03-12 2009-11-24 Altera Corporation Register file indexing methods and apparatus for providing indirect control of register addressing in a VLIW processor
US6446190B1 (en) * 1998-03-12 2002-09-03 Bops, Inc. Register file indexing methods and apparatus for providing indirect control of register addressing in a VLIW processor
JP3541669B2 (ja) * 1998-03-30 2004-07-14 松下電器産業株式会社 演算処理装置
JP3601758B2 (ja) * 1998-08-07 2004-12-15 富士通株式会社 情報処理装置及びその処理方法
JP5052713B2 (ja) * 1998-10-09 2012-10-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 条件付き命令を備えるベクトルデータプロセッサ
JP3830683B2 (ja) * 1998-12-28 2006-10-04 富士通株式会社 Ｖｌｉｗプロセッサ
WO2000079395A1 (en) * 1999-06-21 2000-12-28 Bops Incorporated Methods and apparatus for establishing port priority functions in a vliw processor
US6457173B1 (en) * 1999-08-20 2002-09-24 Hewlett-Packard Company Automatic design of VLIW instruction formats
US6704857B2 (en) * 1999-12-23 2004-03-09 Pts Corporation Methods and apparatus for loading a very long instruction word memory
US6892380B2 (en) * 1999-12-30 2005-05-10 Texas Instruments Incorporated Method for software pipelining of irregular conditional control loops
US6886091B1 (en) * 2001-06-29 2005-04-26 Koninklijke Philips Electronics N.V. Replacing VLIW operation with equivalent operation requiring fewer issue slots
US6889242B1 (en) * 2001-06-29 2005-05-03 Koninklijke Philips Electronics N.V. Rounding operations in computer processor
JP3564445B2 (ja) * 2001-09-20 2004-09-08 松下電器産業株式会社 プロセッサ、コンパイル装置及びコンパイル方法
US6779089B2 (en) * 2002-01-09 2004-08-17 Intel Corporation Locked content addressable memory for efficient access
EP1378824A1 (en) * 2002-07-02 2004-01-07 STMicroelectronics S.r.l. A method for executing programs on multiple processors and corresponding processor system
US6865662B2 (en) * 2002-08-08 2005-03-08 Faraday Technology Corp. Controlling VLIW instruction operations supply to functional units using switches based on condition head field
JP2004005733A (ja) 2003-07-31 2004-01-08 Matsushita Electric Ind Co Ltd Ｖｌｉｗプロセッサ
US7370136B2 (en) * 2005-01-26 2008-05-06 Stmicroelectronics, Inc. Efficient and flexible sequencing of data processing units extending VLIW architecture
US7401329B2 (en) * 2005-04-25 2008-07-15 Arm Limited Compiling computer programs to exploit parallelism without exceeding available processing resources
US7739481B1 (en) * 2007-09-06 2010-06-15 Altera Corporation Parallelism with variable partitioning and threading

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101467128B (zh) * 2006-06-15 2012-09-26 日本电气株式会社 处理器和指令控制方法
CN101520737B (zh) * 2008-02-27 2014-02-26 三星电子株式会社 编译方法和使用该编译方法的处理器
CN102880446A (zh) * 2011-05-16 2013-01-16 瑞创国际公司 使用铁电随机存取存储器且具有优化指令集的堆栈处理器
CN102880446B (zh) * 2011-05-16 2016-07-06 瑞创国际公司 使用铁电随机存取存储器且具有优化指令集的堆栈处理器
US9588881B2 (en) 2011-05-16 2017-03-07 Cypress Semiconductor Corporation Stack processor using a ferroelectric random access memory (F-RAM) for code space and a portion of the stack memory space having an instruction set optimized to minimize processor stack accesses
US9910823B2 (en) 2011-05-16 2018-03-06 Cypress Semiconductor Corporation Stack processor using a ferroelectric random access memory (F-RAM) having an instruction set optimized to minimize memory fetch
CN105453031A (zh) * 2012-03-28 2016-03-30 国际商业机器公司 指令合并优化
CN104035748A (zh) * 2013-03-08 2014-09-10 三星电子株式会社 包括打包源字段和目的地字段的微操作
CN104035748B (zh) * 2013-03-08 2018-03-09 三星电子株式会社 包括打包源字段和目的地字段的微操作
CN115113933A (zh) * 2022-08-25 2022-09-27 旋智电子科技（上海）有限公司 用于加速数据运算的装置

Also Published As

Publication number Publication date
US20140223142A1 (en) 2014-08-07
US9697004B2 (en) 2017-07-04
CN1327340C (zh) 2007-07-18
US8738892B2 (en) 2014-05-27
US20050182916A1 (en) 2005-08-18
JP4283131B2 (ja) 2009-06-24
JP2005227942A (ja) 2005-08-25
US20080201560A1 (en) 2008-08-21
US7383422B2 (en) 2008-06-03

Similar Documents

Publication Publication Date Title
CN1655118A (zh) 处理器和编译器
CN1129843C (zh) 使用组合的数据处理器系统和指令系统
CN1148647C (zh) 数据处理系统及其控制方法
CN1302380C (zh) 处理器和编译器
CN1121014C (zh) 具有risc结构的八位微控制器
CN1088214C (zh) 用多指令集处理数据的器件和方法
CN1095116C (zh) 执行两种指令长度代码的处理机及其指令码输入装置
CN1178134C (zh) 执行于板上系统内的中间对象代码程序的数据压缩方法
CN1975704A (zh) 可重构处理器或装置
CN1877532A (zh) 编译装置
CN1834899A (zh) 使浮点格式实现指令级规格的设备及方法
CN1568455A (zh) 用于灵活数据类型的方法和设备
CN1752934A (zh) 编译器、编译方法以及编译程序
CN1834922A (zh) 程序变换方法及程序变换系统
CN1278931A (zh) 特别适于译码数字音频信号的数字信号处理器
CN1893282A (zh) 一跨序列排序涡轮码系统和其操作方法
CN1381797A (zh) 高速信息检索系统
CN1959630A (zh) 微处理器
CN101051261A (zh) 舍入运算方法及其运算装置
CN101046745A (zh) 控制界面上控件之间关系的方法、装置及控件显示系统
CN101076780A (zh) 针对程序中循环的编译方法、编译设备和计算机系统
CN1206145A (zh) 带有流水线处理电路的信号处理器及其方法
CN1537268A (zh) 信息处理装置及信息处理方法
CN1881175A (zh) 一种解决多寄存器组冲突的方法
CN1595351A (zh) 一种基于mips指令集的处理器的多线程方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151118

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co., Ltd.