CN101667050A - 高精度电压基准电路 - Google Patents

Abstract

本发明公开了一种高精度电压基准电路，包括耗尽型NMOS晶体管M4、增强型NMOS晶体管M5，其特点是还包括一个耗尽型NMOS晶体管M3，所述耗尽型NMOS晶体管M3的漏极连接正电源VDD，耗尽型NMOS晶体管M3的栅极和源极相连并与耗尽型NMOS晶体管M4的漏极连接，耗尽型NMOS晶体管M4的栅极和源极相连并连接到增强型NMOS晶体管M5的漏极，增强型NMOS晶体管M5的栅极和漏极相连接，增强型NMOS晶体管M5的源极和负电源VSS相连接，增强型NMOS晶体管M5的栅极即为电压基准的输出端。由于耗尽型NMOS晶体管M3和耗尽型NMOS晶体管M4组成共源共栅电路，具有很高的输出阻抗，从而稳定了电压基准的输出。

Description

高精度电压基准电路

技术领域

本发明涉及一种电压基准电路，特别是高精度电压基准电路。

背景技术

参照图4，文献“专利号是ZL96103673.7的中国专利”公开了一种电压基准电路，该电路由一个耗尽型NMOS晶体管M4、一个增强型NMOS晶体管M5、正电源VDD和负电源VSS组成。耗尽型NMOS晶体管M4的漏极连接到正电源VDD，栅极、源极和衬底连接在一起，并连接到增强型NMOS晶体管M5的漏极。增强型NMOS晶体管M5的栅极和漏极连接在一起，源极和衬底相连后连接到负电源VSS。耗尽型NMOS晶体管M4的源极和增强型NMOS晶体管M5的漏极相连点即为电压基准的输出端点。

文献所述的电压基准电路，利用了耗尽型NMOS晶体管M4在V_GS4＝0的情况下可以提供恒定电流的特性，在增强型NMOS晶体管M5的栅极产生稳定的电压基准。

耗尽型NMOS晶体管M4的漏极电流I₄满足(1)式的条件：

I₄＝K₄(V_GS4-V_TD)²    (1)

其中K₄表示耗尽型NMOS晶体管M4的电导率，V_GS4表示耗尽型NMOS晶体管M4的栅极和源极之间的电压，V_TD表示耗尽型NMOS晶体管M4的阈值电压。

增强型NMOS晶体管M5的漏极电流I₅满足(2)式的条件：

I₅＝K₅(V_GS5-V_TE)²    (2)

其中K₅表示增强型NMOS晶体管M5的电导率，V_GS5表示增强型NMOS晶体管M5的栅极和源极之间的电压，V_TE表示增强型NMOS晶体管M5的阈值电压。

因为I₄＝I₅，V_GS4＝0，故由式(1)和式(2)式联立可得电压基准V_ref＝V_GS5满足(3)式的条件：

$V_{\mathrm{ref}}=V_{\mathrm{GS}5}=\sqrt{\frac{K_4}{K_5}}\·\left|V_{\mathrm{TD}}\right|+V_{\mathrm{TE}}---\left(3\right)$

通过给式(3)中的相关参数设置合理的值，可使电压基准V_ref获得近似零温度系数。这种电压基准电路只消耗nA级的电流，也不需要附加启动电路。但在电源电压变化较大的情况下，输出电压基准的精度不能得到保证，因为存在沟道长度调制效应，流过耗尽型NMOS晶体管M4的电流还受M4的漏-源电压V_DS4的影响，当电源电压变化较大时，漏-源电压的变化会影响到电压基准的精度。例如，当电源电压从2.2V变化到4.4V时，输出电压由953.50mV变化到954.25mV，变化幅度是0.75mV。在一些电源电压变化较大且对电压基准精度要求较高的地方，文献公开的电压基准电路不能满足要求。

发明内容

为了克服现有技术电压基准电路精度低的不足，本发明提供一种高精度电压基准电路，该电路中耗尽型NMOS晶体管M4可以提供稳定的电流源，在增强型NMOS晶体管M5的栅极产生稳定的电压基准。耗尽型NMOS晶体管M3和耗尽型NMOS晶体管M4组成共源共栅电路，具有很高的输出阻抗，可以稳定耗尽型NMOS晶体管M4的漏-源电压V_DS4，保证耗尽型NMOS晶体管M4的漏-源电压V_DS4在电源电压波动时近似保持不变，以消除沟道长度调制效应的影响，使耗尽型NMOS晶体管M4的漏极电流更加稳定，从而稳定输出电压基准。

本发明解决其技术问题所采用的技术方案：一种高精度电压基准电路，包括耗尽型NMOS晶体管M4、增强型NMOS晶体管M5，其特点是还包括一个耗尽型NMOS晶体管M3，所述耗尽型NMOS晶体管M3的漏极连接正电源VDD，耗尽型NMOS晶体管M3的栅极和源极相连并与耗尽型NMOS晶体管M4的漏极连接，耗尽型NMOS晶体管M4的栅极和源极相连并连接到增强型NMOS晶体管M5的漏极，增强型NMOS晶体管M5的栅极和漏极相连接，增强型NMOS晶体管M5的源极和负电源VSS相连接，增强型NMOS晶体管M5的栅极即为电压基准的输出端，耗尽型NMOS晶体管M3、耗尽型NMOS晶体管M4和增强型NMOS晶体管M5的衬底都与其各自的源极相连接。

所述耗尽型NMOS晶体管M4的栅极和增强型NMOS晶体管M5的源极相连，耗尽型NMOS晶体管M4的源极连接增强型NMOS晶体管M5的漏极。

本发明的有益效果是：由于高精度电压基准电路由耗尽型NMOS晶体管M3和耗尽型NMOS晶体管M4以及增强型NMOS晶体管M5组成，耗尽型NMOS晶体管M4提供了稳定的电流源，在增强型NMOS晶体管M5的栅极产生稳定的电压基准。耗尽型NMOS晶体管M3和耗尽型NMOS晶体管M4组成共源共栅电路，具有很高的输出阻抗，可稳定耗尽型NMOS晶体管M4的漏-源电压V_DS4，保证耗尽型NMOS晶体管M4的漏-源电压V_DS4在电源电压波动时近似保持不变，以消除沟道长度调制效应的影响，使耗尽型NMOS晶体管M4的漏极电流更加稳定，从而稳定电压基准的输出。当电源电压从2.2V到4.4V变化时，本发明的输出电压由953.40mV变化到953.407mV，变化幅度是0.007mV，输出电压变化量是现有技术0.75mV的1％，因此本发明的电压基准精度比现有技术高很多。本发明的电压基准电路不需要另外的启动电路，电源上电时，耗尽型NMOS晶体管M3和M4在V_GS＝0的情况下也可以导通，V_ref被瞬间拉到VDD，由于此时增强型NMOS晶体管M5的栅极为高电位，增强型NMOS晶体管M5也导通，电路开始启动。电路正常工作时消耗极低功耗(约320nA电流)，可满足低功耗要求。

下面结合附图和实施例对本发明作详细说明。

附图说明

图1是本发明实施例1的电路图。

图2是本发明实施例2的电路图。

图3是本发明电压基准电路与现有技术电压基准电路输出电压随电源电压变化曲线。

图4是现有技术电压基准电路的电路图。

具体实施方式

实施例1：参照图1，电压基准电路由耗尽型NMOS晶体管M3和耗尽型NMOS晶体管M4，以及一个增强型NMOS晶体管M5组成。耗尽型NMOS晶体管M3的漏极连接正电源VDD，耗尽型NMOS晶体管M3的栅极和源极相连并与耗尽型NMOS晶体管M4的漏极相连。耗尽型NMOS晶体管M4的栅极和源极相连并连接到增强型NMOS晶体管M5的漏极。增强型NMOS晶体管M5的栅极和漏极相连，增强型NMOS晶体管M5的源极和负电源VSS相连。增强型NMOS晶体管M5的栅极即为电压基准的输出端。所有NMOS晶体管的衬底都和其各自的源极相连。

耗尽型NMOS晶体管M3、耗尽型NMOS晶体管M4、增强型NMOS晶体管M5的源极均与各自的衬底连接，目的是为了减小NMOS晶体管的体效应，以降低NMOS管的阈值电压。本电压基准电路不需要另外的启动电路，电源上电时，因为晶体管M3和晶体管M4为耗尽型NMOS，在V_GS＝0的情况下也可导通，V_ref被拉到正电源VDD。由于此时增强型NMOS晶体管M5的栅极为高电位，增强型NMOS晶体管M5导通，电路开始启动。当电路稳定后，由正电源VDD到负电源VSS的电流由耗尽型NMOS晶体管M4确定，耗尽型NMOS晶体管M4的电流I₄满足式(4)的条件：

I₄＝K₄(V_GS4-V_TD)²    (4)

式中K₄表示耗尽型NMOS晶体管M4的电导率，V_GS4表示耗尽型NMOS晶体管M4的栅极和源极之间的电压，V_TD表示耗尽型NMOS晶体管M4的阈值电压。

增强型NMOS晶体管M5的电流I₅满足式(5)的条件：

I₅＝K₅(V_GS5-V_TE)²    (5)

式中K₅表示增强型NMOS晶体管M5的电导率，V_GS5表示增强型NMOS晶体管M5的栅极和源极之间的电压，V_TE表示增强型NMOS晶体管M5的阈值电压。

因为I₄＝I₅，V_GS4＝0，故由式(4)和式(5)联立可得电压基准V_ref＝V_GS5满足式(6)的条件：

$V_{\mathrm{ref}}=V_{\mathrm{GS}5}=\sqrt{\frac{K_4}{K_5}}\·\left|V_{\mathrm{TD}}\right|+V_{\mathrm{TE}}---\left(6\right)$

通过设置K₄和K₅的值，可得到零温度系数的电压基准V_ref。V_ref的大小直接由V_TD和V_TE确定。

与现有技术电路相比，本实施例的电压基准电路增加了耗尽型NMOS晶体管M3。耗尽型NMOS晶体管M3和耗尽型NMOS晶体管M4组成共源共栅电路，具有很高的输出阻抗，可稳定耗尽型NMOS晶体管M4的漏-源电压V_DS4，以消除沟道长度调制效应的影响，这是本实施例中的电压基准随电源电压变化极小的关键所在。当电源电压变化时，电源电压的变化部分主要反映在耗尽型NMOS晶体管M3的漏-源两端，耗尽型NMOS晶体管M4的漏-源电压变化极小，即V_DS4变化极小，这样即可稳定耗尽型NMOS晶体管M4的电流。在式(4)的推导过程中未考虑沟道长度调制效应，而实际上耗尽型NMOS晶体管M4的电流在考虑了沟道长度调制效应后应该满足式(7)的条件：

I₄＝K₄(V_GS4-V_TD)²(1+λV_DS4)   (7)

式中λ为沟道长度调制系数，V_DS4为耗尽型NMOS晶体管M4的漏-源电压，其它参数与式(4)相同。由式(7)可知，如果耗尽型NMOS晶体管M4的漏-源电压V_DS4随电源电压发生变化，则其电流也相应变化，最终导致输出电压基准不稳定。耗尽型NMOS晶体管M4的电流更加稳定后，增强型NMOS晶体管M5有了更加稳定的电流，增强型NMOS晶体管M5的栅极电压也就更加稳定，因此电压基准的输出V_ref更加稳定。图3是现有技术和本实施例的电压基准的输出电压随电源电压变化曲线。从图中可以看出，当电源电压从2.2V变化到4.4V时，现有技术的输出电压的变化幅度是0.75mV，而本发明的输出电压变化幅度仅为0.007mV，其输出电压的变化量只有现有技术的1％，因此本实施例的电压基准精度比现有技术高很多。

实施例2：参照图2，输出低电压基准的电压基准电路。该电路由耗尽型NMOS晶体管M3和耗尽型NMOS晶体管M4，以及一个增强型NMOS晶体管M5组成。耗尽型NMOS晶体管M3的漏极连接正电源VDD，耗尽型NMOS晶体管M3的栅极和源极相连并连接到耗尽型NMOS晶体管M4的漏极。耗尽型NMOS晶体管M4的栅极和增强型NMOS晶体管M5的源极相连，耗尽型NMOS晶体管M4的源极连接增强型NMOS晶体管M5的漏极。增强型NMOS晶体管M5的栅极和漏极相连，增强型NMOS晶体管M5的源极与负电源VSS相连。增强型NMOS晶体管M5的栅极即为电压基准的输出端。所有CMOS晶体管的衬底都和其各自的源极相连。

本实施例所述电压基准电路，从正电源VDD到负电源VSS的电流由耗尽型NMOS晶体管M4确定。流过耗尽型NMOS晶体管M4的电流I₄满足式(8)的条件：

I₄＝K₄(V_GS4-V_TD)²   (8)

其中K₄表示耗尽型NMOS晶体管M4的电导率，V_GS4表示耗尽型NMOS晶体管M4的栅极和源极之间的电压，V_TD表示耗尽型NMOS晶体管M4的阈值电压。

增强型NMOS晶体管M5的电流I₅满足式(9)的条件：

I₅＝K₅(V_GS5-V_TE)²   (9)

其中K₅表示增强型NMOS晶体管M5的电导率，V_GS5表示增强型NMOS晶体管M5的栅极和源极之间的电压，V_TE表示增强型NMOS晶体管M5的阈值电压。

因为I₄＝I₅，V_GS4＝-V_GS5，故由式(8)和式(9)联立可得电压基准V_ref＝V_GS5满足式(10)的条件：

$V_{\mathrm{ref}}=V_{\mathrm{GS}5}=\frac{1}{\sqrt{\frac{K_4}{K_5}}+1}(\sqrt{\frac{K_4}{K_5}}\·|V_{\mathrm{TD}}|+V_{\mathrm{TE}})---\left(10\right)$

通过设置K₄和K₅的值，可得到零温度系数的电压基准V_ref。耗尽型NMOS晶体管M3和耗尽型NMOS晶体管M4组成共源共栅电路，具有很高的输出阻抗，可稳定耗尽型NMOS晶体管M4的漏-源电压V_DS4，在电源电压波动时V_DS4近似不变，从而稳定电压基准的输出。式(10)中的电压基准比式(6)中的电压基准小，其比例系数是

适合于要求低电压基准的电路系统。

Claims (2)

1、一种高精度电压基准电路，包括耗尽型NMOS晶体管M4、增强型NMOS晶体管M5，其特征在于，还包括一个耗尽型NMOS晶体管M3，所述耗尽型NMOS晶体管M3的漏极连接正电源VDD，耗尽型NMOS晶体管M3的栅极和源极相连并与耗尽型NMOS晶体管M4的漏极连接，耗尽型NMOS晶体管M4的栅极和源极相连并连接到增强型NMOS晶体管M5的漏极，增强型NMOS晶体管M5的栅极和漏极相连接，增强型NMOS晶体管M5的源极和负电源VSS相连接，增强型NMOS晶体管M5的栅极即为电压基准的输出端，耗尽型NMOS晶体管M3、耗尽型NMOS晶体管M4和增强型NMOS晶体管M5的衬底都与其各自的源极相连接。

2、根据权利要求1所述的高精度电压基准电路，其特征在于，所述耗尽型NMOS晶体管M4的栅极和增强型NMOS晶体管M5的源极相连，耗尽型NMOS晶体管M4的源极连接增强型NMOS晶体管M5的漏极。

Images