CN101646301A - 印刷电路板 - Google Patents

Abstract

本发明提供一种印刷电路板，交替层叠绝缘层和导体电路而成，各导体电路采用添加法形成、且具有梯形截面，其中，在将相邻的导体电路之间的间隔中的导体电路上侧间隔设为W1、导体电路下表面侧间隔设为W2时，这些间隔与导体电路厚度T的关系满足0.10T≤|W1－W2|≤0.73T。根据这样的构成，即使搭载了被高速驱动的IC，也可以抑制串音和信号延迟，防止IC的误动作。

Description

印刷电路板

本申请是申请日为2005年12月15日、申请号为200580043336.5、发明名称为“印刷电路板”的申请的分案申请。

技术领域

本发明涉及一种具有即使搭载了高速驱动的IC也不会产生由串音、信号传送延迟等引起的误动作的微细布线构造的印刷电路板。

背景技术

积层式印刷电路板是作为由在导体电路之间填充绝缘材料而形成的印刷电路板的一例子。这样的印刷电路板是例如在芯基板上交替层叠导体电路和层间树脂绝缘层，位于下层的导体电路和位于上层的导体电路通过所谓的导通孔而被电连接。该导通孔是使层间树脂绝缘层开口并在其开口设置镀膜而形成的(参照日本公开专利公报11-176985号或日本公开专利公报11-243279号)。

在这样的印刷电路板中，在构成各导体电路的布线图案之间的间隙中填充有由电介体构成的层间绝缘层，各布线图案形成为其截面形状为大致矩形。

但是，在IC的高速驱动化和搭载这样的IC的印刷电路板的微细布线化同时发展的过程中，会存在因具有最小导体宽度L/最小间隔S＝15/15μm以下的微细的布线图案的印刷电路板内的串音、信号延迟而导致IC发生误动作的情况。

发明内容

本发明的目的在于解决以往技术的上述问题点，提供一种即使将最小导体宽度L/最小间隔S微细化也可以抑制串音、信号延迟的印刷电路板。

发明人为实现上述目的而反复进行了锐意研究，结果完成了以以下内容为主要构成的发明。

即，本发明的印刷电路板，是在导体电路之间填充绝缘材料而成，其特征在于，上述导体电路的截面形状实质上为梯形，在将相邻的导体电路之间的间隔中的、导体电路上表面侧间隔设为W1、导体电路下表面侧间隔设为W2时，这些间隔与导体电路的厚度T的关系满足下式的要求：

0.10T≤|W1-W2|≤0.73T……(1)。

采用这样的构造，在将导体电路的厚度设为T时，在导体电路上侧间隔W1与导体电路下侧间隔W2之差的绝对值|W1-W2|为0.10T～0.73T的情况下，由于相邻的导体电路的相对的侧壁互相不平行，因此可以减小相邻的导体电路之间的电容量。因此，即使搭载了高速驱动的IC也可以抑制串音、信号延迟。

另外，在本发明中，“导体电路的截面形状实质上为梯形”的意思是指，不只是认为导体电路上侧的角部为几何学上的锐角或钝角，也包括稍微带有圆形的形状的情况，或导体电路的斜边不是直线而有些稍微曲线的情况，或在导体电路的上表面整个稍微带有圆形的形状的情况，或在导体电路的上表面及/或斜面上形成有由不规则的凹凸构成的粗糙化面的情况，是在视觉上认定为导体电路的截面形状不是矩形而是整体为梯形的意思。

在本发明中，导体电路优选通过添加法(全添加法、半添加法)形成，也可以通过蒸镀等来形成导体电路。

在此，例如日本特开平06-57453号公报所公开的那样，在基板上形成了由抗蚀液性的树脂膜等构成的抗蚀层，并通过曝光、显影而形成了所期望的抗蚀图案之后，溶解除去未形成抗蚀层的部位上的金属层部分，再剥离抗蚀层，从而得到处于抗蚀层下的金属层部分作为所期望的图案的导体电路，其中，上述基板是通过在基体材料的表面上形成了由金属镀层或金属箔构成的金属层而形成的，本发明不包括由这样的金属面腐蚀法、压凹(tenting)法等形成的导体电路(参照日本特开平06-57453号公报的图1)。通过这样的方法形成的导体电路是通过蚀刻除去在未形成抗蚀层的部分露出的金属层而形成的，但由于不只是在与基体材料的表面垂直的方向上、在水平方向上也被蚀刻，因此导体电路的截面积变小。结果，与通过添加法形成的导体电路相比，导体电阻变大了。

上述“导体电路上侧间隔W1”是指，在导体电路上侧的角部被认为是几何学上的锐角或钝角时，其被定义为相邻的导体电路上端之间的距离，“导体电路下侧间隔为W2”被定义为在互相相邻的导体电路的垂直截面上相对的2个斜边的下端部之间的距离。

另外，在上述角部为稍微带有圆形的形状的情况下，上述W1被定义为：在互相相邻的导体电路的垂直截面上，相对的2个斜边的直线部分的延长线与上边直线部的延长线相交的2点之间的距离；在上述导体电路的上表面整个稍微带有圆形的情况下，上述W1被定义为：在互相相邻的导体电路的垂直截面上，相对的2个斜边的各自的延长线与和圆形的顶点相切、且与电路板平行的直线相交的2点之间的距离。

另外，在上述导体电路的上表面及/或斜面上形成了粗糙化面的情况下可以将成为粗糙化面的凹凸的山顶线视为导体电路的上边及/或斜边而对上述W1及W2进行近似计算。

在本发明中，对于|W1-W2|，其优选范围是0.10T～0.35T，并且更优选范围是0.35T～0.73T。另外，导体电路下表面侧间隔W2优选为15μm以下，|W1-W2|的标准偏差σ优选为(0.04T+2)以下。

并且，在本发明中，优选在导体电路的表面上设置粗糙化层。

附图说明

图1(a)～(e)是表示制造本发明的实施例1的多层印刷电路板的工序的一部分的图。

图2(a)～(d)是同样表示制造本发明的实施例1的多层印刷电路板的工序的一部分的图。

图3(a)～(c)是同样表示制造本发明的实施例1的多层印刷电路板的工序的一部分的图。

图4(a)～(c)是同样表示制造本发明的实施例1的多层印刷电路板的工序的一部分的图。

图5(a)～(d)是同样表示制造本发明的实施例1的多层印刷电路板的工序的一部分的图。

图6(a)～(d)是同样表示制造本发明的实施例1的多层印刷电路板的工序的一部分的图。

图7(a)～(d)是同样表示制造本发明的实施例1的多层印刷电路板的工序的一部分的图。

图8是表示本发明的实施例1的多层印刷电路板的图。

图9是表示在本发明的实施例1的多层印刷电路板上安装了IC芯片的状态的图。

图10是用于说明本发明的印刷电路板上的导体电路的截面形状的概略图。

图11用于说明由添加法形成的导体电路的截面形状的优选实施例的概略图。

具体实施方式

如图1所示，本发明的印刷电路板是在导体电路之间填充绝缘材料，且各导体电路具有实质上为梯形的截面形状而成的，其特征在于，在将相邻的导体电路之间的间隔的导体电路上侧间隔设为W1、导体电路下表面侧间隔设为W2时，这些间隔与导体电路的厚度T的关系满足0.10T≤|W1-W2|≤0.73T。

之所以这样的关系式中包含导体电路的厚度T，是因为导体电路的厚度T对相邻的导体电路之间的电容量产生影响。在相邻的导体电路的相对的侧壁不平行而以倾斜的状态相对的情况下，与相对的侧壁为平行的情况相比，导体电路之间的电容量减少，但若|W1-W2|处于0.10T～0.73T的范围内，则即使搭载了2.6GHz以上的IC也难以产生误动作。

另一方面，在|W1-W2|不足0.10T时，由于相邻的导体电路之间的电容量变大，则不利于高速信号传送，在|W1-W2|超过0.73T时，容易产生信号延迟。究其原因，是因为随着导体电路的截面形状的梯形化，导体体积减小，结果，导体电路的电阻值变大而不利于高速信号传送。

|W1-W2|的更优选范围为0.35T～0.73T，最佳范围为0.10T～0.35T。在处于该范围时，即使具有L/S＝12.5/12.5μm以下的导体电路也能够确保充分的导体体积。另外，导体电路之间的电容量也会变小。

在本发明中，在导体电路的L/S越细导体电路之间的电容量(静电容量)越大这一点上具有较重大的意义，但导体电路的L/S优选处于5/5μm～15/15μm的范围。

其理由是因为在L/S不足5μm/5μm的情况下，导体体积过小而使导体电路的电阻值上升，结果会产生信号延迟。另一方面，在L/S超过15/15μm时，由于信号线之间的空间变大而相邻的导体电路之间的静电容量变小，因此难以产生串音噪音。

在本发明中，导体电路的厚度优选为5～25μm。其理由是因为，在厚度不足5μm的情况下，导体电路的电阻值变大，另一方面，在厚度超过25μm时，由于电容量变大，因此不利于高速信号传送，在搭载了2.6GHz以上的IC芯片时容易产生误动作。

通常，印刷电路板包括多个产品，由例如尺寸为340×510mm的片构成，在本发明中，1个制品内的|W1-W2|的标准偏差(由将1个制品平均分成4份，并从该分割后的各区段中随机抽取8个部位的数据(从分割后的区段各抽取2个数据)算出的标准偏差σ表示)与导体电路的厚度T的关系优选为(0.04×T+2)以下。

在该范围之内时，由于各信号线的传送速度恒定，因此在各信号线之间不会产生传送速度差。另一方面，在|W1-W2|的标准偏差σ超过(0.04×T+2)时，各信号线上的传送速度差变大而容易产生误动作。

另外，在本发明中优选是在导体电路的至少侧壁上形成有粗糙化面。在存在粗糙化面时，导体电路侧壁的表面积显著增大。由于导体电路之间的电容量也随之增大，因此对在导体电路侧壁具有粗糙化面的印刷电路板应用于本发明时效果较好。粗糙化面并没有特别的限定，可以通过黑化、内插板、Cz处理等蚀刻处理等形成。

另外，如图11概略所示，在本发明中，对于通过添加法形成的导体电路，在将连结了导体电路的截面上的4个顶点A、B、C、D的梯形的面积设为S₀、将导体电路的截面积设为S₁时，也优选是0.8≤S₁/S₀≤1.2。其理由是因为，如果处于该范围，则使导体电路保持为低电阻并可使导体电路间隔较宽。

下面，基于实施例详细说明本发明的多层印刷电路板及其制造方法。

实施例1

(A)含有鳞片状粒子的混炼物的制作

在20g丁酮(以下称作“MEK”)和80g二甲苯的混合溶剂中添加15g鳞片状粒子(株式会社ホ一ジユン(HOJUN)社制、商品名称“エスベンC”、分散时的纵横尺寸比：～500、结晶尺寸：～0.5μm)，并用三根辊进行混炼而做成含有鳞片状粒子的混炼物。

(B)含有环氧树脂的溶液的制作

在6.8gMEK和27.2g二甲苯的混合溶剂中添加混合85g固态环氧树脂(ジヤパン·エポキシ·レジン(JAPAN·EP OXY·RESIN)社制、商品名称“エピコ一ト1007”)而做成含有环氧树脂的溶液。

(C)层间绝缘层用树脂膜的制作

用三根辊对在上述(A)中制作出的含有鳞片状粒子的混炼物、在上述(B)中制作出的含有环氧树脂的溶液、作为固化剂的双氰胺(ビイ·テイ·アイ·ジヤパン(BTA JAPAN)社制、商品名称“CG-1200”、相对于每100g的固态环氧树脂的量为3.3g)、固化催化剂(四国化成社制、商品名称“キュアゾ一ル2E4HZ”、相对于每100g的固态环氧树脂的量为3.3g)进行混炼而得到粘接剂溶液。

使用涂胶辊(サ一マトロニクス(CERMATRONICS)贸易社制)将该粘接剂溶液涂敷在聚对苯二甲酸乙二醇酯的片上，之后，在160℃的条件下加热干燥5分钟而除去溶剂，从而制作出厚度为40μm的绝缘性膜。

在使用透视型电子显微镜(5万～10万倍)观察该绝缘膜所含有的鳞片状粒子时，由于分散时的最小结晶尺寸(粒子的最小宽度或最小长度中的任意较小的一方)为0.1μm，因此本实施例中的鳞片状粒子的纵横尺寸比为100～500。

(D)多层印刷电路板的制造

参照图1～图8说明如图9所示的多层印刷电路板的制造方法。

(1)形成芯金属层

首先，在如图1(a)所示的厚度为50～400μm的金属板10上设有贯通表背面的开口12(图1(b))。该金属板的材质可以采用铜、镍、锌、铝、铁等金属或这些金属的合金等。在此，由于在采用热膨胀系数较低的36合金或42合金时可以使芯基板的热膨胀系数接近IC的热膨胀系数，因此可以降低热应力。

利用冲孔、蚀刻、钻孔、激光等穿设上述开口12，在包括该开口12在内的金属层10的整个平面上，通过电解电镀、无电解电镀、置换电镀、溅镀等覆盖金属膜13而做成芯金属层(图1(c))。

另外，金属板10可以是单层，也可以是2层以上的多层。

另外，优选是在设于金属板10上的开口12的角部实施倒角加工，使该角部成为曲面。由此，由于不存在应力集中的点，因此可以抑制在角部周边上产生裂纹。

(2)形成内层的绝缘层及导体层

形成覆盖整个金属层10、且掩埋开口12那样的树脂绝缘层14，并且在该树脂绝缘层14上形成导体层15。在该金属层10上设有上述开口12。

作为形成该绝缘层的材料，可以采用聚酰亚胺树脂、环氧树脂、酚醛树脂、BT树脂等热固化性树脂、或使用在玻璃纤维布、芳香族聚酰胺无纺布等芯材中浸渗了该热固化性树脂而成的B阶的预浸树脂片等。

具体地说，将在玻璃纤维布浸渗了环氧树脂而成的、厚度为30～200μm左右的预浸树脂片以覆盖金属膜13的状态配置在金属板10的两面上，并在该预浸树脂片的外侧层叠厚度为12～275μm的铜等金属箔之后，从该金属箔上进行加热加压，从而使预浸树脂片的树脂填充到开口12内，并且预浸树脂片与金属箔在覆盖金属板10的两面的状态下被压接而形成一体，由此形成了内层的绝缘层14及导体层15(图1(d))。

上述内层的绝缘层14也可以通过在金属层10的两面上涂敷树脂液来填充开口12的方法，或在涂敷树脂液的基础上，进一步在金属层10的两面上对树脂膜进行加热加压使其压接而形成。

设在上述内层的绝缘层14上的导体层15由金属箔形成，但也可以通过电解电镀或无电解电镀等增加厚度而由2层以上的金属层形成。

(3)形成内层导体电路

对上述内层导体层15实施采用了压凹法的蚀刻处理，而形成由电源层16P及接地层16E构成的内层的导体电路16(图1(e))。

这些内层导体电路16的厚度优选处于10～250μm的范围内，更优选处于30～100μm的范围内。其理由是因为，在厚度不足10μm的情况下，导体的电阻过大，在IC的电压下降时不能瞬时供给电源，即不能瞬时间恢复至IC的驱动电压，另一方面，在厚度超过250μm时，由于形成回路的部位与未形成回路的部位的凹凸的影响而使层间绝缘层的厚度不均匀。另外，由于电路板厚度变厚，因此不能减小环路电感。

在该实施例中，将内层导体电路的厚度设为60μm。

另外，在与IC等电子部件的电源电连接的电源用通孔贯穿接地层16E时，最好是不具有从电源用通孔延伸出的布线图案。同样，在与IC等的电子部件的接地线电连接的接地用通孔贯穿电源层16P时，最好是不具有从接地用通孔延伸出的布线图案。

通过做成这样的构造可以缩小通孔间距。另外，由于可以缩小通孔与内层导体电路之间的间隔，因此可以减小相互的互感。

另外，内层的导体电路是通过蚀刻处理形成的，但也可以通过添加法形成。

(4)形成外层的绝缘层及导体电路

与上述(2)相同，形成用于覆盖内层的导体电路、且掩埋该回路之间的缝隙的树脂绝缘层18，并在该树脂绝缘层18上形成了外层的导体电路20。

具体地说，将在玻璃纤维布浸渗了环氧树脂而形成的、厚度为30～200μm左右的预浸树脂片配置在上述(1)～(3)中形成的基板的两面上，并在该预浸树脂片的外侧层叠厚度为12～275μm的铜等金属箔之后，从该金属箔上进行加热加压，从而使预浸树脂片的树脂填充到导体电路之间，并且预浸树脂片与金属箔在覆盖导体电路16的两面的状态下被压接而形成一体，由此形成了外层的绝缘层18及外层的导体电路20(图2(a))。

与内层的绝缘层14相同，上述外层的绝缘层18也可以通过在基板的两面上涂敷树脂液来覆盖内层导体电路、并对导体电路之间进行填充的方法，或在涂敷树脂液的基础上，进一步对树脂膜进行加热加压使其压接而形成。另外，在这样的加热加压的方法中，可以使绝缘层表面平坦。

另外，在本实施例中，是将金属板10作为芯体而在其两面上形成内层的绝缘层14及导体电路，并进一步形成外层的绝缘层18及外层的导体电路20，但并不一定要将金属板10用作芯体，也可以通过在单面或双面覆铜层压板上层叠形成了回路的构件来形成芯基板。

(5)形成电镀通孔用贯通孔

形成贯通在上述(4)中形成的芯基板的、开口直径为50～400μm的贯通孔21(图2(b))。该贯通孔21与设于金属板10上的开口12的位置对应形成，通过钻孔加工、或激光加工、或者同时使用激光加工和钻孔加工而形成。该贯通孔的形状优选是具有直线状侧壁的构造，也可以根据需要做成锥形。

(6)形成电镀通孔

为了对在上述(5)中形成的贯通孔21的侧壁上施加导电性，在侧壁上形成镀膜22并使该镀膜22的表面粗糙化之后(图2(c))，在贯通孔内填充树脂填充材料24，从而形成了电镀通孔26(图2(d))。

对于被填充到该贯通孔21中的树脂填充材料24，优选在将其临时干燥之后，通过研磨除去附着在基板表面的镀膜22上的多余的树脂填充材料，并进一步在150℃的条件下干燥1小时，从而使其完全固化。

通过电解电镀、或无电解电镀、配电板电镀(无电解电镀和电解电镀)等形成上述镀膜22，该电镀金属采用了含有铜、镍、钴、磷等的金属。

另外，镀膜22的厚度优选为5～30μm的范围。

作为上述树脂填充材料24，采用例如在树脂材料中含有固化剂、粒子等的绝缘性树脂材料，或在树脂材料中含有金、铜等金属粒子、固化剂等的导电性树脂材料中的任一种材料。

作为上述绝缘性树脂材料的树脂，采用了例如双酚型环氧树脂、酚醛环氧树脂等环氧树脂、双酚树脂等的热固化性树脂、具有感光性的紫外线固化树脂、或者热塑性树脂等。这些树脂材料可以采用单一种类的树脂，或也可以采用复合了多种这些树脂而成的材料。

作为上述粒子，采用了二氧化硅、氧化铝等无机粒子、金、银、铜等金属粒子、或者树脂粒子等。这些粒子可以采用单一种类的粒子，或者也可以采用混合了多种这些粒子而成的材料。

上述粒子的粒子直径优选处于0.1～5μm的范围，可以采用相同直径的粒子、或者混合了粒子直径不同的粒子的材料。

作为上述固化剂，可以采用咪唑系固化剂、胺系固化剂等。除此之外也可以含有固化稳定剂、反应稳定剂、粒子等。

另外，作为上述导电性树脂材料，采用了在树脂成分中含有金属粒子、固化剂等而成的导电性膏。

另外，也可以代替导电性膏而电镀填充贯通孔21。在进行电镀填充时，像导电性膏那样，不会随着固化收缩而在表层上形成凹部。

(7)形成芯基板的外层导体层及导体电路

在上述(6)中在形成了电镀通孔26的基板的两面的整面上覆盖形成了镀膜(图3(a))之后，实施采用了压凹法的蚀刻处理，并在电镀通孔26的上方并与其紧邻地形成盖镀层28，并且形成了由电源层30P及接地层30E构成的外层导体电路30(图3(b))。

这些外层导体电路30的厚度优选处于10～75μm的范围内，更优选处于20～40μm的范围内。其理由是因为，在厚度不足10μm的情况下，导体电阻较大，在厚度超过75μm时，难以使形成于芯基板上的层间绝缘层变平坦，或基板会变厚。在该实施例中，将外层导体电路30的厚度设为35μm。

通过上述(1)～(7)的工序，形成了通过电镀通孔26使基板两面的外层导体电路30相互电连接、并且也通过电镀通孔26进行内层导体电路16与外层导体电路30之间的电连接的多层芯基板32。

(8)在外层导体电路上形成粗糙化层

在上述多层芯基板32的两面上进行黑化处理及还原处理，在外层的导体电路30的侧面及上表面(包括通孔的连接盘表面在内)形成了粗糙化层34(图3(c))。

(9)填充树脂填充材料

在上述多层芯基板32的外层的未形成导体电路的部位、即外层的导体电路之间的间隙中填充了树脂填充材料36(图4(a))。该树脂填充材料可以采用与在上述(6)的工序中填充到贯通孔21内的树脂填充材料24相同的材料。

(10)研磨外层导体电路上表面

通过带式研磨器等对完成了上述树脂填充的基板的单面进行研磨，除去设于外层导体电路30的侧面及上表面的粗糙化面34中的、设于上表面的粗糙化层，并且使得在导体电路30的外缘部上未残留树脂填充材料36，接着，为了去除由上述研磨造成的伤痕，再用抛光轮等对外层导体电路30的上表面进一步进行研磨。对基板的另一面也同样地进行这样的一系列的研磨而使其平滑。接着，进行在100℃的条件下加热1小时、在150℃的条件下加热1小时的加热处理，使树脂填充材料36固化(图4(b))。

另外，可以根据需要省略向外层导体电路之间的间隙填充树脂填充材料的步骤，在这种情况下，通过层叠于多层芯基板上的层间绝缘层的树脂层也可以同时进行层间绝缘层的形成和对外层导体电路之间间隙的填充。

(11)在外层导体电路上表面形成粗糙化层

用喷射器将蚀刻液喷涂到上述(10)工序中平滑化了的外层导体电路30P、30E的表面(包括通孔的连接盘在内)，从而在外层导体电路的上表面形成了粗糙化层38(图4(c))。

(12)形成层间树脂绝缘层

在形成了上述粗糙化层38的外层的导体电路表面上载置在上述(C)中形成的树脂膜40，并对其进行临时压接来裁断之后，再采用真空层压装置将其贴付到基板表面上，从而形成了层间树脂绝缘层42(图5(a))。

(13)形成导通孔形成用开口

接着，在层间树脂绝缘层上隔着形成有厚度为1.2mm的贯通孔的掩模，使用波长为10.4μm的二氧化碳激光并在光束直径为4.0mm、凹帽头模式、脉冲宽度为10～25μ秒、掩模的贯通孔直径为Φ1.0～2.2mm、发射1～3次的照射条件下，在层间树脂绝缘层42上形成了直径为30～70μm的导通孔用开口44(图5(b))。

(14)形成粗糙化层

在将设有上述导通孔用开口44的基板32浸渍在膨润液中并对其进行水洗之后，将其浸渍在含有60g/l的高锰酸的80℃的溶液中10分钟，从而使分散于层间树脂绝缘层42的固化树脂中的鳞片状粒子自层间树脂绝缘层表面上脱落，而在包括导通孔用开口44的内壁在内的层间树脂绝缘层42的表面上形成了粗糙化层46(图5(c))。该粗糙化层46的粗糙度为0.01～2μm。

(15)施加催化剂核

接着，在将完成了上述处理的基板32浸渍于中和溶液(シプレイ(Shipley)社制)后对其进行水洗。之后，也可以通过O₂等离子、或CF₄等粒子等物理方法来实施除去残存于导通孔底部上的树脂或粒子的残渣的去污处理。

并且，在经过了粗面化处理的该基板的表面上施加钯催化剂，使催化剂核附着在层间树脂绝缘层42的表面及导通孔用开口44的内壁面上。

(16)形成无电解镀铜膜

接着，将在上述(15)的工序中施加了催化剂的基板32浸渍于下述那样组成的无电解镀铜水溶液中，而在粗糙化层46的整个表面上形成厚度为0.6～3.0μm的无电解镀铜膜48，从而得到了在包括导通孔用开口44的内壁在内的层间树脂绝缘层42的表面上形成有导体层的基板(图5(d))。

(无电解镀铜溶液)

硫酸铜：            0.03mol/l

EDTA：              0.200mol/l

HCHO：              0.18g/l

NaOH：              0.100mol/l

α、α′-联二呲啶： 100mg/l

聚乙二醇：          0.10g/l

(电镀条件)

以34℃的液体温度浸渍40分钟

(17)在形成有无电解镀铜膜48的基板上涂敷市场上出售的液态类型的感光性碱型蚀刻油墨(例如，太阳油墨社制、P ER-20系列)，使其临时干燥之后，在基板上载置掩模并进行曝光、显影处理，从而设置了厚度为7.5～30μm的阻镀层50(图6(a))。另外，之后成为信号线的部分形成为L/S＝5/5μm。

作为阻镀层，也可以采用除上述之外的例如ニチゴ一モ一トン(Nichigo-Morton)社制的商品名称为“NIT225”或“NIT215”、或日本公开专利公报2004-317874所记载的感光性树脂组成物。

(18)接着，对基板32实施电解电镀，在未形成阻镀层50的部位形成了厚度为7.5～17.5μm的电解镀铜膜52(图6(b))。另外，这次以下述的电镀液和条件进行，从而得到了7.5μm的电解镀铜膜。

(电解镀铜液)

硫酸：    2.24mol/l

硫酸铜：  0.26mol/l

添加剂：  19.5ml/l

(アトテツクジヤパン(ATOTECH JAPAN)社制、商品名称：カパラシドGL)

(电解电镀条件)

电流密度：1A/dm²

时间：    35±5分钟

温度：    22±2℃

(19)并且，在剥离除去了阻镀层之后，以下述的蚀刻方法溶解除去该阻镀层下面的无电解电镀膜，而制成了独立的导体电路54及导通孔56(图6(c))。

另外，将信号布线做成L/S＝5/5μm(L、S都是层间绝缘层上的间隔)，并使其内的5根信号线形成大致平行，做成了第1、3、5根信号布线与I C连接，而第2、4根信号布线未与IC连接而作为测定用布线(相当于在后述的评价试验1中所采用的试验用布线)。

(蚀刻方法)

将印刷电路板用基板搬入到蚀刻处理区域中，并采用具有在蚀刻处理区域进行搬运的传送带、和喷射喷嘴的水平搬运蚀刻装置进行蚀刻。从印刷电路板用电路板的上下自可调整多个喷射喷雾压力的上述喷射喷嘴中喷雾出蚀刻液。

在本实施例中，为了使导体电路的形状成为梯形，一边使狭缝喷嘴等的直进型喷射喷嘴的头部摇动一边进行蚀刻。

(蚀刻条件)

喷嘴与工件间隔：50mm

喷射喷雾压力  ：0.05MPa～0.3MPa

蚀刻液的种类  ：氯化铜

蚀刻温度      ：45℃

蚀刻时间      ：10～60秒

对于由这样的蚀刻条件形成的截面形状的调整，是通过改变喷雾压力、或调整蚀刻时间，只使用设于蚀刻装置上部的喷嘴或设于下部的喷嘴中的任一喷嘴而进行的。

在该实施例中，采用狭缝喷嘴、将蚀刻时间设为10秒、使被蚀刻面朝上，只采用设于蚀刻装置上部的喷嘴来进行蚀刻。之后，通过表面研磨等将导体电路的厚度调整至5μm(T)以下。

(20)接着，进行表面粗糙化处理(例如，通过采用メツク(ME C)株式会社制、商品名称“メツクエツチボンドCz-8100”的蚀刻进行的粗糙化处理或黑化处理)，从而在导体电路54及导通孔56的表面(包括侧面)上形成了粗糙化面58(图6(d))。

之后，按照上述(1)～(20)的工序制作出1张相同的基板，并通过冲孔等对应测定|W1-W2|的部位进行穿孔，而做成测定用样品。

将该测定用样品的导体电路及导体电路之间的垂直截面研磨成可以观察的程度，以100～3500倍对该研磨部分进行了SEM观察之后拍摄照片，使用标尺测定了完成后的线间宽度W1(导体上部侧间隔)及W2(导体下部侧间隔)。

结果，如表1所示，上述那样的8部位的数据(与上述的用于算出σ的数据相同的部位的值)的|W1-W2|的值为0.5μm(8个数据中的最小值)～1.75μm(8个数据中的最大值)，基本满足了(0.10×导体电路厚度T)～(0.35×导体电路厚度T)的关系。并且，|W1-W2|的标准偏差σ为1.23μm。

(21)对在上述(20)中形成了粗糙化面58的基板重复进行上述(12)～(20)的工序，形成了第2层层间树脂绝缘层60，并在该层间树脂绝缘层60上进一步形成上层导体电路62及导通孔64，从而得到了多层电路板(图7(a))。

(22)形成阻焊剂层

接着，在上述(21)中得到的多层电路板的两面上涂覆了12～30μm厚度的市场上出售的阻焊剂组成物，并以70℃加热20分钟、70℃加热30分钟的条件进行干燥处理，而形成了阻焊剂层66(图7(b))。之后，使描画有阻焊剂开口部的图案的厚度为5mm的光掩模紧贴在阻焊剂层66上，并以1000mJ/cm²的紫外线进行曝光，在DMTG溶液中进行显影处理，从而形成了直径为200μm开口68(图7(c))。

然后，再以80℃加热1小时、100℃加热1小时、120℃加热1小时、150℃加热3小时的条件分别进行加热处理而使阻焊剂层66固化，形成了具有露出了上层导体电路62的表面那样的开口68、厚度为10～25μm的阻焊剂图案。

(23)形成镍-金层

接着，将形成了阻焊剂图案的基板浸渍在无电解镀镍液中，在从开口68中露出的上层导体电路62的表面上形成了厚度为5μm的镀镍层，再将该电路板浸渍于无电解镀金液中，在镀镍层上形成了厚度为0.03μm的镀金层，形成镍-金层70(图7(d))。除了该镍-金层之外，也可以形成单层的锡或贵金属(金、银、钯、铂等)层。

(24)形成锡焊凸块

之后，在上述电路板的一面侧(IC芯片安装侧)的从上述阻焊剂层66的开口68露出的上层导体电路62的表面上印刷含有锡-铅的锡焊膏，并在另一面侧上同样印刷含有锡-锑的锡焊膏之后，以200℃进行回流焊而形成了外部端子，从而制造出具有锡焊凸块72的多层印刷电路板(图8)。

通过锡焊凸块72在上述多层印刷电路板上安装IC芯片74，进而安装芯片电容器76。

然后，通过外部端子78将安装有IC芯片74及芯片电容器76的多层印刷电路板安装在母板80上(图9)。

实施例2

改变阻镀层的图案形成用掩模，并且改变电解镀铜条件及膜厚调整后的导体电路的厚度而使信号线的L/S为7.5μm/7.5μm、导体电路厚度T为7.5μm，除此之外与实施例1相同地制造出多层印刷电路板。

在该实施例中，|W1-W2|的值为0.675μm～2.775μm，基本满足(0.10×导体电路厚度T)～(0.35×导体电路厚度T)的关系。并且，|W1-W2|的标准偏差σ为1.33μm。

实施例3

改变阻镀层的图案形成用掩模，并且改变电解镀铜条件及膜厚调整后的导体电路的厚度而使信号线的L/S为10.0μm/10.0μm、导体电路厚度T为10.0μm，除此之外与实施例1相同地制造出多层印刷电路板。

在该实施例中，|W1-W2|的值为0.9μm～3.6μm，基本满足(0.10×导体电路厚度T)～(0.35×导体电路厚度T)的关系。并且，|W1-W2|的标准偏差σ为1.27μm。

实施例4

改变阻镀层的图案形成用掩模，并且改变电解镀铜条件及膜厚调整后的导体电路的厚度而使信号线的L/S为12.5μm/12.5μm、导体电路厚度T为12.5μm，除此之外与实施例1相同地制造出多层印刷电路板。

在本实施例中，|W1-W2|的值为1.25μm～4.375μm，基本满足(0.10×导体电路厚度T)～(0.35×导体电路厚度T)的关系。并且，|W1-W2|的标准偏差σ为1.34μm。

实施例5

改变阻镀层的图案形成用掩模，并且改变电解镀铜条件及膜厚调整后的导体电路的厚度而使信号线的L/S为15.0μm/15.0μm、导体电路厚度T为15.0μm，除此之外与实施例1相同地制造出多层印刷电路板。

在本实施例中，|W1-W2|的值为1.35μm～5.25μm，基本满足(0.10×导体电路厚度T)～(0.35×导体电路厚度T)的关系。并且，|W1-W2|的标准偏差σ为1.35μm。

实施例6

除了将蚀刻时间变更为30秒之外，其余与实施例1相同地制造出多层印刷电路板。

在本实施例中，|W 1-W2|的值为1.7μm～3.7μm，基本满足(0.35×导体电路厚度T)～(0.73×导体电路厚度T)的关系。并且，|W1-W2|的标准偏差σ为1.77μm。

实施例7

除了将蚀刻时间变更为30秒之外，其余与实施例2相同地制造出多层印刷电路板。

在本实施例中，|W1-W2|的值为2.475μm～5.475μm，基本满足(0.35×导体电路厚度T)～(0.73×导体电路厚度T)的关系。并且，|W1-W2|的标准偏差σ为1.76μm。

实施例8

除了将蚀刻时间变更为30秒之外，其余与实施例3相同地制造出多层印刷电路板。

在本实施例中，|W1-W2|的值为3.5μm～7.3μm，基本满足(0.35×导体电路厚度T)～(0.73×导体电路厚度T)的关系。并且，|W1-W2|的标准偏差σ为1.78μm。

实施例9

除了将蚀刻时间变更为30秒之外，其余与实施例4相同地制造出多层印刷电路板。

在本实施例中，|W1-W2|的值为4.25μm～9.25μm，基本满足(0.35×导体电路厚度T)～(0.73×导体电路厚度T)的关系。并且，|W1-W2|的标准偏差σ为1.65μm。

实施例10

除了将蚀刻时间变更为30秒之外，其余与实施例5相同地制造出多层印刷电路板。

在本实施例中，|W1-W2|的值为5.25μm～10.95μm，基本满足(0.35×导体电路厚度T)～(0.73×导体电路厚度T)的关系。并且，|W1-W2|的标准偏差σ为1.72μm。

实施例11

除了如下述地变更蚀刻方法之外，其余与实施例1相同地制造出多层印刷电路板。

与实施例1不同，进行了2次蚀刻。第1次蚀刻与实施例1相同。之后，在1个制品的被分割出的4个区域(为了采集数据而分割成的4个区域)内，用聚酰亚胺胶带(kapton tape)等覆盖2个区域。并且，一边使狭缝喷嘴摇头一边只对未覆盖的部分进行20秒钟的蚀刻，之后剥离聚酰亚胺胶带等。另外，使用的喷嘴与被蚀刻面的朝向与实施例1相同。

在本实施例中，|W1-W2|的值为0.5μm～3.65μm，基本满足(0.10×导体电路厚度T)～(0.73×导体电路厚度T)的关系。并且，|W1-W2|的标准偏差σ为2.01μm。

实施例12

除了将蚀刻方法变更为与实施例11相同的蚀刻方法之外，其余与实施例2相同地制造出多层印刷电路板。

在本实施例中，|W1-W2|的值为0.675μm～5.625μm，基本满足(0.10×导体电路厚度T)～(0.73×导体电路厚度T)的关系。并且，|W1-W2|的标准偏差σ为2.13μm。

实施例13

除了将蚀刻方法变更为与实施例11相同的蚀刻方法之外，其余与实施例3相同地制造出多层印刷电路板。

在本实施例中，|W1-W2|的值为0.9μm～7.6μm，基本满足(0.10×导体电路厚度T)～(0.73×导体电路厚度T)的关系。并且，|W1-W2|的标准偏差σ为2.2μm。

实施例14

除了将蚀刻方法变更为与实施例11相同的蚀刻方法之外，其余与实施例4相同地制造出多层印刷电路板。

在本实施例中，|W1-W2|的值为1.25μm～9.25μm，基本满足(0.10×导体电路厚度T)～(0.73×导体电路厚度T)的关系。并且，|W1-W2|的标准偏差σ为2.45μm。

实施例15

除了将蚀刻方法变更为与实施例11相同的蚀刻方法之外，其余与实施例5相同地制造出多层印刷电路板。

在本实施例中，|W1-W2|的值为1.5μm～10.95μm，基本满足(0.10×导体电路厚度T)～(0.73×导体电路厚度T)的关系。并且，|W1-W2|的标准偏差σ为2.58μm。

实施例16

除了在导体电路54及导通孔56的表面上未形成粗糙化面58之外，其余与实施例1相同地制造出多层印刷电路板。

另外，在导体电路形成之后对W1和W2进行测定。

实施例17

除了在导体电路54及导通孔56的表面上未形成粗糙化面58之外，其余与实施例2相同地制造出多层印刷电路板。

实施例18

除了在导体电路54及导通孔56的表面上未形成粗糙化面58之外，其余与实施例3相同地制造出多层印刷电路板。

实施例19

除了在导体电路54及导通孔56的表面上未形成粗糙化面58之外，其余与实施例4相同地制造出多层印刷电路板。

实施例20

除了在导体电路54及导通孔56的表面上未形成粗糙化面58之外，其余与实施例5相同地制造出多层印刷电路板。

实施例21

除了在导体电路54及导通孔56的表面上未形成粗糙化面58之外，其余与实施例6相同地制造出多层印刷电路板。

实施例22

除了在导体电路54及导通孔56的表面上未形成粗糙化面58之外，其余与实施例7相同地制造出多层印刷电路板。

实施例23

除了在导体电路54及导通孔56的表面上未形成粗糙化面58之外，其余与实施例8相同地制造出多层印刷电路板。

实施例24

除了在导体电路54及导通孔56的表面上未形成粗糙化面58之外，其余与实施例9相同地制造出多层印刷电路板。

实施例25

除了在导体电路54及导通孔56的表面上未形成粗糙化面58之外，其余与实施例10相同地制造出多层印刷电路板。

实施例26

除了在导体电路54及导通孔56的表面上未形成粗糙化面58之外，其余与实施例11相同地制造出多层印刷电路板。

实施例27

除了在导体电路54及导通孔56的表面上未形成粗糙化面58之外，其余与实施例12相同地制造出多层印刷电路板。

实施例28

除了在导体电路54及导通孔56的表面上未形成粗糙化面58之外，其余与实施例13相同地制造出多层印刷电路板。

实施例29

除了在导体电路54及导通孔56的表面上未形成粗糙化面58之外，其余与实施例14相同地制造出多层印刷电路板。

实施例30

除了在导体电路54及导通孔56的表面上未形成粗糙化面58之外，其余与实施例15相同地制造出多层印刷电路板。

参考例1

除了第2次蚀刻不是由狭缝喷嘴进行的蚀刻，而是在与第1次蚀刻相同的蚀刻液中浸渍1分钟之外，其余与实施例14相同地制造出多层印刷电路板。

在本参考例中，|W1-W2|的值为1.25μm～9.25μm，基本满足(0.10×导体电路厚度T)～(0.73×导体电路厚度T)的关系。但是，在本实施例中，由于同时采用了蚀刻液不流动的浸渍蚀刻，因此蚀刻速度随部位不同而有较大差异，结果，各布线的回路形状相差较大，因此|W1-W2|的标准偏差σ为2.58μm。

参考例2

除了未在导体电路形成之后形成粗糙化面之外，其余与参考例1相同地制造出多层印刷电路板。

比较例1

除了不使狭缝喷嘴摇头之外，其余与实施例16相同地制造出多层印刷电路板。

结果，导体电路的截面形状成为矩形。

比较例2

除了不使狭缝喷嘴摇头之外，其余与实施例17相同地制造出多层印刷电路板。

结果，导体电路的截面形状成为矩形。

比较例3

除了不使狭缝喷嘴摇头之外，其余与实施例18相同地制造出多层印刷电路板。

结果，导体电路的截面形状成为矩形。

比较例4

除了不使狭缝喷嘴摇头之外，其余与实施例19相同地制造出多层印刷电路板。

结果，导体电路的截面形状成为矩形。

比较例5

除了不使狭缝喷嘴摇头之外，其余与实施例20相同地制造出多层印刷电路板。

结果，导体电路的截面形状成为矩形。

比较例6

除了将蚀刻时间从30秒变更为50秒之外，其余与实施例16相同地制造出多层印刷电路板。

在本比较例中，|W1-W2|的值为3.9μm～4.3μm，与导体电路厚度T的关系相当于0.78T～0.86T。并且，|W1-W2|的标准偏差σ为1.58μm。

比较例7

除了将蚀刻时间从30秒变更为50秒之外，其余与实施例17相同地制造出多层印刷电路板。

在本比较例中，|W1-W2|的值为6.075μm～6.6μm，与导体电路厚度T的关系相当于0.81T～0.88T。并且，|W1-W2|的标准偏差σ为1.78μm。

比较例8

除了将蚀刻时间从30秒变更为50秒之外，其余与实施例18相同地制造出多层印刷电路板。

在本比较例中，|W1-W2|的值为7.7μm～8.6μm，与导体电路厚度T的关系相当于0.77T～0.86T。并且，|W1-W2|的标准偏差σ为1.62μm。

比较例9

除了将蚀刻时间从30秒变更为50秒之外，其余与实施例19相同地制造出多层印刷电路板。

在本比较例中，|W1-W2|的值为9.625μm～10.875μm，与导体电路厚度T的关系相当于0.77T～0.87T。并且，|W1-W2|的标准偏差σ为1.73μm。

比较例10

除了将蚀刻时间从30秒变更为50秒之外，其余与实施例20相同地制造出多层印刷电路板。

在本比较例中，|W1-W2|的值为12μm～12.75μm，与导体电路厚度T的关系相当于0.8T～0.85T。并且，|W1-W2|的标准偏差σ为1.88μm。

比较例11

除了使蚀刻时间为5秒之外，其余与实施例16相同地制造出多层印刷电路板。

比较例12

除了使蚀刻时间为5秒之外，其余与实施例17相同地制造出多层印刷电路板。

比较例13

除了使蚀刻时间为5秒之外，其余与实施例18相同地制造出多层印刷电路板。

比较例14

除了使蚀刻时间为5秒之外，其余与实施例19相同地制造出多层印刷电路板。

比较例15

除了使蚀刻时间为5秒之外，其余与实施例20相同地制造出多层印刷电路板。

参考例3

除了在导体电路的表面上形成了粗糙化面之外，其余与比较例11相同地制造出多层印刷电路板。

参考例4

在实施例1中，改变阻镀层的图案形成用掩模，并且改变电解镀铜条件及研磨之后的导体电路的厚度而使信号线的L/S为20.0μm/20.0μm、导体电路厚度T为20.0μm。另外，不使狭缝喷嘴摇头。结果，导体电路的截面形状成为矩形。

参考例5

在实施例16中，改变阻镀层的图案形成用掩模，并且改变电解镀铜条件及研磨之后的导体电路的厚度而使信号线的L/S为20.0μm/20.0μm、导体电路厚度T为20.0μm。另外，不使狭缝喷嘴摇头。结果，导体电路的截面形状成为矩形。

参考例6

在实施例1中，改变阻镀层的图案形成用掩模，并且改变电解镀铜条件及研磨之后的导体电路的厚度而使信号线的L/S为20.0μm/20.0μm、导体电路厚度T为20.0μm。将蚀刻时间从30秒变更为50秒。结果，|W1-W2|的值为15.4μm～17.2μm，与导体电路厚度T的关系相当于0.77T～0.86T。并且，|W1-W2|的标准偏差σ为1.58μm。

参考例7

在实施例16中，改变阻镀层的图案形成用掩模，并且改变电解镀铜条件及研磨之后的导体电路的厚度而使信号线的L/S为20.0μm/20.0μm、导体电路厚度T为20.0μm。而且，将蚀刻时间从30秒变更为50秒。结果，|W1-W2|的值为15.6μm～17.0μm，与导体电路厚度T的关系相当于0.78T～0.85T。并且，|W1-W2|的标准偏差σ为1.77μm。

参考例8

在实施例11中，除了第2次蚀刻不使用狭缝喷嘴，而是在与第1次蚀刻相同的蚀刻溶液中浸渍1分钟来进行蚀刻之外，其余与实施例11相同地制造出多层印刷电路板。

在本参考例中，|W1-W2|的值为0.5μm～3.65μm，基本满足(0.10×导体电路厚度T)～(0.73×导体电路厚度T)的关系。

但是，在本参考例中，由于同时采用了蚀刻液不流动的浸渗蚀刻，因此蚀刻速度随部位不同而有较大差异，结果，各布线的回路形状相差较大，因此|W1-W2|的标准偏差σ为2.43μm。

参考例9

除了在导体电路形成之后未在该导体电路表面上形成粗糙化面之外，其余与参考例8相同地制造出多层印刷电路板。

参考例10

在实施例12中，除了第2次蚀刻不使用狭缝喷嘴，而是在与第1次蚀刻相同的蚀刻溶液中浸渍1分钟来进行蚀刻之外，其余与实施例12相同地制造出多层印刷电路板。

在本参考例中，|W1-W2|的值为0.75μm～5.475μm，基本满足(0.10×导体电路厚度T)～(0.73×导体电路厚度T)的关系。

但是，在本参考例中，由于同时采用了蚀刻液不流动的浸渍蚀刻，因此蚀刻速度随部位不同而有较大差异，结果，各布线的回路形状相差较大，因此|W1-W2|的标准偏差σ为2.34μm。

参考例11

除了在导体电路形成之后未在该导体电路表面上形成粗糙化面之外，其余与参考例10相同地制造出多层印刷电路板。

参考例12

在实施例13中，除了第2次蚀刻不使用狭缝喷嘴，而是在与第1次蚀刻相同的蚀刻溶液中浸渍1分钟来进行蚀刻之外，其余与实施例13相同地制造出多层印刷电路板。

在本参考例中，|W1-W2|的值为1.0μm～7.3μm，基本满足(0.10×导体电路厚度T)～(0.73×导体电路厚度T)的关系。

但是，在本参考例中，由于同时采用了蚀刻液不流动的浸渍蚀刻，因此蚀刻速度随部位的不同而有较大差异，结果，各布线的回路形状相差较大，因此|W1-W2|的标准偏差σ为2.45μm。

参考例13

除了在导体电路形成之后未在导体电路表面上形成粗糙化面之外，其余与参考例12相同地制造出多层印刷电路板。

参考例14

在实施例15中，除了第2次蚀刻不使用狭缝喷嘴，而是在与第1次蚀刻相同的蚀刻溶液中浸渍1分钟来进行蚀刻之外，其余与实施例15相同地制造出多层印刷电路板。

在本参考例中，|W1-W2|的值为1.50μm～10.95μm，基本满足(0.10×导体电路厚度T)～(0.73×导体电路厚度T)的关系。

但是，在本参考例中，由于同时采用了蚀刻液不流动的浸渍蚀刻，因此蚀刻速度随部位的不同而有较大差异，结果，各布线的回路形状相差较大，因此|W1-W2|的标准偏差σ为2.62μm。

参考例15

除了在导体电路形成之后未在导体电路表面上形成粗糙化面之外，其余与参考例14相同地制造出多层印刷电路板。

对按照以上说明的实施例1～30、参考例1～15、比较例1～15制造出的多层印刷电路板进行下述的评价试验。

另外，制造出的各多层印刷电路板上的导体电路的最小导体电路宽度L(μm)、最小导体电路之间距S(μm)、导体电路厚度T(μm)、|W1-W2|(μm)的最小值(min)、最大值(max)、|W1-W2|的最小值(min)与厚度T的关系、|W 1-W2|的最大值(max)与厚度T的关系、|W1-W2|的标准偏差σ(μm)及粗糙化面的有无示于表1-1及表1-2。

另外，在表1-1及表1-2中省略了L、S、T、|W1-W2|及σ的单位。

表1-1

	导体最小宽度L/最小间隔S	导体厚度T	min|W1-W2|	Max|W1-W2|	min|W1-W2|与T的关系	Max|W1-W2|与T的关系	σ	(*注)	有无粗糙化面
										实施例1	5.0/5.0	5.0	0.5	1.75	0.1T	0.35T	1.23	○	有
实施例2	7.5/7.5	7.5	0.675	2.775	0.09T	0.37T	1.33	○	有
										实施例3	10.0/10.0	10.0	0.9	3.6	0.09T	0.36T	1.27	○	有
实施例4	12.5/12.5	12.5	1.25	4.375	0.1T	0.35T	1.34	○	有
										实施例5	15.0/15.0	15.0	1.35	5.25	0.09T	0.35T	1.35	○	有
实施例6	5.0/5.0	5.0	1.7	3.7	0.34T	0.74T	1.77	○	有
										实施例7	7.5/7.5	7.5	2.475	5.475	0.33T	0.73T	1.76	○	有
实施例8	10.0/10.0	10.0	3.5	7.3	0.35T	0.73T	1.78	○	有
										实施例9	12.5/12.5	12.5	4.25	9.25	0.34T	0.74T	1.65	○	有
实施例10	15.0/15.0	15.0	5.25	10.95	0.35T	0.73T	1.72	○	有
										实施例11	5.0/5.0	5.0	0.5	3.65	0.1T	0.73T	2.01	○	有
实施例12	7.5/7.5	7.5	0.675	5.625	0.09T	0.75T	2.13	○	有
										实施例13	10.0/10.0	10.0	0.9	7.6	0.09T	0.76T	2.20	○	有
实施例14	12.5/12.5	12.5	1.25	9.25	0.1T	0.74T	2.45	○	有
										实施例15	15.0/15.0	15.0	1.5	10.95	0.1T	0.73T	2.58	○	有
实施例16	5.0/5.0	5.0	0.5	1.8	0.1T	0.36T	1.23	○	无
										实施例17	7.5/7.5	7.5	0.75	2.625	0.1T	0.35T	1.38	○	无
实施例18	10.0/10.0	10.0	1.0	3.6	0.1T	0.36T	1.22	○	无
										实施例19	12.5/12.5	1.25	1.125	4.625	0.09T	0.37T	1.34	○	无
实施例20	15.0/15.0	15.0	1.35	5.25	0.09T	0.35T	1.34	○	无
										实施例21	5.0/5.0	5.0	1.65	3.75	0.33T	0.75T	1.65	○	无
实施例22	7.5/7.5	7.5	2.625	5.475	0.35T	0.73T	1.71	○	无
										实施例23	10.0/10.0	10.0	3.5	7.3	0.35T	0.73T	1.58	○	无
实施例24	12.5/12.5	12.5	4.125	9.375	0.33T	0.75T	1.66	○	无
										实施例25	15.0/15.0	15.0	4.95	10.95	0.33T	0.73T	1.71	○	无
实施例26	5.0/5.0	5.0	0.45	3.65	0.09T	0.73T	2.11	○	无
										实施例27	7.5/7.5	7.5	0.75	5.475	0.1T	0.73T	2.11	○	无
实施例28	10.0/10.0	10.0	1.0	7.5	0.1T	0.75T	2.33	○	无
										实施例29	12.5/12.5	12.5	1.125	9.25	0.09T	0.74T	2.45	○	无
实施例30	15.0/15.0	15.0	1.5	10.95	0.1T	0.73T	2.55	○	无
										参考例1	12.5/12.5	12.5	1.25	9.25	0.1T	0.74T	2.58	×	有
参考例2	12.5/12.5	12.5	1.125	9.125	0.09T	0.73T	2.53	×	无
										参考例3	5.0/5.0	5.0	0.15	0.35	0.03T	0.07T	0.89	○	有
参考例4	20.0/20.0	20.0	-	-	-	-	-	-	有
										参考例5	20.0/2.0	20.0	-	-	-	-	-	-	无
参考例6	20.0/20.0	20.0	15.4	17.2	0.77T	0.86T	1.58	○	有
										参考例7	20.0/20.0	20.0	15.6	17.0	0.78T	0.85T	1.77	○	无
参考例8	5.0/5.0	5.0	0.5	3.65	0.1T	0.73T	2.43	×	有
										参考例9	5.0/5.0	5.0	0.5	3.75	0.1T	0.75T	2.23	×	无
参考例10	7.5/7.5	7.5	0.75	5.475	0.1T	0.74T	2.34	×	有
										参考例11	7.5/7.5	7.5	0.675	5.475	0.09T	0.74T	2.35	×	无
参考例12	10.0/10.0	10.0	1.0	7.3	0.1T	0.73T	2.45	×	有
										参考例13	10.0/10.0	10.0	1.0	7.5	0.1T	0.75T	2.50	×	无
参考例14	15.0/15.0	15.0	1.5	10.95	0.1T	0.73T	2.62	×	有
										参考例15	15.0/15.0	15.0	1.35	10.95	0.09T	0.73T	2.73	×	无

表1-2

	导体最小宽度L/最小间隔S	导体厚度T	min|W1-W2|	Max|W1-W2|	min |W1-W2|与T的关系	Max|W1-W2|与T的关系	σ	(*注)	有无粗糙化面
										比较例1	5.0/5.0	5.0	-	-	-	-	-	-	无
比较例2	7.5/7.5	7.5	-	-	-	-	-	-	无
										比较例3	10.0/10.0	10.0	-	-	-	-	-	-	无
比较例4	12.5/12.5	12.5	-	-	-	-	-	-	无
										比较例5	15.0/15.0	15.0	-	-	-	-	-	-	无
比较例6	5.0/5.0	5.0	3.9	4.3	0.78T	0.86T	1.58	○	无
										比较例7	7.5/7.5	7.5	6.075	6.6	0.81T	0.88T	1.78	○	无
比较例8	10.0/10.0	10.0	7.7	8.6	0.77T	0.86T	1.62	○	无
										比较例9	12.5/12.5	12.5	9.625	10.875	0.77T	0.87T	1.73	○	无
比较例10	15.0/15.0	15.0	12.0	12.75	0.8T	0.85T	1.88	○	无
										比较例11	5.0/5.0	5.0	0.15	0.35	0.03T	0.07T	0.88	○	无
比较例12	7.5/7.5	7.5	0.375	0.6	0.05T	0.08T	0.89	○	无
										比较例13	10.0/10.0	10.0	0.3	0.8	0.03T	0.08T	1.02	○	无
比较例14	12.5/12.5	12.5	0.5	0.875	0.04T	0.07T	0.78	○	无
										比较例15	150/15.0	15.0	0.45	1.2	0.03T	0.08T	0.88	○	无

※注：对于标准偏差σ的()内的标记，若σ在(0.04T+2)以下则记为○，若σ超过(0.04T+2)则记为×。

(评价试验1)噪音确认试验

通过下面说明的方法对按照上述实施例1～30、参考例3及比较例1～5及11～15制造出的多层印刷电路板的导体电路的电压波形进行观察，从而调查出在将6种I C芯片(No.1～No.6)安装于多层印刷电路板时是否存在噪音。

首先，使相邻的5根试验用布线1～5在同一导体电路层内形成为大致平行，并使第1、3、5根布线与IC芯片连接，而使第2、4根布线未与IC芯片连接而作为测定用布线。在将下面的No.1～No.6中任一个IC芯片作为IC芯片90安装在各多层印刷电路板上并驱动IC的状态下，使用示波器(テクトロニクス(Tektronix)社制、制品名称“11801C”)对布线2、4的电压波形进行观察，调查出是否存在来自第1、3、5根布线的噪音。

No.1：驱动频率3.2GHz、总线时钟(FSB)1066MHz

No.2：驱动频率3.0GHz、总线时钟(FSB)800MHz

No.3：驱动频率2.8GHz、总线时钟(FSB)533MHz

No.4：驱动频率2.6GHz、总线时钟(FSB)400MHz

No.5：驱动频率1.4GHz、总线时钟(FSB)133MHz

No.6：驱动频率1.1GHz、总线时钟(FSB)100MHz

其试验结果示于表2。另外，在第2、4根布线上观察到电压波形的记为×，未观察到电压波形的记为○。

表2

由安装了No.3及No.4IC芯片的实验结果可知，在最容易产生噪音的L/S＝5μm/5μm的导体电路，在|W1-W2|处于0.10T～0.73T的范围内的实施例1、6、11、16、21、26中未产生噪音。

相对于此，在比较例1中观察到了噪音。推测其原因是由于相邻的导体电路之间的电容量较大，因此在相邻的导体电路上观察到了串音噪音。

另外，在将安装了No.5IC芯片的按照参考例3和比较例11制作出的多层印刷电路板的实验结果进行比较时，在参考例3中的驱动频率较低的IC上观察到了噪音。但是，虽与该参考例3同为L/S＝5μm/5μm，但在未设置粗糙化层的比较例11中未观察到噪音。

由此可知，在导体电路表面被粗面化了的印刷电路板中容易产生噪音，但通过采用本发明，即，将|W1-W2|设定在0.10T～0.73T的范围内可以抑制噪音。之所以在导体电路表面被粗面化了的印刷电路板(参考例3)中容易产生噪音，可以推测其原因为由于导体电路表面被粗面化而使得导体电路之间的电容量大于比较例11的导体电路之间电容量。

(评价试验2)误动作确认试验

通过下面说明的方法对按照上述实施例1～30、参考例1～2、8～15及比较例1～15制造出的多层印刷电路板在搭载IC芯片的过程中是否存在误动作进行确认。

将从下面的No.1～No.6中选取的任一个IC芯片作为IC芯片90安装于各多层印刷电路板上，并向与IC芯片90的信号电连接的外部端子78输入测试信号，IC芯片所运算的结果从IC芯片输出，使用例如脉冲波形产生器/错误检测器(アドバンテスト(ADVANTEST)社制、商品名称“D3186/3286”)对再次到达外部端子的数据是否被正确输出进行确认。

No.1：驱动频率3.2GHz、总线时钟(FSB)1066MHz

No.2：驱动频率3.0GHz、总线时钟(FSB)800MHz

No.3：驱动频率2.8GHz、总线时钟(FSB)533MHz

No.4：驱动频率2.6GHz、总线时钟(FSB)400MHz

No.5：驱动频率1.4GHz、总线时钟(FSB)133MHz

No.6：驱动频率1.1GHz、总线时钟(FSB)100MHz

其结果示于表3-1及3-2。另外，在输出数据有误时记为×，在输出数据正确时记为○。

表3-1

表3-2

在将搭载驱动频率为2.6GH z的I C芯片No.4的各多层印刷电路板相比较时可知，在相邻的导体电路间隔的关系|W1-W2|处于0.10T～0.73T的范围内时(实施例1～30)不存在误动作，除此之外(比较例1～15)会产生误动作。

其差异可以推测为是由于存在导体电路之间的电容量和导体电路的导体体积的差，若为本发明的印刷电路板，则不存在噪音和信号延迟地将信号传递至IC芯片。

另外，对于按照|W1-W2|的值大致为相同程度的实施例14和参考例1制造出的多层印刷电路板，在将搭载了驱动频率为2.8GHz的IC芯片No.3的各多层印刷电路板相比较时可知，在|W1-W2|的标准偏差σ为(0.04T+2)以下的实施例14中不存在误动作，得到了良好的结果，但在参考例1中产生了误动作。越是进行高速驱动，则各信号之间的到达晶体管的时刻越会成为问题，但可以推测出在标准偏差σ为(0.04T+2)以下时，各布线上的传送速度的差异变小而难以产生误动作。同样的情况也符合实施例29和参考例2。

另外，在将搭载了驱动频率为3.0GHz的IC芯片No.2的各多层印刷电路板相比较时，由实施例1～10与实施例11～15的比较、实施例16～25与实施例26～30的比较可知，在|W1-W2|处于0.35T～0.73T的范围内时可以得到更好的结果。

其原因可以推测为由于通过使|W1-W2|的范围变小，则各信号之间的传送速度之差变得更小，并且导体电路之间的电容量变小，因此更加难以产生误动作。并且可知，|W1-W2|处于0.10T～0.35T的范围为宜。其原因可以推测为是由于在将导体的电阻保持得较低的状态下，各信号之间的传送速度之差和导体电路之间的电容量变小的缘故。

(评价试验3)噪音确认试验

将评价试验1中的No.3IC芯片安装于按照上述参考例4、5制造出的多层印刷电路板，而对其进行了与评价试验1相同的试验。其结果为○(未观察到电压波形)。

在将参考例4、5与比较例进行比较时，即使是同样的截面形状，在L/S＝20μm/20μm的导体电路上也未观察到噪音。其原因可以推测为是由于L/S较大的缘故。由该结果可知，本发明采用具有L/S＝15μm/15μm以下的导体电路的多层印刷电路板的意义是重大的。

(评价试验4)误动作确认试验

将评价试验2中的No.3IC芯片安装于按照上述参考例4、5、6、7制造出的多层印刷电路板，对其进行了与评价试验2相同的试验。其结果为○(没有误动作)。在将参考例4～7与比较例进行比较时，即使是同样的截面形状，在L/S＝20μm/20μm的导体电路上也未观察到误动作。其原因可以推测为是由于L/S较大的缘故。由该结果可知，本发明采用具有L/S＝15μm/15μm以下的导体电路的多层印刷电路板的意义是重大的。

实施例31

使被蚀刻面朝下，并只使用配置在蚀刻装置上下的喷嘴中的下侧喷嘴来进行15秒的蚀刻，除此之外与实施例1相同地制造出多层印刷电路板。

实施例32

使被蚀刻面朝下，并只使用配置在蚀刻装置上下的喷嘴中的下侧喷嘴来进行15秒的蚀刻，除此之外与实施例2相同地制造出多层印刷电路板。

实施例33

使被蚀刻面朝下，并只使用配置在蚀刻装置上下的喷嘴中的下侧喷嘴来进行15秒的蚀刻，除此之外与实施例3相同地制造出多层印刷电路板。

实施例34

使被蚀刻面朝下，并只使用配置在蚀刻装置上下的喷嘴中的下侧喷嘴来进行15秒的蚀刻，除此之外与实施例4相同地制造出多层印刷电路板。

实施例35

使被蚀刻面朝下，并只使用配置在蚀刻装置上下的喷嘴中的下侧喷嘴来进行15秒的蚀刻，除此之外与实施例5相同地制造出多层印刷电路板。

实施例36

使被蚀刻面朝下，并只使用配置在蚀刻装置上下的喷嘴中的下侧喷嘴来进行15秒的蚀刻，除此之外与实施例16相同地制造出多层印刷电路板。

实施例37

使被蚀刻面朝下，并只使用配置在蚀刻装置的上下的喷嘴中的下侧喷嘴来进行15秒的蚀刻，除此之外与实施例17相同地制造出多层印刷电路板。

实施例38

使被蚀刻面朝下，并只使用配置在蚀刻装置的上下的喷嘴中的下侧喷嘴来进行15秒的蚀刻，除此之外与实施例18相同地制造出多层印刷电路板。

实施例39

使被蚀刻面朝下，并只使用被配置在蚀刻装置的上下的喷嘴中的下侧喷嘴来进行15秒的蚀刻，除此之外与实施例19相同地制造出多层印刷电路板。

实施例40

使被蚀刻面朝下，并只使用配置在蚀刻装置的上下的喷嘴中的下侧喷嘴来进行15秒的蚀刻，除此之外与实施例20相同地制造出多层印刷电路板。

在测定上述实施例31～40的|W1-W2|的值时，其与导体电路厚度T的关系均满足0.10T～0.35T的范围。另外，与上述评价试验1及评价试验2相同，调查了在将驱动频率为3.46GHz、总线时钟(FSB)为1066MHz的IC芯片安装于按照实施例31～40制造出的多层印刷电路板时是否存在噪音，并且确认了在搭载的IC芯片上是否存在误动作。其结果均为○。

产业上的可利用性

如上述说明的那样，本发明的印刷电路板，将导体电路的截面形状形成为：在将相邻的导体电路的上表面侧的间隔设为W1、将下表面侧的间隔设为W2时，这些间隔与导体电路厚度T的关系满足0.10T≤|W1-W2|≤0.73T。形成了具有这样的截面形状的导体电路的印刷电路板，即使搭载了被高速驱动的IC，也可以抑制串音和信号延迟，防止IC的误动作。

Claims (23)

1.一种印刷电路板，是在导体电路之间填充绝缘材料而成，其特征在于，上述导体电路采用添加法形成，其截面形状实质上为梯形，在将相邻的导体电路之间的间隔中的导体电路上表面侧间隔设为W1、导体电路下表面侧间隔设为W2时，这些间隔与导体电路的厚度T的关系满足下式的要求：

0.10T≤|W1-W2|≤0.73T……(1)。

2.根据权利要求1所述的印刷电路板，其特征在于，上述导体电路的厚度T为5μm以上、25μm以下。

3.根据权利要求1所述的印刷电路板，其特征在于，上述|W1-W2|为0.35T以下。

4.根据权利要求1～3中任一项所述的印刷电路板，其特征在于，上述|W1-W2|的标准偏差σ为(0.04T+2)以下。

5.根据权利要求1～3中任一项所述的印刷电路板，其特征在于，上述导体电路下表面侧间隔W2为5μm以上、15μm以下。

6.根据权利要求4所述的印刷电路板，其特征在于，上述导体电路下表面侧间隔W2为5μm以上、15μm以下。

7.根据权利要求1～3中任一项所述的印刷电路板，其特征在于，上述导体电路的表面被粗糙化。

8.根据权利要求4所述的印刷电路板，其特征在于，上述导体电路的表面被粗糙化。

9.根据权利要求5所述的印刷电路板，其特征在于，上述导体电路的表面被粗糙化。

10.根据权利要求6所述的印刷电路板，其特征在于，上述导体电路的表面被粗糙化。

11.一种印刷电路板，是在导体电路之间填充绝缘材料而成，其特征在于，上述导体电路采用添加法形成，其截面形状实质上为梯形，将上述导体电路的截面上的4个点设为A、B、C、D，并将连接这些A、B、C、D所形成的梯形的面积设为S₀，将上述导体电路的截面面积设为S₁，则0.8≤S₁/S₀≤1.2。

12.根据权利要求11所述的印刷电路板，其特征在于，在将相邻的导体电路之间的间隔中的导体电路上表面侧间隔设为W1、导体电路下表面侧间隔设为W2时，这些间隔与导体电路的厚度T的关系满足下式的要求：

0.10T≤|W1-W2|≤0.73T……(1)。

13.根据权利要求12所述的印刷电路板，其特征在于，上述|W1-W2|为0.35T以下。

14.根据权利要求12或13所述的印刷电路板，其特征在于，上述|W1-W2|的标准偏差σ为(0.04T+2)以下。

15.根据权利要求12或13所述的印刷电路板，其特征在于，上述导体电路下表面侧间隔W2为5μm以上、15μm以下。

16.根据权利要求14所述的印刷电路板，其特征在于，上述导体电路下表面侧间隔W2为5μm以上、15μm以下。

17.根据权利要求12或13所述的印刷电路板，其特征在于，上述导体电路的表面被粗糙化。

18.根据权利要求14所述的印刷电路板，其特征在于，上述导体电路的表面被粗糙化。

19.根据权利要求15所述的印刷电路板，其特征在于，上述导体电路的表面被粗糙化。

20.根据权利要求16所述的印刷电路板，其特征在于，上述导体电路的表面被粗糙化。

21.一种印刷电路板，是在导体电路之间填充绝缘材料而成，其特征在于，上述导体电路的截面形状实质上为梯形，在将相邻的导体电路之间的间隔中的导体电路下表面侧间隔设为W2时，W2为5μm以上、15μm以下；

将上述导体电路的截面上的4个点设为A、B、C、D，并将连接这些A、B、C、D所形成的梯形的面积设为S₀，将上述导体电路的截面面积设为S₁，则0.8≤S₁/S₀≤1.2。

22.根据权利要求21所述的印刷电路板，其特征在于，上述导体电路的厚度T为5μm以上、25μm以下。

23.根据权利要求21或22所述的印刷电路板，其特征在于，上述导体电路的表面被粗糙化。

Images