CN101626251A - 直流偏移校准电路以及电子接收级装置 - Google Patents
直流偏移校准电路以及电子接收级装置 Download PDFInfo
- Publication number
- CN101626251A CN101626251A CN200910000905A CN200910000905A CN101626251A CN 101626251 A CN101626251 A CN 101626251A CN 200910000905 A CN200910000905 A CN 200910000905A CN 200910000905 A CN200910000905 A CN 200910000905A CN 101626251 A CN101626251 A CN 101626251A
- Authority
- CN
- China
- Prior art keywords
- resistance
- couple
- operational amplifier
- switch
- calibration circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/30—Circuits for homodyne or synchrodyne receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
- H04L25/0296—Arrangements to ensure DC-balance
Abstract
本发明有关于直流偏移校准电路以及电子接收级装置。本发明所提供的一种接收级,包含耦接到运算放大器的输出端和输入端之间的反馈电阻,以及流偏移校准电路。直流偏移校准电路包含多个电阻和多个切换器。每个电阻的第一端都耦接到电源电压,每个切换器的第一端分别耦接到每个电阻上,而第二端耦接到运算放大器的输入端。由于本发明不需要额外利用晶体管来产生补偿电流,所以本发明可以避免闪烁噪声所造成的影响,电路性能更好。
Description
技术领域
本发明有关于一种直流偏移校准电路(DC offset calibrationcircuit),更具体地,关于直流偏移校准电路(low-noise DC offsetcalibration circuit)以及电子接收级(receiver stage)装置。
背景技术
在无线接收机(wireless receiver)的设计中,因为整个无线接收机的增益非常高,只要在制造过程中有一些误差,都会在无线接收级输出端引起的很大的直流偏移。所以,使用基带(baseband)电路接收的输出信号的动态范围(dynamic range)就大大减小。为了克服这个问题,就需要做直流偏移补偿(DC offset compensation)。由于射频集成电路接收级对于噪声的要求十分高,本发明提出低噪声直流偏移校准电路(low-noise DC offset calibration circuit)来解决接收级直流偏移的问题。
图1为根据现有技术的一个具有直流偏移校准电路的无线接收机的示意图。如图1所示,一个无线接收机包括一个低噪声放大器(Low Noise Amplifier,LNA)100,一个混频器(mixer)110,一个通道选择滤波器(channel-select filter)120,以及一个可编程增益放大器(Programmable Gain Amplifier,PGA)130。为了减少无线接收机10的直流偏移,可以使用直流偏移校准电路140实施直流偏移补偿。直流偏移校准电路140包含多个如图2所示的切换式电流源141,该多个切换式电流源141可以耦接到可编程增益放大器130的运算放大器131的一输入端,然后经由反馈电阻Rfb,产生直流偏移补偿电压。图2为根据现有技术,图1中的具有直流偏移校准电路140的无线接收机的可编程增益放大器中的运算放大器的示意图。直流校准分辨率由切换电流源的大小(size)来决定。为了提供更高的分辨率,通常情况下,用于实现切换电流源的目的的晶体管,相对就要很小,而以此方式,往往就会成为产生很大的闪烁(flicker)噪声的主要原因。
发明内容
为了避免减少闪烁噪声的影响,本发明提出低噪声直流偏移校准电路来解决接收级直流偏移的问题。
本发明目的之一提供一种直流偏移校准电路,其特征在于,该直流偏移校准电路包含:第一电阻,该第一电阻第一端耦接到第一电源电压;第一切换器,该第一切换器将该第一电阻第二端耦接到放大器第一输入端;第二电阻,该第二电阻第一端耦接到第二电源电压;第二切换器,该第二切换器将该第一电阻第二端耦接到该放大器第二输入端。
本发明的另一目的提供一种电子接收级装置,其特征在于,该电子接收级装置包含:运算放大器;第一反馈电阻,该第一反馈电阻耦接在该运算放大器第一输出端和该运算放大器第一输入端之间;第二反馈电阻,该第二反馈电阻耦接在该运算放大器的第二输出端和该运算放大器的第二输入端之间;以及直流偏移校准电路,该直流偏移校准电路包含:第一电阻,该第一电阻的第一端耦接到第一电源电压;第一切换器,该第一切换器将该第一电阻的第二端耦接到该运算放大器的该第一输入端;第二电阻,该第二电阻的第一端耦接到第二电源电压;以及第二切换器,该第二切换器将该第二电阻耦接到该运算放大器的该第二输入端。
本发明的再一目的提供一种直流偏移校准电路,其特征在于,该直流偏移校准电路包含:二梯形电阻阵列,二梯形电阻阵列的一者的第一端耦接到电源电压,二梯形电阻阵列的另一者的第一端耦接到第二电源电压,二梯形电阻阵列的每一者皆包含:多个串联连接的第一电阻,该多个第一电阻的第一端形成了该梯形电阻阵列的该第一端,该多个第一电阻中的每一个都具有第一电阻值,该多个第一电阻的每一相邻对皆形成一节点;多个第二电阻,该多个第二电阻中一者的第一端耦接到该多个第一电阻的第二端,该多个第二电阻中所述一者除外的其余多个的第一端,皆分别耦接到每一节点,该多个第二电阻的每一者都具有第二电阻值,而该第二电阻值大致是该第一电阻值的二倍;以及第三电阻,该第三电阻具有该第二电阻值,该第三电阻的第一端耦接到该多个第一电阻的该第二端;多个第一切换器,该多个第一切换器的第一端分别耦接到该多个第二电阻的该第二端,该多个第一切换器中每一者的该第二端都耦接到运算放大器的第一输入端;以及多个第二切换器,该多个第二切换器的该第一端耦接到该多个第二电阻的该第二端,该多个第二切换器中每一者的第二端都耦接到该运算放大器的第二输入端;其中,二梯形电阻阵列中一者的该第三电阻的第二端耦接到该运算放大器的该第一输入端,二梯形电阻阵列的另一者的该第三电阻的第二端耦接到该运算放大器的该第二端。
本发明的又一目的提供一种电子接收级装置,其特征在于包含:运算放大器;第一反馈电阻,该第一反馈电阻耦接在该运算放大器的第一输出端和该运算放大器的第一输入端之间;第二反馈电阻,该第二反馈电阻耦接到该运算放大器的第二输出端和该运算放大器的第二输入端之间;以及直流偏移校准电路,该直流偏移校准电路包含:二梯形电阻阵列,该二梯形电阻阵列中一者的第一端耦接到第一电源电压,该二梯形电阻阵列中另一者的第一端耦接到第二电源电压,该二梯形电阻阵列中每一者皆包含:多个串联连接的第一电阻,该多个第一电阻的第一端形成了该二梯形电阻阵列中一者的该第一端,该多个第一电阻中每一者都具有第一电阻值,而该多个第一电阻中每一相邻对形成一节点;以及多个第二电阻,该多个第二电阻中的两者的第一端耦接到该多个第一电阻的一第二端,而该多个第二电阻中所述两者除外的其余多个的第一端分别耦接到每一节点,该多个第二电阻中每一者皆具有一第二电阻值,而该第二电阻值大致是该第一电阻值的二倍;以及多个切换器,该多个切换器的每一者的第一端,分别耦接到该多个第二电阻的第二端,该多个切换器中每一者的第二端都耦接到放大器的输入端。
现有技术中,直流偏移补偿的分辨率是由单位电流源的大小来决定,为了获得较好的补偿分辨率,用来实现单位电流源的晶体管宽长通常会做的较小,这将会导致补偿电流源产生很大的闪烁噪声。本发明提出的直流偏移补偿电路,是利用切换电阻来决定补偿电流大小,由于不需要额外利用晶体管来产生补偿电流,所以可以避免闪烁噪声所造成的影响,提高了电路性能。
附图说明
图1为根据现有技术的一个具有直流偏移校准电路140的无线接收机的示意图。
图2为根据现有技术,图1中的具有直流偏移校准电路的无线接收机的可编程增益放大器中的运算放大器的示意图。
图3为根据本发明的一实施例的一个通过低噪声直流偏移校准电路校准的运算放大器300的示意图。
图4为根据本发明的第二实施例的一个低噪声直流偏移校准电路310的示意图。
图5为根据本发明的一实施例中通过低噪声直流偏移校准电路校准的接收级500的示意图。
具体实施方式
因为本文的具体实施例是以各种图示的方式辅以说明,本领域的技术人员在阅读了本发明的具体实施例的详细描述之后,毫无疑问会觉得本发明的实施例和其他对象很显而易见。然其并非用上述实施例以限定本发明的范围,任何本领域的技术人员,在不脱离本发明之精神和范围内,当可做些许的更动与润饰,因此本发明之保护范围当视后附之权利要求所界定者为准。
在具体的实施例和后面的权利要求中使用了某些术语来命名特定的组件。在此技术领域普通技术人员都能明白,电子设备制造商或许使用了不同的名称,称其为不同的组件。本文中不会根据名称的不同而对组件加以区分,而是根据组件功能的不同进行区分。在下面的描述和权利要求中,术语“包含”和“包括”都使用在开放式的描述中,因此,应该理解为这两个词都意味着“包含,但是不局限于”同样的,“耦接”一词意味着间接或者直接的电气联结关系。也就是说,如果一个装置耦接到另外一个装置上,那么这个连接可以通过一个直接的电气电器连接关系,或者通过其他装置和连接组件的间接的电气电器连接关系。
图3为根据本发明的一实施例的一个通过低噪声直流偏移校准电路校准的运算放大器300的示意图,即一接收级(recieverstage)30中的运算放大器(operational amplifier)300的示意图,根据本发明的第一实施例,上述可编程增益放大器(Programmable GainAmplifier,PGA)中使用低噪声直流偏移校准电路(low-noise DCoffset calibration circuit)实施直流偏移补偿。低噪声直流偏移校准电路310包含多个切换式电阻单元(switched resistor unit)311,多个切换式电阻单元311耦接到运算放大器300的输入端op_ip,op_in,以及分别耦接到电源电压上。详细地说,即:每个切换式电阻单元311都包含一个和切换器串联的电阻。每一个和切换器串联的电阻的第一端都耦接到一个第一电源电压,或者耦接到一个第二电源电压。每一个上述切换器的第一端都耦接到上述电阻的第二端,而切换器的第二端耦接到运算放大器300的第一或者第二输入端。上面提到的电阻可以是多晶硅(polysilicon)电阻,也可以是工作在线性区域(triode region)的晶体管,或者是多晶硅电阻和工作在线性区域的晶体管的组合,而上述切换器也可以是晶体管。
由于使用电阻代替晶体管电流源为反馈电阻Rfb提供补偿电流,所以低噪声直流偏移校准电路310就可以消除闪烁(flicker)噪声,以及闪烁噪声对电路性能的影响。然后,根据多个切换式电阻单元311的切换方式可以决定补偿电流的大小。其中,多个切换式电阻单元311可以以二进制的比例来指定电阻值的大小,举例说明,二进制比例可以为16∶8∶4∶2∶1,不过这个比例要乘上一个电阻值的系数才能指定电阻值,例如,电阻值系数为1千欧姆时,可以形成从16千欧姆、8千欧姆、4千欧姆、2千欧姆,到1千欧姆的电阻。以此方式,就可以在多个切换器的控制上使用一个二进制控制信号,进而选择直流偏移补偿电流的范围,以此形成一个二进制的补偿电流。举例说明,一个1-0-1-0-0的信号可以产生一个3.2倍电阻值常数(resistance constant)的电阻值,也就是,3.2千欧姆,而,信号1-1-0-0-0可以产生5.333倍电阻值常数的电阻值,也就是,5.333千欧姆。其中,使用较低的常数电阻值就可以导致较高的补偿电流,而使用较高的常数电阻值就可以导致一个较低的补偿电流。当输入一个1-0-0-0-0信号时,补偿电流的值可以是电源电压值的1/16000倍。当然,为了获得更高的分辨率,就需要使用更多的切换式电阻单元311,反之,减少切换式电阻单元311的数量就会降低分辨率。低噪声直流偏移校准电路310可以用于可编程增益放大器,或者如图5所示,可以将其应用到另一个接收级500,而接收级可以是低噪声放大器(Low Noise Amplifier,LNA),混频器(mixer),或者通道选择滤波器(channel-select filter)。
当考虑到电源供应器抵抗比例(Power Supply Rejection Ratio,PSRR)和用在低噪声直流偏移校准电路310中的电阻阵列规模(size)的时候,形如图4的架构就变得比较有优势了。图4是根据本发明的第二实施例的一个低噪声直流偏移校准电路310的示意图。如图4所示的低噪声直流偏移校准电路310,由两个梯形电阻(R-2R)电阻阵列组成,其中,两个梯形电阻阵列的第一端分别耦接到第一电源电压的第一端和第二电源电压的第一端。在此实施例中,第一电源电压可以是一个带隙(band-gap)电压,而第二电源电压可以是地。梯形电阻阵列可以通过多个第一切换器和多个第二切换器,而切换到运算放大器300的第一输入端op_in和第二输入端op_in。如图4所示,每个梯形电阻阵列都可以由多个第一电阻,和多个第二电阻以及一个第三电阻313组成。其中,多个第一电阻具有第一电阻值,即R,多个第二电阻具有第二电阻值,而上述第二电阻值大致是第一电阻值的二倍,即2R,第三电阻313具有第二电阻值,即2R。多个第一电阻串联连接,串联后的第一端形成了R-2R电阻阵列的第一端,而串联后的第二端耦接到第二电阻。每相邻的第一电阻对形成一个节点,除了上面已经提到的连接到串联的第一电阻的第二端的一个第二电阻之外,其余每个第二电阻分别耦接到节点上。每个第二电阻都耦接到多个第一切换器中的一个和多个第二切换器中的一个。而且,可以通过打开多个第一切换器和第二切换器,将多个第二电阻耦接到放大器的第一输入端或者第二输入端,或者通过关闭多个第一切换器和第二切换器,将多个第二电阻和放大器的第一输入端和第二输入端断开。一个梯形电阻阵列的第三电阻313耦接到放大器的第一输入端,另一个梯形电阻阵列耦接到放大器的第二个输入端。多个第三电阻313可以通过多个第三切换器312,分别耦接到放大器的第一输入端或者第二输入端。第三切换器312通常情况下可以是打开状态(关闭)。尽管如此,可以使用短路代替第三切换器312。
如图4中的实施例所示,梯形电阻阵列可以是5位控制的电阻阵列,而相应的电流分辨率的计算如下:
其中,由低噪声直流偏移校准电路310提供输入电流inp和inn,Vbg为电源电压,Vcm为共模电压,b0-b4为用于电阻阵列的控制位,Vdac为用于切换器的控制信号,1LSB为一个最小有效位,或者电流分辨率。当然,可以通过在低雑讯直流偏移校准电路310上增加更多的梯形电阻的分支使1LSB更为精确。或者,通过从低雑讯直流偏移校准电路310上移除梯形电阻分支而使最小有效位1LSB更为粗略。
可以经由互补金氧半导体(CMOS)工艺或者其他任何适当的工艺而制造低雑讯直流偏移校准电路和相关的接收级,该低雑讯直流偏移校准电路和相关的接收级,使用切换式电阻或者梯形电阻阵列,进而提供直流偏移补偿电流,由于减少了闪烁噪声而保持了增强的噪声性能。
本发明虽以具体实施例揭露如上,然其并非用以限定本发明的范围,任何本领域技术人员,如果用于教学目的,可以对此装置和方法进行修正和修改。因此本发明的保护范围当视所附的权利要求所界定者为准。
Claims (14)
1.一种直流偏移校准电路,其特征在于,该直流偏移校准电路包含:
第一电阻,该第一电阻的第一端耦接到第一电源电压;
第一切换器,该第一切换器将该第一电阻的第二端耦接到放大器的第一输入端;
第二电阻,该第二电阻的第一端耦接到第二电源电压;
第二切换器,该第二切换器将该第二电阻的第二端耦接到该放大器的第二输入端。
2.根据权利要求1所述的直流偏移校准电路,其特征在于,该第一电阻和该第二电阻是多晶硅电阻、工作在线性区域的晶体管或者多晶硅电阻与工作在线性区域的晶体管的组合,该第一切换器和该第二切换器都是晶体管。
3.根据权利要求1所述的直流偏移校准电路,其特征在于,该第一电阻和该第二电阻具有大致相等的电阻值。
4.一种电子接收级装置,其特征在于,该电子接收级装置包含:
运算放大器;
第一反馈电阻,该第一反馈电阻耦接在该运算放大器第一输出端和该运算放大器第一输入端之间;
第二反馈电阻,该第二反馈电阻耦接在该运算放大器的第二输出端和该运算放大器的第二输入端之间;以及
直流偏移校准电路,该直流偏移校准电路包含:第一电阻,该第一电阻的第一端耦接到第一电源电压;第一切换器,该第一切换器将该第一电阻的第二端耦接到该运算放大器的该第一输入端;第二电阻,该第二电阻的第一端耦接到第二电源电压;以及第二切换器,该第二切换器将该第二电阻耦接到该运算放大器的该第二输入端。
5.根据权利要求4所述的接收级装置,其特征在于,该第一电阻和该第二电阻均为多晶硅电阻,该第一切换器和该第二切换器均为晶体管。
6.根据权利要求4所述的接收级装置,其特征在于,该第一电阻和该第二电阻具有大致相等的电阻值。
7.根据权利要求4所述的接收级装置,其特征在于,该接收级是可编程增益放大器、混频器或低通滤波器。
8.一种直流偏移校准电路,其特征在于,该直流偏移校准电路包含:
二梯形电阻阵列,二梯形电阻阵列的一者的第一端耦接到第一电源电压,二梯形电阻阵列的另一者的第一端耦接到第二电源电压,其中,二梯形电阻阵列的每一者皆包含:多个串联连接的第一电阻,该多个第一电阻的第一端形成了该梯形电阻阵列的该第一端,该多个第一电阻中的每一个都具有第一电阻值,该多个第一电阻的每一相邻对皆形成一节点;多个第二电阻,该多个第二电阻中一者的第一端耦接到该多个第一电阻的第二端,该多个第二电阻中所述一者除外的其余多个的第一端,皆分别耦接到每一节点,该多个第二电阻的每一者都具有第二电阻值,而该第二电阻值大致是该第一电阻值的二倍;以及第三电阻,该第三电阻具有该第二电阻值,该第三电阻的第一端耦接到该多个第一电阻的该第二端;多个第一切换器,该多个第一切换器的第一端分别耦接到该多个第二电阻的该第二端,该多个第一切换器中每一者的该第二端都耦接到运算放大器的第一输入端;以及多个第二切换器,该多个第二切换器的该第一端耦接到该多个第二电阻的该第二端,该多个第二切换器中每一者的第二端都耦接到该运算放大器的第二输入端;其中,二梯形电阻阵列中一者的该第三电阻的第二端耦接到该运算放大器的该第一输入端,二梯形电阻阵列的另一者的该第三电阻的第二端耦接到该运算放大器的该第二端。
9.根据权利要求8所述的直流偏移校准电路,其特征在于,该直流偏移校准电路还包含第三切换器,该第三切换器的第一端耦接到该二梯形电阻阵列其中一者的该第三电阻的该第二端,该第三切换器的第二端耦接到该运算放大器的该第一输入端。
10.根据权利要求8所述的直流偏移校准电路,其特征在于还包含第三切换器,该第三切换器的第一端耦接到该二梯形电阻阵列中另一者的该第三电阻的该第二端,该第三切换器的第二端则耦接到该运算放大器的该第二端。
11.根据权利要求8所述的直流偏移校准电路,其特征在于,该多个第一电阻和该多个第二电阻是多晶硅电阻,也可以是工作在线性区域的晶体管,或者是多晶硅电阻和工作在线性区域的晶体管的组合。该多个切换器是晶体管。
12.一种电子接收级装置,其特征在于包含:
运算放大器;
第一反馈电阻,该第一反馈电阻耦接在该运算放大器的第一输出端和该运算放大器的第一输入端之间;
第二反馈电阻,该第二反馈电阻耦接到该运算放大器的第二输出端和该运算放大器的第二输入端之间;以及
直流偏移校准电路,该直流偏移校准电路包含:二梯形电阻阵列,该二梯形电阻阵列中一者的第一端耦接到第一电源电压,该二梯形电阻阵列中另一者的第一端耦接到第二电源电压,该二梯形电阻阵列中每一者皆包含:多个串联连接的第一电阻,该多个第一电阻的第一端形成了该二梯形电阻阵列中一者的该第一端,该多个第一电阻中每一者都具有第一电阻值,而该多个第一电阻中每一相邻对形成一节点;以及多个第二电阻,该多个第二电阻中的两者的第一端耦接到该多个第一电阻的一第二端,而该多个第二电阻中所述两者除外的其余多个的第一端分别耦接到每一节点,该多个第二电阻中每一者皆具有一第二电阻值,而该第二电阻值大致是该第一电阻值的二倍;以及多个切换器,该多个切换器的每一者的第一端,分别耦接到该多个第二电阻的第二端,该多个切换器中每一者的第二端都耦接到放大器的输入端。
13.根据权利要求12所述的电子接收级装置,其特征在于,该多个第一电阻和该多个第二电阻是多晶硅电阻,也可以是工作在线性区域的晶体管,或者是多晶硅电阻和工作在线性区域的晶体管的组合,该多个切换器是晶体管。
14.根据权利要求12所述的电子接收级装置,其特征在于,该接收级是可编程增益放大器、混频器或低通滤波器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/168,159 US7737775B2 (en) | 2008-07-07 | 2008-07-07 | Low-noise DC offset calibration circuit and related receiver stage |
US12/168,159 | 2008-07-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101626251A true CN101626251A (zh) | 2010-01-13 |
CN101626251B CN101626251B (zh) | 2012-10-03 |
Family
ID=41463900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100009058A Active CN101626251B (zh) | 2008-07-07 | 2009-01-21 | 直流偏移校准电路以及电子接收级装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7737775B2 (zh) |
CN (1) | CN101626251B (zh) |
TW (1) | TWI368395B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104467686A (zh) * | 2014-12-04 | 2015-03-25 | 锐迪科微电子科技(上海)有限公司 | 一种低功耗、低噪声的混频器 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8698555B2 (en) * | 2010-11-19 | 2014-04-15 | Marvell World Trade Ltd. | Low distortion variable gain amplifier (VGA) |
WO2019056275A1 (en) * | 2017-09-21 | 2019-03-28 | Texas Instruments Incorporated | PROGRAMMABLE GAIN AMPLIFIER AND DELTA SIGMA CONTAINING PGA ANALOG TO DIGITAL CONVERTER |
JP2020010088A (ja) * | 2018-07-03 | 2020-01-16 | エイブリック株式会社 | 差動増幅回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6545534B1 (en) * | 2001-02-13 | 2003-04-08 | Analog Devices, Inc. | Low voltage variable gain amplifier with constant input impedance and adjustable one-pole filtering characteristic |
US6900686B1 (en) * | 2003-06-05 | 2005-05-31 | Marvell International Ltd. | Analog switching circuit |
JP4258430B2 (ja) * | 2003-06-27 | 2009-04-30 | 日本ビクター株式会社 | 電流センサ |
KR100584959B1 (ko) * | 2004-12-03 | 2006-05-29 | 삼성전기주식회사 | 모니터링 포토 다이오드의 오프셋 보상 회로 |
US7352238B2 (en) * | 2006-06-21 | 2008-04-01 | Newport Media, Inc. | dB-linear analog variable gain amplifier (VGA) realization system and method |
-
2008
- 2008-07-07 US US12/168,159 patent/US7737775B2/en active Active
-
2009
- 2009-01-14 TW TW098101198A patent/TWI368395B/zh not_active IP Right Cessation
- 2009-01-21 CN CN2009100009058A patent/CN101626251B/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104467686A (zh) * | 2014-12-04 | 2015-03-25 | 锐迪科微电子科技(上海)有限公司 | 一种低功耗、低噪声的混频器 |
Also Published As
Publication number | Publication date |
---|---|
TWI368395B (en) | 2012-07-11 |
CN101626251B (zh) | 2012-10-03 |
TW201004150A (en) | 2010-01-16 |
US7737775B2 (en) | 2010-06-15 |
US20100001792A1 (en) | 2010-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8000676B2 (en) | Second intercept point (IP2) calibrator and method for calibrating IP2 | |
Hollman et al. | A 2.7-V CMOS dual-mode baseband filter for PDC and WCDMA | |
US7956680B2 (en) | Low-noise DC offset calibration circuit and related receiver stage | |
KR20060122915A (ko) | 자동 이득 제어를 갖는 무선 주파수 저잡음 증폭기 | |
US20090167579A1 (en) | D/a conversion circuit | |
JP2007074121A (ja) | 増幅器及び相互コンダクタンス制御方法 | |
US8368458B2 (en) | Impedance tuning apparatus | |
CN101626251B (zh) | 直流偏移校准电路以及电子接收级装置 | |
WO2015169335A1 (en) | A resistor network and mixer circuits with programble gain. | |
US7696786B2 (en) | Precision differential level shifter | |
CN102498672B (zh) | 包括门坎值产生电路的集成电路、电子装置以及方法 | |
JP2011091572A (ja) | 可変利得増幅回路 | |
US20110133837A1 (en) | Variable gain amplifier | |
KR100732068B1 (ko) | 지수적인 선형성을 갖는 가변 이득 증폭기 | |
CN102354241A (zh) | 电压/电流转换电路 | |
US20050240368A1 (en) | Calibration circuit and method for filter bandwidth which is parasitic capacitance sensitive or insensitive | |
US8415971B2 (en) | Transceiving circuit and transceiving circuit resistance calibration method | |
JPWO2010041353A1 (ja) | 差動スイッチ、d/aコンバータ、半導体集積回路、および通信機器 | |
JP2007235525A (ja) | 可変利得増幅回路および半導体集積回路および出力電力調整回路および出力電力調整方法および送信機および受信機および送受信機 | |
US8289080B2 (en) | Current-mode amplifier | |
TWI485976B (zh) | Semiconductor integrated circuit and trusted device | |
JP6820094B2 (ja) | 半導体集積回路装置及びそのスクリーニング方法並びにオペアンプ | |
US8022758B2 (en) | Impedance matching circuit and method thereof | |
US20040239545A1 (en) | AFE device with adjustable bandwidth filtering functions | |
CN111294012B (zh) | 电容器电路及电容倍增式滤波器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |