CN101625890B - 操作磁随机存取存储器装置的方法 - Google Patents

操作磁随机存取存储器装置的方法 Download PDF

Info

Publication number
CN101625890B
CN101625890B CN200910158688.5A CN200910158688A CN101625890B CN 101625890 B CN101625890 B CN 101625890B CN 200910158688 A CN200910158688 A CN 200910158688A CN 101625890 B CN101625890 B CN 101625890B
Authority
CN
China
Prior art keywords
magnetoresistive structures
electric current
random access
access memory
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910158688.5A
Other languages
English (en)
Other versions
CN101625890A (zh
Inventor
金洸奭
徐顺爱
金起园
黄仁俊
申炯淳
李昇妍
李丞晙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101625890A publication Critical patent/CN101625890A/zh
Application granted granted Critical
Publication of CN101625890B publication Critical patent/CN101625890B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明提供了一种操作包括磁阻结构和开关结构的磁随机存取存储器装置的方法。根据所述方法，当提供电流以将数据写入到磁阻结构时，可以通过控制开关结构的栅极电压来减小根据电流方向的电流变化。

Description

操作磁随机存取存储器装置的方法
本申请要求于2008年7月10日在韩国知识产权局提交的第10-2008-0067205号韩国专利申请的优先权，其全部内容通过引用包含于此。
技术领域
本发明涉及一种操作磁随机存取存储器装置的方法。
背景技术
随着信息产业的发展，需要处理大量的信息，因此，对高容量信息存储介质的需求持续增长。随着对高容量信息存储介质的需求的增长，已经开展了对具有高的数据存储速度的小尺寸信息存储介质的研究，结果是开发了各种类型的传统信息存储装置。
传统信息存储装置主要可以分为易失性信息存储装置和非易失性信息存储装置。在易失性信息存储装置中，当断开电源时，存储的信息被擦除。然而，易失性信息存储装置可以高速写入和读取信息。在非易失性信息存储装置中，当断开电源时，存储的信息不被擦除。
易失性信息存储装置可以为动态随机存取存储器(DRAM)。硬盘驱动器(HDD)和非易失性随机存取存储器(RAM)为非易失性数据存储装置。磁随机存取存储器(MRAM)为非易失性信息存储装置，磁随机存取存储器可以利用基于自旋相关电子输运现象的磁阻效应。
传统的MRAM装置可以包括彼此连接的磁阻结构和开关结构。磁阻结构可以包括反铁磁层、固定层(pinned layer)、非磁层和自由层，开关结构可以为晶体管。
MRAM装置可以利用自旋转移矩(STT)现象来处理高写入电流的问题，并可以提高集成度和选择性。在STT中，可以利用电子的自旋转移通过允许自旋极化的电流在MRAM装置中流动来使MRAM装置的自由层转换到期望的方向。由于要求的电流随单元尺寸的减小而减小，因此可以实现致密化(densification)。
然而，利用STT现象转换MRAM装置需要的临界电流密度对于要商业化的磁存储装置来说太大。如果磁阻结构的自由层以与固定层的方向不同的方向被磁化，则电阻太大。如果自由层以与固定层的方向相同的方向被磁化，则电阻太小。由于电阻可以依赖磁场的方向而极大地变化，因此在磁阻结构中流动的电流会变得不对称。
传统的MRAM装置可以具有包括源极、漏极、栅极电极的晶体管结构和连接到源极或漏极的磁阻结构。磁阻结构可以连接到位线，栅极电极可以连接到字线。
在将信息写入到传统MRAM装置的过程中，经字线施加电压VDD而与要存储的数据无关。因此，由于磁阻结构被磁化的方向会导致源电压Vs改变。因此，在源极和漏极之间沿第一方向流动的电流值IDS可以与在源极和漏极之间沿第二方向流动的电流值IDS不同。
因此，由于在源极和漏极之间的电流值IDS的不同，导致流过磁阻结构的电流+I和-I的量变得不对称。因此，磁阻结构M的隧道势垒层可能破坏，或者可能不能保证执行写入操作需要的电流。
发明内容
示例实施例涉及磁随机存取存储器装置和操作磁随机存取存储器装置的方法。根据示例实施例的磁随机存取存储器装置可以包括磁阻结构和开关结构。
示例实施例包括操作磁随机存取存储器装置的方法，当将信息写入到磁随机存取存储器装置或从磁随机存取存储器装置擦除信息时，通过所述方法可以执行对称电流操作。
根据至少一些示例实施例，通过将第一电压施加到开关结构的栅极，以向磁阻结构提供沿第一方向的电流而将数据写入到磁阻结构，从而操作包括磁阻结构和开关结构的磁随机存取存储器装置。第一电压处于沿第一方向的电流与沿第二方向的电流相等的电平。
至少一个示例实施例提供了一种操作包括磁阻结构和开关结构的磁随机存取存储器装置的方法。所述方法包括通过沿从开关结构到磁阻结构的方向提供电流，并将第一栅极电压施加到开关结构的栅极来将第一数据写入到磁阻结构。通过沿从磁阻结构到开关结构的方向提供电流来将第二数据写入到磁阻结构。将第二栅极电压施加到开关结构的栅极来写入第二数据。第一栅极电压可以比第二栅极电压高。
开关结构可以包括：源极和漏极，位于基板上；栅极结构，形成在所述基板上并连接到所述栅极和漏极。磁随机存取存储器装置还可以包括用于改变栅极电压的驱动器电路。所述驱动器电路可以为NMOS字线驱动器电路或CMOS字线驱动器电路。
在操作磁随机存取存储器装置的方法的第一操作和第二操作中，在源极和漏极中流动的电流可以彼此相等。磁阻结构可以经导电塞电连接到源极或漏极，磁阻结构包括反铁磁层、固定层、非磁层和自由层。
附图说明
通过下面结合附图对示例实施例进行的描述，示例实施例将会变得清楚并更容易理解，附图中：
图1是根据示例实施例的磁随机存取存储器装置的结构的剖视图；
图2A和图2B是示出将数据写入到根据示例实施例的磁随机存取存储器装置的电路图；
图3A和图3B是示出根据示例实施例的磁随机存取存储器装置的驱动器电路的示图；
图4是示出根据示例实施例的磁随机存取存储器装置的电流产生器的电路图。
具体实施方式
从结合附图的详细描述中，将更清楚地理解本发明的示例实施例。
现在将参照附图更充分地描述本发明的各种示例实施例，附图中示出了本发明的一些示例实施例。在附图中，为清晰起见，会夸大层和区域的厚度。
这里公开了本发明的具体示例性实施例。然而，为了描述本发明的示例实施例，这里公开的特定的结构上和功能上的细节仅仅是代表性的。然而，可以以许多替换性的形式来实施本发明，且本发明不应该被解释为仅限于在此阐述的实施例。
因此，虽然示例实施例能够具有各种修改和可选择的形式，但是在附图中通过示例的方式示出了示例实施例的实施例，并且在这里将详细描述示例实施例的实施例。然而，应该理解的是，并不意图使本发明的示例实施例局限于公开的具体形式，而是相反，本发明的示例实施例将覆盖落入本发明范围内的所有修改、等同物和替换物。在附图的整个描述中，相同的标号表示相同的元件。
应该理解的是，虽然术语“第一”、“第二”等在这里可以用来描述各种元件，但是这些元件不应该受这些术语的限制。这些术语仅用来将一个元件与另一元件区别开。例如，在不脱离本发明示例实施例的范围的情况下，第一元件可被称为第二元件，类似地，第二元件可被称为第一元件。如这里所使用的，术语“和/或”包括一个或多个相关所列项目的任意组合和所有组合。
应该理解的是，当元件被称作“连接”或“结合”到另一元件时，该元件可以直接连接或结合到另一元件，或者可以存在中间元件。相反，当元件被称作“直接连接”或“直接结合”到另一元件时，不存在中间元件。应该以相似的方式理解用来描述元件之间的关系的其它词(例如“在...之间”相对“直接在...之间”、“与...相邻”相对“与...直接相邻”等)。
这里使用的术语仅为了描述具体实施例的目的，而不意图限制本发明的示例实施例。如这里所使用的，除非上下文另外清楚地指出，否则单数形式也意图包括复数形式。还将理解的是，当这里使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
还应该注意的是，在一些可选择的实施方式中，标示出的功能/动作可以不按照图中标示出的顺序发生。例如，根据所涉及的功能/动作，连续示出的两幅图实际上可以基本同时地执行，或者有时可以按照相反的顺序来执行。
此外，词语“化合物”指单独一种化合物或多种化合物。这些词用来表示一种或多种化合物，但也可以只表示单独一种化合物。
现在，为更具体地描述本发明的示例实施例，将参照附图详细描述本发明的各种实施例。然而，本发明不限于这些实施例，而是可以以各种形式实施。在附图中，如果层形成在另一层或基板上，则意味着所述层直接形成在另一层或基板上，或在它们之间设置有第三层。在下面的描述中，相同的标号表示相同的元件。
虽然已经以示出的目的公开了本发明的示例实施例，但本领域技术人员应该理解的是，在不脱离由权利要求公开的本发明的范围和精神的情况下，可以作出各种修改、添加和替换。
图1是磁随机存取存储器(MRAM)装置的结构的剖视图。
参照图1，MRAM装置10可以包括形成在基板11上的第一杂质区12a和第二杂质区12b以及形成在基板11上的栅极绝缘层13和栅极电极14。第一层间绝缘层15可以形成在基板11和栅极电极14上。导电塞16可以穿过第一层间绝缘层15形成在第二杂质区12b上。导电塞16可以形成在第一杂质区12a或第二杂质区12b上。第一杂质区12a和第二杂质区12b可以起到源极/漏极对的作用。磁阻结构17可以形成在导电塞16上。
磁阻结构17可以包括反铁磁层、固定层、非磁层和自由层。具体地讲，反铁磁层可以将固定层的磁化方向固定，反铁磁层由诸如IrMn、FeMn、NiMn或PtMn的材料形成。固定层为这样的层，即，在固定层中，磁化方向可以由反铁磁层固定，固定层和自由层可以由NiFe、CoFe等形成。
如果磁阻结构17为巨磁阻(GMR)结构，则非磁层可以由诸如Cu的非磁性材料形成。如果磁阻结构17为隧道磁阻(TMR)结构，则非磁层可以由Al氧化物、Mg氧化物等形成。第二层间绝缘层18可以形成在磁阻结构17的一侧上，位线19可以形成在磁阻结构17和第二层间绝缘层18上。
虽然在图1中未示出，但栅极电极14可以连接到字线，源极连接到共线。
以下，将参照附图更充分地描述根据本发明实施例的操作MRAM装置的方法。
图2A和图2B是根据示例实施例的示出将第一数据和第二数据分别写入到MRAM装置的电路图。如图2A和图2B所示，根据MRAM装置20，在执行写入数据的写入操作时，不管电流方向如何，可以通过控制栅极电压来保持恒定电流值。具体地讲，当将电流提供到磁阻结构以写入数据时，可以依电流方向来改变晶体管的栅极电压Vg以使电流变化最小化，因此，不管电流方向如何，保持了恒定的栅-源电压Vgs。MRAM装置20可以具有与图1中示出的MRAM装置10相似的构造。
如图2A和图2B所示，MRAM装置20可以包括开关结构25和磁阻结构M。例如，开关结构25可以为晶体管。开关结构25可以包括栅极G、漏极D和源极S。参照图2A，当沿从开关结构25到磁阻结构M的方向提供电流+I1以写入例如“1”的第一数据时，电子从位线BL流过磁阻结构M。在这点上，电连接到磁阻结构M的杂质区为源极S。
参照图2B，当沿从位线BL经过磁阻结构M到开关结构25的方向提供电流-I2以将例如“0”的第二数据写入磁阻结构M时，电子从漏极D通过磁阻结构M流到位线BL。图2A中的开关结构25的源极S和漏极D的位置与图2B中的开关结构25的源极S和漏极D的位置相反。因此，如果向图2A和图2B中的字线WL施加相同的栅极电压Vg，则+I1和-I2的值会明显不同。
具体地讲，如果磁阻结构M具有电阻RM，则图2A中的源极电压Vs为RM*I(伏特)，但图2B中的源极电压Vs接近0(伏特)。如果由在图2A和图2B的操作中源极电压Vs的不同导致栅源电压Vgs不同，则会导致在磁阻结构M中流动的电流+I1和-I2的值之间的不对称。例如，如果MRAM装置20是基于电流+I1的值设计的，则电流-I2的值会变得如此之大以至于磁阻结构M的非磁层可能破坏。另一方面，如果MRAM装置20是基于电流-I2的值设计的，则电流+I1的值会变得如此之低以至于在磁阻结构M中可能不能容易地执行数据输入。
因此，如果将第一数据写入到MRAM装置20，则可以通过字线WL施加栅极电压V1。如果将第二数据写入到MRAM装置，则通过字线WL施加栅极电压V2。栅极电压V1可以比栅极电压V2大。可以控制栅极电压V1和栅极电压V2，以使当将第一数据和第二数据写入到磁阻结构M中时，分别流在源极S和漏极D中的电流+I1和-I2的值彼此相等。因此，电流-I2的值与电流+I1的值相等。
具体地，栅极电压V1和V2可以如下地设定。首先，制造如图1所示的包括晶体管结构和磁阻结构的MRAM装置。然后，如图2A所示，可以设定用于提供+I1的源漏电流IDS的栅极电压V1，源漏电流IDS可以将信息写入到磁阻结构M。然后，如图2B所示，可以设定用于提供-I2的源漏电流IDS的栅极电压V2，源漏电流IDS可以将信息写入到磁阻结构M。在这点上，可以这样设定栅极电压V1和V2，即，为了对称的电流操作，使+I1和-I2彼此相等。因此，如果电流从源极S或漏极D流到磁阻结构M，则可以通过控制栅极电压V1和V2来抑制由电流方向导致的电压降。
因此，当将第一数据和第二数据写入到磁阻结构M时，在源极S和漏极D中流动的电流可以彼此相等。即，由于对称电流操作可以稳定地设计电路。
图3A和图3B是示出根据本发明实施例的MRAM装置的驱动器电路的示图，其中，电压被施加到字线WL。使用字线驱动器来向字线WL施加电压。图3A示出的是NMOS字线驱动器电路40，图3B示出的是CMOS字线驱动器电路50。根据示例实施例的操作MRAM装置的方法可以选择性地使用NMOS字线驱动器或COMS字线驱动器。在图3A和图3B中，MWL和MWLb是用来选择多条字线WL中连接到Φi的一条的信号，MWL和MWLb是由行地址解码器产生的信号。例如，如果MWL为高，则将电压施加到字线WL，Φi是用于控制栅极电压的地址信号。如果MWL为低，则将地电压施加到字线WL。参照图3A，电压仅Φi通过NMOS施加到字线WL，如果MWL电压不比Φi电压大，则产生由NMOS的阈值电压导致的电压降。参照图3B，通过将PMOS并联，不产生电压降。
参照图3A和图3B，当输入数据“1”时，可以将电压V1施加到字线WL。当输入数据“0”时，可以施加电压V2到字线WL。在这点上，可以基于与选择的行地址对应的信号通过驱动器电路产生栅极电压。例如，可以将电压V1或V2施加到字线WL。
图4是示出Φi信号产生器60的电路图。参照图4，从行地址预解码器65接收行地址信号ФXib。Φi信号允许利用来自有源发生器70的ACTb信号来施加电压V1和V2中的一个，从而控制排列有字线WL的有源区。当写入“1”时，可以启用信号D，当写入数据“0”时，可以启用信号Db。Φi信号产生器60根据数据“1”和“0”将电压V1和V2传递到图3A和图3B中示出的电路，以将电压V1或V2施加到字线WL。
在MRAM装置20的读取操作中，可以停用信号D和信号Db。
根据操作MRAM装置的方法，当执行用于输入数据的写入操作时，可以通过控制栅极电压来减小根据电流方向的电流变化。
虽然已经参照在附图中示出的示例实施例具体示出并描述了示例实施例，但是本领域普通技术人员应该理解的是，在不脱离由权利要求限定的本发明的精神和范围的情况下，这里可以在形式和细节上作出各种改变。

Claims (8)

1.一种操作包括磁阻结构和开关结构的磁随机存取存储器装置的方法，所述方法包括如下步骤：
通过字线将第一栅极电压施加到开关结构的栅极，以通过位线向磁阻结构提供沿第一方向的电流，从而将第一数据写入到磁阻结构；
通过字线将第二栅极电压施加到开关结构的栅极，以通过位线向磁阻结构提供沿第二方向的电流，从而将第二数据写入到磁阻结构，第一栅极电压处于沿第一方向的电流与沿第二方向的电流相等的电平，所述沿第二方向的电流用来将第二数据写入到磁阻结构中。
2.如权利要求1所述的方法，其中，第一栅极电压比第二栅极电压高。
3.如权利要求1所述的方法，其中，开关结构包括：源极和漏极，位于基板上；栅极，形成在基板上并连接到所述源极和漏极。
4.如权利要求3所述的方法，其中，磁随机存取存储器装置包括用于改变栅极电压的驱动器电路。
5.如权利要求4所述的方法，其中，驱动器电路为NMOS字线驱动器电路或CMOS字线驱动器电路。
6.如权利要求3所述的方法，其中，磁阻结构经导电塞电连接到源极或漏极，磁阻结构包括反铁磁层、固定层、非磁层和自由层。
7.如权利要求6所述的方法，其中，磁随机存取存储器装置还包括：
第一层间绝缘层，形成在基板和栅极上；
第一杂质区和第二杂质区，形成在基板上，其中，
导电塞穿过第一层间绝缘层形成在第二杂质区上。
8.如权利要求1所述的方法，所述方法还包括如下步骤：
通过驱动器电路基于与选择的行地址对应的信号产生第一电压。
CN200910158688.5A 2008-07-10 2009-07-09 操作磁随机存取存储器装置的方法 Active CN101625890B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2008-0067205 2008-07-10
KR1020080067205 2008-07-10
KR20080067205A KR101493868B1 (ko) 2008-07-10 2008-07-10 자기 메모리 소자의 구동 방법

Publications (2)

Publication Number Publication Date
CN101625890A CN101625890A (zh) 2010-01-13
CN101625890B true CN101625890B (zh) 2014-04-02

Family

ID=41505011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910158688.5A Active CN101625890B (zh) 2008-07-10 2009-07-09 操作磁随机存取存储器装置的方法

Country Status (4)

Country Link
US (1) US8144504B2 (zh)
JP (1) JP2010020893A (zh)
KR (1) KR101493868B1 (zh)
CN (1) CN101625890B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8644055B2 (en) * 2010-12-09 2014-02-04 Infineon Technologies Ag Nonvolatile memory with enhanced efficiency to address asymetric NVM cells
JP5183814B1 (ja) * 2012-06-28 2013-04-17 株式会社アドバンテスト スイッチ装置および試験装置
US20140361790A1 (en) * 2013-06-11 2014-12-11 Advantest Corporation Drive circuit, switch apparatus, and test apparatus
WO2018148342A1 (en) 2017-02-07 2018-08-16 Essenlix Corporation Compressed open flow assay and use
CN111433606B (zh) 2017-02-09 2024-05-24 上海宜晟生物科技有限公司 采用不同间距高度的测定
US10807095B2 (en) 2017-10-26 2020-10-20 Essenlix Corporation Making and tracking assay card
US11609224B2 (en) 2017-10-26 2023-03-21 Essenlix Corporation Devices and methods for white blood cell analyses
US11237113B2 (en) 2017-10-26 2022-02-01 Essenlix Corporation Rapid pH measurement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1412847A (zh) * 2001-10-18 2003-04-23 三星电子株式会社 单晶体管型磁随机存取存储器及其操作和制造方法
WO2007050679A2 (en) * 2005-10-27 2007-05-03 Grandis, Inc. Current driven switched magnetic storage cells having improved read and write margins and magnetic memories using such cells
CN101075628A (zh) * 2006-05-18 2007-11-21 株式会社日立制作所 半导体器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6324093B1 (en) * 2000-09-15 2001-11-27 Hewlett-Packard Company Write-once thin-film memory
JP2002170377A (ja) 2000-09-22 2002-06-14 Mitsubishi Electric Corp 薄膜磁性体記憶装置
DE10123593C2 (de) 2001-05-15 2003-03-27 Infineon Technologies Ag Magnetische Speicheranordnung
DE60323144D1 (de) 2002-11-27 2008-10-02 Nxp Bv Stromumlenkschema für einen seriell programmierten mram
JP2005064050A (ja) 2003-08-14 2005-03-10 Toshiba Corp 半導体記憶装置及びそのデータ書き込み方法
KR100782944B1 (ko) 2003-12-30 2007-12-07 심정칠 저전력용 자기 메모리소자
US7468906B2 (en) * 2005-09-13 2008-12-23 Northern Lights Semiconductor Corp. Word driver and decode design methodology in MRAM circuit
WO2008018266A1 (fr) 2006-08-07 2008-02-14 Nec Corporation MRAM à ligne de commande de mots à potentiel variable
US7742329B2 (en) * 2007-03-06 2010-06-22 Qualcomm Incorporated Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory
US7764537B2 (en) * 2007-04-05 2010-07-27 Qualcomm Incorporated Spin transfer torque magnetoresistive random access memory and design methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1412847A (zh) * 2001-10-18 2003-04-23 三星电子株式会社 单晶体管型磁随机存取存储器及其操作和制造方法
WO2007050679A2 (en) * 2005-10-27 2007-05-03 Grandis, Inc. Current driven switched magnetic storage cells having improved read and write margins and magnetic memories using such cells
CN101075628A (zh) * 2006-05-18 2007-11-21 株式会社日立制作所 半导体器件

Also Published As

Publication number Publication date
CN101625890A (zh) 2010-01-13
US8144504B2 (en) 2012-03-27
KR101493868B1 (ko) 2015-02-17
US20100008130A1 (en) 2010-01-14
KR20100006888A (ko) 2010-01-22
JP2010020893A (ja) 2010-01-28

Similar Documents

Publication Publication Date Title
CN106875969B (zh) 磁存储器
US7800942B2 (en) Method and system for providing a magnetic element and magnetic memory being unidirectional writing enabled
CN101625890B (zh) 操作磁随机存取存储器装置的方法
JP5046194B2 (ja) ワード線駆動電位可変のｍｒａｍ
US7742328B2 (en) Method and system for providing spin transfer tunneling magnetic memories utilizing non-planar transistors
US8289746B2 (en) MRAM diode array and access method
US9734884B2 (en) Method for writing to a magnetic tunnel junction device
JP4290494B2 (ja) 半導体記憶装置
US7633796B2 (en) Storage element and memory
US20180151210A1 (en) Shared source line architectures of perpendicular hybrid spin-torque transfer (stt) and spin-orbit torque (sot) magnetic random access memory
US7613036B2 (en) Memory element utilizing magnetization switching caused by spin accumulation and spin RAM device using the memory element
US7457149B2 (en) Methods and apparatus for thermally assisted programming of a magnetic memory device
WO2010095589A1 (ja) 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
WO2011065323A1 (ja) 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
US7613034B2 (en) Magnetic memory and method for reading-writing information from-to magnetic storage element
JP2004348826A (ja) 磁気記憶装置
JP5140859B2 (ja) 半導体装置
KR101497541B1 (ko) 자기 메모리 소자 및 정보 기록 방법
KR20120087717A (ko) 자기 저항 메모리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant