CN101609805A - 柔性凸垫芯片封装凸块结构的形成方法 - Google Patents
柔性凸垫芯片封装凸块结构的形成方法 Download PDFInfo
- Publication number
- CN101609805A CN101609805A CNA2009100276218A CN200910027621A CN101609805A CN 101609805 A CN101609805 A CN 101609805A CN A2009100276218 A CNA2009100276218 A CN A2009100276218A CN 200910027621 A CN200910027621 A CN 200910027621A CN 101609805 A CN101609805 A CN 101609805A
- Authority
- CN
- China
- Prior art keywords
- chip
- convex pad
- flexible convex
- transition zone
- mid portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明涉及一种柔性凸垫芯片封装凸块结构的形成方法,属芯片封装技术领域。所述方法包括以下工艺过程:将柔性凸垫设置于所述芯片电极表面的中间部分以及与所述芯片电极表面的中间部分接合位置处的芯片表面保护层表面,然后将过渡层复合于柔性凸垫上,最后将焊球向上凸出设置于过渡层上。本发明方法形成的柔性凸垫芯片封装凸块结构在不影响电性能的前提下,对所受应力起到吸收和缓和作用。本发明方法工艺相对简单。
Description
(一)技术领域
本发明涉及一种柔性凸垫芯片封装凸块结构的形成方法。属芯片封装技术领域。
(二)背景技术
随着芯片封装技术的发展,出现了许多种类的芯片封装凸块,如焊球凸块、铜柱凸块等。
这类封装凸块的结构具有这样的特点:芯片电极上是厚度为数百纳米的阻挡层和种子层,阻挡层和种子层上是数微米至数十微米的电镀金属层,电镀金属层上是焊球。这类芯片封装凸块基本上都是依次通过以下方法形成的:在芯片上溅射金属阻挡层和种子层,在种子层上涂覆光刻胶,在光刻胶上开出窗口,通过电镀的方式在光刻胶开口内形成电镀金属层,去除光刻胶和光刻胶下的阻挡层和种子层,然后在电镀金属层上形成焊球。
这类凸块的结构以及形成方式导致两个方面的问题:
(1)芯片抵抗应力能力差
凸块整体上具有较大的刚性,当受到应力作用时,阻挡层、种子层和电镀金属层都很难通过形变来吸收和缓冲应力,容易导致芯片凸块或芯片内部断裂而失效。
(2)工艺复杂
由于需要用到凸块电镀工艺,增加了整个凸块工艺的复杂程度。
(三)发明内容
本发明在于克服上述不足,提供一种具有较佳的抵抗应力能力、且工艺相对简单的柔性凸垫芯片封装凸块结构的形成方法。
本发明的目的是这样实现的:一种柔性凸垫芯片封装凸块结构的形成方法,所述凸块结构包括芯片本体、芯片电极、芯片表面保护层、柔性凸垫、过渡层以及焊球,所述芯片电极嵌置于芯片本体上,芯片表面保护层复合在芯片本体表面以及芯片电极表面外周边,而芯片电极表面的中间部分露出芯片表面保护层,所述柔性凸垫设置于所述芯片电极表面的中间部分以及与所述芯片电极表面的中间部分接合位置处的芯片表面保护层表面,所述过渡层复合于柔性凸垫上,所述焊球向上凸出设置于过渡层上,所述方法包括以下工艺过程:将柔性凸垫设置于所述芯片电极表面的中间部分以及与所述芯片电极表面的中间部分接合位置处的芯片表面保护层表面,然后将过渡层复合于柔性凸垫上,最后将焊球向上凸出设置于过渡层上;
所述柔性凸垫的实现方式为:在芯片表面保护层和芯片电极露出芯片表面保护层处涂覆柔性材料,然后依次通过曝光、显影和固化,使得柔性材料有选择的固结芯片电极表面的中间部分以及与所述芯片电极表面的中间部分接合位置处的芯片表面保护层表面,或:通过点胶和固化的方法,使得柔性材料有选择的固结芯片电极表面的中间部分以及与所述芯片电极表面的中间部分接合位置处的芯片表面保护层表面;
所述过渡层的实现方式为:在柔性凸垫完成后,利用溅射或蒸镀的方法在芯片表面保护层和所述柔性凸垫表面淀积一层或多层金属,这些淀积的金属层是钛、钛钨、钒、镍、铜、金及其它金属的一种或多种,然后通过涂覆光刻胶、曝光、显影、刻蚀和去胶的方法去除多余的金属,保留柔性凸垫上的金属过渡层;
所述焊球通过涂助焊剂、植球和回流的方法实现,或通过印刷焊膏和回流的方法实现。
本发明的有益效果是:
1、可靠性好
由于与晶圆连接处是柔性凸垫,当受到热不匹配力或外力作用时,柔性凸垫起吸收和缓冲应力的作用,就有助于整个封装体具备更高的抗温度循环和抗跌落能力,从而具有更好的可靠性。
2、工艺相对简单
通常制作焊球凸块和铜柱凸块时需要用到电镀及相关前处理工艺,控制来说相对复杂;本发明提出的新型柔性凸垫封装凸块结构不需要电镀及相关前处理工艺,从而使整个工艺得到简化。
(四)附图说明
图1为本发明的过渡层部分包覆柔性凸垫,且焊球全部包覆过渡层示意图。
图2为本发明的过渡层全部包覆柔性凸垫,且焊球全部包覆过渡层示意图。
图3为本发明的过渡层全部包覆柔性凸垫,且焊球部分包覆过渡层示意图。
图中:芯片本体1、芯片电极2、芯片表面保护层3、柔性凸垫4、过渡层5、焊球6。
(五)具体实施方式
本发明柔性凸垫芯片封装凸块结构,主要由芯片本体1、芯片电极2、芯片表面保护层3、柔性凸垫4、过渡层5以及焊球6组成。所述芯片电极2嵌置于芯片本体1上,芯片表面保护层3复合在芯片本体1表面以及芯片电极2表面外周边,而芯片电极2表面的中间部分露出芯片表面保护层3,所述柔性凸垫4设置于所述芯片电极2表面的中间部分以及与所述芯片电极2表面的中间部分接合位置处的芯片表面保护层3表面,所述过渡层5复合于柔性凸垫4上,所述焊球6向上凸出设置于过渡层5上。
所述过渡层5全部或部分包覆于柔性凸垫4表面。
所述焊球6全部或部分包覆于过渡层5表面。
所述柔性凸垫4为导电高分子材料或者以高分子材料为基体的导电复合材料。
所述柔性凸垫4厚度在1μm~200μm。
所述过渡层5为单层或者多层金属材料。
所述过渡层5厚度在0.01μm~100μm。
其实现过程为:
将柔性凸垫4设置于所述芯片电极2表面的中间部分以及与所述芯片电极2表面的中间部分接合位置处的芯片表面保护层3表面,然后将过渡层5复合于柔性凸垫4上,最后将焊球6向上凸出设置于过渡层5上,
所述柔性凸垫4可以通过两种方式实现:
一、在芯片表面保护层3和芯片电极2露出芯片表面保护层3处涂覆柔性材料,然后依次通过曝光、显影和固化,使得柔性材料有选择的固结芯片电极(2)表面的中间部分以及与所述芯片电极2表面的中间部分接合位置处的芯片表面保护层3表面。
(二)、通过点胶和固化的方法,使得柔性材料有选择的固结芯片电极2表面的中间部分以及与所述芯片电极2表面的中间部分接合位置处的芯片表面保护层3表面。
所述过渡层5可以通过该方式实现:在柔性凸垫完成后,利用溅射或蒸镀的方法在芯片表面保护层3和所述柔性凸垫4表面淀积一层或多层金属,这些淀积的金属层可以是钛、钛钨、钒、镍、铜、金及其它金属的一种或多种;然后通过涂覆光刻胶、曝光、显影、刻蚀、去胶的方法去除多余的金属,保留柔性凸垫上的金属过渡层。
所述焊球6可以通过涂助焊剂、植球、回流的方法实现,也可以通过印刷焊膏、回流的方法实现。
Claims (7)
1、一种柔性凸垫芯片封装凸块结构的形成方法,其特征在于所述凸块结构包括芯片本体(1)、芯片电极(2)、芯片表面保护层(3)、柔性凸垫(4)、过渡层(5)以及焊球(6),所述芯片电极(2)嵌置于芯片本体(1)上,芯片表面保护层(3)复合在芯片本体(1)表面以及芯片电极(2)表面外周边,而芯片电极(2)表面的中间部分露出芯片表面保护层(3),所述柔性凸垫(4)设置于所述芯片电极(2)表面的中间部分以及与所述芯片电极(2)表面的中间部分接合位置处的芯片表面保护层(3)表面,所述过渡层(5)复合于柔性凸垫(4)上,所述焊球(6)向上凸出设置于过渡层(5)上,所述方法包括以下工艺过程:将柔性凸垫设置于所述芯片电极表面的中间部分以及与所述芯片电极表面的中间部分接合位置处的芯片表面保护层表面,然后将过渡层复合于柔性凸垫上,最后将焊球向上凸出设置于过渡层上;
所述柔性凸垫的实现方式为:在芯片表面保护层和芯片电极露出芯片表面保护层处涂覆柔性材料,然后依次通过曝光、显影和固化,使得柔性材料有选择的固结芯片电极表面的中间部分以及与所述芯片电极表面的中间部分接合位置处的芯片表面保护层表面,或:通过点胶和固化的方法,使得柔性材料有选择的固结芯片电极表面的中间部分以及与所述芯片电极表面的中间部分接合位置处的芯片表面保护层表面;
所述过渡层的实现方式为:在柔性凸垫完成后,利用溅射或蒸镀的方法在芯片表面保护层和所述柔性凸垫表面淀积一层或多层金属,这些淀积的金属层是钛、钛钨、钒、镍、铜、金及其它金属的一种或多种,然后通过涂覆光刻胶、曝光、显影、刻蚀和去胶的方法去除多余的金属,保留柔性凸垫上的金属过渡层;
所述焊球通过涂助焊剂、植球和回流的方法实现,或通过印刷焊膏和回流的方法实现。
2、根据权利要求1所述的一种柔性凸垫芯片封装凸块结构的形成方法,其特征在于所述过渡层(5)全部或部分包覆于柔性凸垫(4)表面。
3、根据权利要求1或2所述的一种柔性凸垫芯片封装凸块结构的形成方法,其特征在于所述焊球(6)全部或部分包覆于过渡层(5)表面。
4、根据权利要求1、2或3所述的一种柔性凸垫芯片封装凸块结构,其特征在于所述柔性凸垫(4)为导电高分子材料或者以高分子材料为基体的导电复合材料。
5、根据权利要求1、2或3所述的一种柔性凸垫芯片封装凸块结构的形成方法,其特征在于所述柔性凸垫(4)厚度在1μm~200μm。
6、根据权利要求1、2或3所述的一种柔性凸垫芯片封装凸块结构的形成方法,其特征在于所述过渡层(5)为单层或者多层金属材料。
7、根据权利要求1、2或3所述的一种柔性凸垫芯片封装凸块结构的形成方法,其特征在于所述过渡层(5)厚度在0.01μm~100μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100276218A CN101609805B (zh) | 2009-05-14 | 2009-05-14 | 柔性凸垫芯片封装凸块结构的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100276218A CN101609805B (zh) | 2009-05-14 | 2009-05-14 | 柔性凸垫芯片封装凸块结构的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101609805A true CN101609805A (zh) | 2009-12-23 |
CN101609805B CN101609805B (zh) | 2011-04-20 |
Family
ID=41483489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100276218A Active CN101609805B (zh) | 2009-05-14 | 2009-05-14 | 柔性凸垫芯片封装凸块结构的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101609805B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103151275A (zh) * | 2011-12-06 | 2013-06-12 | 北京大学深圳研究生院 | 倒装芯片金凸点的制作方法 |
CN110660690A (zh) * | 2019-09-29 | 2020-01-07 | 中国电子科技集团公司第十一研究所 | 红外探测器读出电路铟凸点制备方法 |
-
2009
- 2009-05-14 CN CN2009100276218A patent/CN101609805B/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103151275A (zh) * | 2011-12-06 | 2013-06-12 | 北京大学深圳研究生院 | 倒装芯片金凸点的制作方法 |
CN110660690A (zh) * | 2019-09-29 | 2020-01-07 | 中国电子科技集团公司第十一研究所 | 红外探测器读出电路铟凸点制备方法 |
CN110660690B (zh) * | 2019-09-29 | 2021-12-17 | 中国电子科技集团公司第十一研究所 | 红外探测器读出电路铟凸点制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101609805B (zh) | 2011-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102804428B (zh) | Led用引线框或基板、半导体装置和led用引线框或基板的制造方法 | |
KR101150322B1 (ko) | 반도체 칩 패키지 및 그 제조 방법 | |
CN104690383B (zh) | 一种全金属间化合物互连焊点的制备方法及结构 | |
CN103456645B (zh) | 先蚀后封三维系统级芯片正装堆叠封装结构及工艺方法 | |
TW200830441A (en) | Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps | |
CN104538318B (zh) | 一种扇出型圆片级芯片封装方法 | |
CN103794587B (zh) | 一种高散热芯片嵌入式重布线封装结构及其制作方法 | |
CN107481945B (zh) | 一种晶圆级扇出型堆叠封装工艺方法 | |
TWI343112B (en) | Package substrate having electrical connection structure and method for fabricating the same | |
CN104078431B (zh) | 双层底充胶填充的铜凸点封装互连结构及方法 | |
CN103887256B (zh) | 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法 | |
CN206040641U (zh) | 半导体装置 | |
CN108269770A (zh) | 具有用于在表面不连续处的应力缓解的柱体的半导体器件 | |
US9589864B2 (en) | Substrate with embedded sintered heat spreader and process for making the same | |
CN110473853A (zh) | 一种dfn器件的封装结构、无引线框架载体及dfn器件的封装方法 | |
CN101609805B (zh) | 柔性凸垫芯片封装凸块结构的形成方法 | |
CN201450003U (zh) | 柔性凸垫芯片封装凸块结构 | |
CN101609823A (zh) | 柔性凸垫芯片封装凸块结构 | |
CN207800586U (zh) | 芯片封装结构 | |
CN104952745B (zh) | 芯片后组装扇出型封装结构及其生产工艺 | |
CN102148167A (zh) | 可堆栈式封装结构的制造方法 | |
CN101764116A (zh) | 芯片封装凸块结构及其实现方法 | |
DE102011002170B4 (de) | Verfahren zur Herstellung eines Elektronikbauelement-Packages, Elektronikbauelement-Package und Verriegelungssystem | |
CN201048129Y (zh) | 改善半导体塑料封装体内元器件分层的有效封装方法 | |
CN103400769B (zh) | 先蚀后封三维系统级芯片倒装凸点封装结构及工艺方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |