CN101599482A - 芯片封装的堆栈结构 - Google Patents

芯片封装的堆栈结构 Download PDF

Info

Publication number
CN101599482A
CN101599482A CNA2008101100181A CN200810110018A CN101599482A CN 101599482 A CN101599482 A CN 101599482A CN A2008101100181 A CNA2008101100181 A CN A2008101100181A CN 200810110018 A CN200810110018 A CN 200810110018A CN 101599482 A CN101599482 A CN 101599482A
Authority
CN
China
Prior art keywords
end points
those
base plate
flexible base
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101100181A
Other languages
English (en)
Inventor
陈石矶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CNA2008101100181A priority Critical patent/CN101599482A/zh
Publication of CN101599482A publication Critical patent/CN101599482A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement

Landscapes

  • Wire Bonding (AREA)

Abstract

一种芯片封装的堆栈结构，包含：线路载板，于正面上配置有端点；可挠性基板的第一表面的第一线路图案接近中央区域配置有第一连接端点，经由第一导线与位于可挠性基板至少一侧边的向外延伸的第一导电端点电性连接，可挠性基板的第二线路图案包括第二连接端点经由第二导线与向外延伸的第二导电端点电性连接，部份第一连接端点与部份第二连接端点为共享端点；第一芯片以芯片倒装方式将主动面上第一焊垫电性连接于可挠性基板上的第一连接端点，且第一芯片的背面以黏着层固接于线路载板的正面上；第二芯片以芯片倒装方式将主动面上的第二焊垫电性连接于可挠性基板上的第二连接端点，其中第二芯片的尺寸及功能与第一芯片的尺寸及功能不同。

Description

芯片封装的堆栈结构
技术领域
本发明主要是公开一种芯片封装的堆栈结构，更特别地是以可挠性基板做为堆栈结构的载板，使得不同尺寸及功能的芯片在完成封装后再进行堆栈的结构，以缩小芯片封装堆栈结构的尺寸。
背景技术
现今，对于内存模块容量的需要是日渐增加。然而，内存容量的增加速率并不能符合市场的需求。因此，技术上的差距在现今可以利用堆栈内存芯片以提供足够的内存容量的需求。
芯片堆栈技术为已知且为成熟的技术，两个或是多个芯片相互的堆栈，且每一个芯片由间隔物(spacer)所分开。每一个内存芯片利用导线并以打线的方式电性连接至共享的载板上，此载板具有电性重分布层，例如：锡球，是由锡球将堆栈组件贴附在内存模块基板上。
此外，堆栈多数个内存芯片封装结构在一封装堆栈上，例如：球格式数组(BGA)封装，且其具有额外的接触垫在BGA的基板表面上，且设置在相对于锡球的表面上。在此方法中，其BGA可以利用焊接的方式以形成一内存芯片堆栈。
在其它技术中，内存芯片具有一贯穿芯片连接结构(through-chipconnection)，用以提供在两个接触组件(contact element)在不同的芯片表面上的电性连接。芯片的电路可以由邻接的接触组件电性连接至邻近的芯片，其中，堆栈内存芯片之间没有任何的间隔物，以得到每单位体积下具有较高的储存密度的堆栈内存芯片。
然而，在堆栈内存芯片中的缺点在于其良率很低、这是由于在单一颗晶及多数个芯片封装的制备步骤中，每一个步骤具有相似性的制备缺陷存在。因此，使用堆栈芯片技术会降低制备良率。
于公知技术中，如图1所示，美国公告6,908,792号专利公开不同形态的芯片的堆栈结构，其包括：软性基板具有上表面及下表面，且在上表面具有至少第一图案(pattern)及在下表面具有第二图案的软性基板，且第一图案及第二图案彼此电性连接；具有第一封装芯片的芯片封装结构设置且电性连接在第一图案上，及具有第二封装芯片的芯片封装结构设置且电性连接第二图案，其中，具有第一封装芯片的芯片封装结构不同于具有第二封装芯片的芯片封装结构；由将软性基板折弯使得在软性基板上的第二图案由第二图案上的焊垫电性连接至具有第一封装芯片的芯片封装结构上的接脚(lead)。
于另一美国公告6,683,377号专利公开多芯片堆栈内存封装结构，如图2A所示，其主要技术是将相同尺寸或是不同尺寸的芯片相互堆栈，由此可以形成薄形的多芯片封装结构。在此技术中，芯片贴附在一连续的软性基板的一表面上，此软性基板具有一金属层，且由打线电性连接至芯片的焊垫，以及电性连接至在金属层上的金手指。内连接组件，例如锡球，连接至软性基板的另一表面，且在芯片的另一相反面。接着，将基板弯折使得第一芯片由一绝缘层贴附且固接于第二芯片。又如图2B所示，是在基板上贴附另一芯片，接着将基板弯折，以使得另一芯片朝向基板的表面且其芯片的背面由锡球与弯折的基板的表面电性连接。
在上述以可挠性连接组件或是软性基板作为芯片堆栈的公知技术中，如何在可挠性连接组件或是软性基板的弯折过程中，保持每一个芯片之间的对准的精确度，是很困难的。
发明内容
本发明的目的在于提供一种芯片封装的堆栈结构，可以不用考虑可挠性连接组件或是软性基板在形成堆栈封装的过程中，需要保持每一个芯片之间的对准的精确度的问题。
为实现上述目的，本发明提供的芯片封装的堆栈结构，包括：一线路载板，于一正面上配置有复数个端点；一可挠性基板，具有一第一表面及一第二表面，可挠性基板的第一表面具有一第一线路图案，其接近一中央区域配置有复数个第一连接端点，且复数个第一连接端点经由复数条第一导线与向外延伸(fan out)到至少一自由端的复数个第一导电端点电性连接，且复数个第一连接端点与向外延伸的复数个第一导电端点电性连接，在此复数个第一连接端点与向外延伸的复数个第一导电端点均曝露在第一可挠性基板的第一表面上，及第二表面具有一第二线路图案，其具有复数个第二连接端点，且复数个第二连接端点经由复数条第二导线与向外延伸(fan out)的复数个第二导电端点电性连接，在此，复数个第二导电端点曝露于第一表面的自由端上；一第一尺寸的第一芯片，其一主动面上具有复数个第一焊垫，是以芯片倒装方式将第一芯片的主动面上的复数个第一焊垫电性连接于第一可挠性基板上的复数个第一连接端点，且将第一芯片的一背面以一黏着层固接于线路载板的正面上；及一第二尺寸的第二芯片，其一主动面上具有复数个第二焊垫，是以芯片倒装方式将第二芯片的主动面上的复数个第二焊垫电性连接于第二可挠性基板上的复数个第二连接端点；其中可挠性基板的自由端向下弯折，以使可挠性基板的向外延伸的复数个第一导电端点及复数个第二导电端点电性连接于线路载板上的复数个端点。
本发明提供的模块化的芯片封装的堆栈结构，还包括：一线路载板，于一正面上配置有复数个端点；一可挠性基板，具有一第一表面及一第二表面，其第一表面平均分割成复数个区域，且每一个区域的接近中央区域配置有复数个连接端点，且经由复数条导线与向外延伸(fan out)到至少一自由端的复数个第一导电端点电性连接，在此复数个连接端点与向外延伸的复数个第一导电端点均曝露于可挠性基板的正面的自由端上，及第二表面具有一第二线路图案，其具有复数个第二连接端点，且经由复数条第二导线与向外延伸的一自由端的复数个第二导电端点电性连接，其中复数个第二导电端点曝露于第一表面的自由端上；复数个第一尺寸的第一芯片，其每一颗第一芯片的一主动面上具有复数个第一焊垫，是以芯片倒装方式将复数个第一芯片的主动面上的复数个第一焊垫电性连接于可挠性基板上的复数个第一连接端点，且将复数个第一芯片的一背面以一黏着层固接于线路载板的正面上；及一第二尺寸的第二芯片，其一主动面上具有复数个第二焊垫，是以芯片倒装方式将第二芯片的主动面上的复数个第二焊垫电性连接于第二可挠性基板上的复数个第二连接端点；其中可挠性基板的自由端向下弯折，以使可挠性基板的向外延伸的复数个第一导电端点及复数个第二导电端点电性连接于线路载板上的复数个端点。
再详细一点说，本发明提供的封装芯片的堆栈结构，包括：
一线路载板，于一正面上配置有复数个端点；
一可挠性基板，具有一第一表面及一第二表面，该第一表面具有一第一线路图案，该第一线路图案的接近一中央区域配置有复数个第一连接端点，且该些第一连接端点经由复数条第一导线与向外延伸(fan out)到至少一自由端的复数个第一导电端点电性连接，其中该些第一连接端点与向外延伸的该些第一导电端点均曝露于该第一可挠性基板的该第一表面上，及该第二表面具有一第二线路图案，该第二线路图案具有复数个第二连接端点且该些第二连接端点经由复数条第二导线与向外延伸(fan out)的复数个第二导电端点电性连接，其中该些第二导电端点曝露于该第一表面的该自由端上；
一第一尺寸的第一芯片，其一主动面上具有复数个第一焊垫，是以芯片倒装方式将该第一芯片的该主动面上的该些第一焊垫电性连接于该可挠性基板上的该些第一连接端点，且该第一芯片的一背面以一黏着层固接于该线路载板的该正面上；及
一第二尺寸的第二芯片，其一主动面上具有复数个第二焊垫，是以芯片倒装方式将该第二芯片的该主动面上的该些第二焊垫电性连接于该可挠性基板上的该第二表面的该些第二连接端点；
其中，该可挠性基板的该自由端向下弯折，以使该可挠性基板的向外延伸的该些第一导电端点及该些第二导电端点电性连接于该线路载板上的该些端点。
本发明提供的模块化封装的堆栈结构，还包括：
一线路载板，于一正面上配置有复数个端点；
一可挠性基板，具有一第一表面及一第二表面，该第一表面系平均分割成复数个区域，而每一该区域的接近一中央区域配置有复数个连接端点且该些连接端点经由复数条导线与向外延伸(fan out)到至少一自由端的复数个第一导电端点电性连接，其中该些连接端点与向外延伸的该些第一导电端点均曝露于该可挠性基板的该正面的该自由端上，及该第二表面具有一第二线路图案，该第二线路图案具有复数个第二连接端点，且该些第二连接端点经由复数条第二导线与向外延伸(fan out)至一自由端的复数个第二导电端点电性连接，其中该些第二导电端点曝露于该第一表面的该自由端上；
复数个第一尺寸的第一芯片，其每一该第一芯片的一主动面上具有复数个第一焊垫，是以芯片倒装方式将该些第一芯片的该主动面上的该些第一焊垫电性连接于该可挠性基板上的该些第一连接端点，且将该些第一芯片的一背面以一黏着层固接于该线路载板的该正面上；及
一第二尺寸的第二芯片，其一主动面上具有复数个第二焊垫，是以芯片倒装方式将该第二芯片的该主动面上的该些第二焊垫电性连接于该第二可挠性基板上的该些第二连接端点；
其中，该可挠性基板的该自由端向下弯折，以使该可挠性基板的向外延伸的该些第一导电端点及该些第二导电端点电性连接于该线路载板上的该些端点。
所述的堆栈结构，还包括：
一第三电路图案，配置于该可挠性基板的该第二表面上，该第三线路图案具有复数个第三连接端点且该些第三连接端点经由复数条第三导线与向外延伸(fan out)至一自由端的复数个第三导电端点电性连接，其中该第三导电端点曝露于该可挠性基板的该第一表面的该自由端上；及
一第三芯片，其一主动面上具有复数个第三焊垫，是以芯片倒装方式将该第三芯片的该主动面上的该些第三焊垫电性连接于该些第三连接端点。
本发明提供的封装芯片的堆栈结构，还包括：
一线路载板，于一正面上配置有复数个端点；
一第一可挠性基板，具有一第一表面及一第二表面，该第一可挠性基板的该第一表面接近一中央区域配置有复数个第一连接端点，且该些第一连接端点经由复数条第一导线与向外延伸(fan out)到至少一自由端的复数个第一导电端点电性连接，其中该些第一连接端点与向外延伸的该些第一导电端点均曝露于该第一表面上；
一第一芯片，其一主动面上具有复数个第一焊垫，是以芯片倒装方式将该第一芯片的该主动面上的该些第一焊垫电性连接于该第一可挠性基板上的该些第一连接端点，且将该第一芯片的一背面以一第一黏着层固接于该线路载板的该正面上；
一第二可挠性基板，具有一第一表面及一第二表面，该第一表面接近一中央区域配置有复数个第二连接端点，且该些第二连接端点经由复数条第二导线与向外延伸(fan out)至一自由端的复数个第二导电端点电性连接，其中该些第二连接端点与向外延伸的该些第二导电端点均曝露于该第二可挠性基板的该第一表面上，其中该第二可挠性基板的该些第二连接端点及向外延伸的复数个第二导电端点的数目与该第一可挠性基板的该些第一连接端点及向外延伸的该些第一导电端点的接脚数目不同；及
一第二芯片，其一主动面上具有复数个第二焊垫，是以芯片倒装方式将该第二芯片的该主动面上的该些第二焊垫电性连接于该第二可挠性基板上的该些第二连接端点，且将该第二芯片的一背面以一第二黏着层固接于该第一可挠性基板的该第二表面上；
其中，该第一可挠性基板及该第二可挠性基板的该自由端向下弯折，以使该第一可挠性基板的向外延伸的该些第一导电端点及该第二可挠性基板上的向外延伸的该些第二导电端点分别电性连接于该线路载板上的该些端点。
本发明提供的模块化封装的堆栈结构，还包含：
一线路载板，于一正面上配置有复数个端点；
一第一可挠性基板，平均分割成复数个区域，而每一该区域的接近一中央区域配置有复数个第一连接端点，且该些第一连接端点经由复数条第一导线与向外延伸(fan out)到至少一自由端的复数个第一导电端点电性连接，其中该些第一导电端点曝露于该第一可挠性基板的该第一表面的至少一自由端上；
复数个第一芯片，每一该第一芯片的一主动面上具有复数个第一焊垫，且每一该第一芯片是以芯片倒装方式将该主动面上的该些第一焊垫电性连接于该第一可挠性基板上的该第一表面的该些第一连接端点，且将每一该第一芯片的一背面以一第一黏着层固接于该线路载板的该正面上；
一第二可挠性基板，具有一第一表面及一第二表面，该第一表面接近一中央区域配置有复数个第二连接端点，且该些第二连接端点经由复数条第二导线与向外延伸(fan out)至一自由端的复数个第二导电端点电性连接，其中该些第二连接端点与向外延伸的该些第二导电端点均曝露于该第二可挠性基板的该第一表面上，其中该第二可挠性基板的该些第二连接端点及向外延伸的复数个第二导电端点的数目与该第一可挠性基板的该些第一连接端点及向外延伸的该些第一导电端点的接脚数目不同；及
至少一第二芯片，其一主动面上具有复数个第二焊垫，是以芯片倒装方式将该第二芯片的该主动面上的该些第二焊垫电性连接于该第二可挠性基板上的该些第二连接端点，且将该第二芯片的一背面以一第二黏着层固接于该第一可挠性基板的该第二表面的一侧上；
其中，该第一可挠性基板及该第二可挠性基板的该自由端向下弯折，以使该第一可挠性基板的向外延伸的该些第一导电端点及该第二可挠性基板上的向外延伸的该些第二导电端点分别电性连接于该线路载板上的该些端点。
所述的堆栈结构，还包括：
一第三可挠性基板，其中该第三可挠性基板的第一表面上配置一第三电路图案，该第三线路图案具有复数个第三连接端点，且该些第三连接端点经由复数条第三导线与向外延伸(fan out)至一自由端的复数个第三导电端点电性连接，其中该第三导电端点曝露于该第三可挠性基板的该第一表面的该自由端上；及
一第三芯片，其一主动面上具有复数个第三焊垫，且以芯片倒装方式将该主动面上的该些第三焊垫电性连接于该些第三连接端点，并将第三芯片的一背面以一第三黏着层固接于该第二可挠性基板的该第二表面的一侧上；
其中该第三可挠性基板的该自由端向下弯折，以使该第三可挠性基板的向外延伸的该些第三导电端点电性连接于该线路载板上的该些端点。
本发明提供的封装芯片的堆栈结构，还包含：
一线路载板，于一正面上配置有复数个端点；
一第一可挠性基板，具有一第一表面及一第二表面，该第一可挠性基板的接近一中央区域配置有复数个第一连接端点，且该些第一连接端点经由复数条第一导线与向外延伸(fan out)到至少一自由端的复数个第一导电端点电性连接，其中该些第一连接端点同时曝露于该第一可挠性基板的该第一表面及该第二表面，而该些第一导电端点曝露于该第一可挠性基板的该第一表面；
一第一芯片，其一主动面上具有复数个第一焊垫，是以芯片倒装方式将该第一芯片的该主动面上的该些第一焊垫电性连接于该第一可挠性基板上的该第一表面的该些第一连接端点，且该第一芯片的一背面经由一第一黏着层固接于该线路载板的该正面上；
一第二芯片，其一主动面上具有复数个第二焊垫，是以芯片倒装方式将该第二芯片的该主动面上的该些第二焊垫电性连接于该可挠性基板上的该第二表面的该些第一连接端点；
一第二可挠性基板，具有一第一表面及一第二表面，该第一表面接近一中央区域配置有复数个第二连接端点，且该些第二连接端点经由复数条第二导线与向外延伸(fan out)至一自由端的复数个第二导电端点电性连接，该些第二连接端点与向外延伸的该些第二导电端点均曝露于该第二可挠性基板的该第一表面上，其中该第二可挠性基板的该些第二连接端点及向外延伸的复数个第二导电端点的数目与该第一可挠性基板的该些第一连接端点及向外延伸的该些第一导电端点的接脚数目不同；及
一第三芯片，其一主动面上具有复数个第三焊垫，是以芯片倒装方式将该主动面上的该些第三焊垫电性连接于该第二可挠性基板上的该些第二连接端点，且将该第三芯片的一背面以一第二黏着层固接于该第二芯片的一背面上；
其中，该第一可挠性基板及该第二可挠性基板的该自由端向下弯折，以使该第一可挠性基板的向外延伸的该些第一导电端点及该第二可挠性基板上的向外延伸的该些第二导电端点分别电性连接于该线路载板上的该些端点。
本发明提供的芯片封装的堆栈结构，还包含：
一线路载板，于一正面上配置有复数个端点；
一第一可挠性基板，具有一第一表面及一第二表面，该第一可挠性基板的接近一中央区域配置有复数个第一连接端点，且该些第一连接端点经由复数条第一导线与向外延伸(fan out)到至少一自由端的复数个第一导电端点电性连接，其中该些第一连接端点同时曝露于该可挠性基板的该第一表面及该第二表面，而该些第一导电端点曝露于该第一可挠性基板的该第一表面；
一第一芯片，其一主动面上具有复数个第一焊垫，是以芯片倒装方式将该第一芯片的该主动面上的该些第一焊垫电性连接于该第一可挠性基板上的该第一表面的该些第一连接端点，且该第一芯片的一背面经由一第一黏着层固接于该线路载板的该正面上；
一第二芯片，其一主动面上具有复数个第二焊垫，是以芯片倒装方式将该第二芯片的该主动面上的该些第二焊垫电性连接于该可挠性基板上的该第二表面的该些第一连接端点；
一第二可挠性基板，该第二可挠性基板具有一第一表面及一第二表面，且该第二表面由一第二黏着层固接在该第二芯片的一背面上，该第二可挠性基板的该第一表面接近一中央区域配置有复数个第二连接端点，且该些第二连接端点经由复数条第二导线与向外延伸(fan out)至一自由端的复数个第二导电端点电性连接，其中该些第二连接端点与向外延伸的该些第二导电端点均曝露于该第二可挠性基板的该第一表面上，其中该第二可挠性基板的该些第二连接端点及向外延伸的复数个第二导电端点的数目与该第一可挠性基板的该些第一连接端点及向外延伸的该些第一导电端点的接脚数目不同；及
一第三芯片，其一主动面上具有复数个第三焊垫，是以芯片倒装方式将该第三芯片的该主动面上的该些第三焊垫电性连接于该第二可挠性基板上的该第一表面的该些第二连接端点；
其中，该第一可挠性基板及该第二可挠性基板的该自由端向下弯折，以使该第一可挠性基板的向外延伸的该些第一导电端点及该第二可挠性基板上的向外延伸的该些第二导电端点分别电性连接于该线路载板上的该些端点。
本发明提供的模块化封装的堆栈结构，还包含：
一线路载板，于一正面上配置有复数个端点；
一第一可挠性基板，平均分割成复数个区域，而每一该区域的接近一中央区域配置有复数个第一连接端点，且该些第一连接端点经由复数条第一导线与向外延伸(fan out)到至少一自由端的复数个第一导电端点电性连接，其中该些第一连接端点同时曝露于该第一可挠性基板的该第一表面及该第二表面，而该些第一导电端点曝露于该第一可挠性基板的该第一表面；
复数个第一芯片，其每一该第一芯片的一主动面上具有复数个第一焊垫，是以芯片倒装方式将该些第一芯片的该主动面上的该些第一焊垫电性连接于该第一可挠性基板上的该第一表面的该些第一连接端点，且该些第一芯片的一背面经由一第一黏着层固接于该线路载板的该正面上；
复数个第二芯片，其每一该第二芯片的一主动面上具有复数个第二焊垫，是以芯片倒装方式将该些第二芯片的该主动面上的该些第二焊垫电性连接于该第一可挠性基板上的该第二表面的该些第一连接端点；
一第二可挠性基板，具有一第一表面及一第二表面，该第一表面接近一中央区域配置有复数个第二连接端点，且该些第二连接端点经由复数条第二导线与向外延伸(fan out)至一自由端的复数个第二导电端点电性连接，该些第二连接端点与向外延伸的该些第二导电端点均曝露于该第二可挠性基板的该第一表面上，其中该第二可挠性基板的该些第二连接端点及向外延伸的复数个第二导电端点的数目与该第一可挠性基板的该些第一连接端点及向外延伸的该些第一导电端点的接脚数目不同；及
一第三芯片，其一主动面上具有复数个第三焊垫，是以芯片倒装方式将该主动面上的该些第三焊垫电性连接于该第二可挠性基板上的该些第二连接端点，且将该第三芯片的一背面以一第二黏着层固接于其中的该第二芯片的一背面上；
其中，该第一可挠性基板及该第二可挠性基板的该自由端向下弯折，以使该第一可挠性基板的向外延伸的该些第一导电端点及该第二可挠性基板上的向外延伸的该些第二导电端点分别电性连接于该线路载板上的该些端点。
本发明提供的模块化封装的堆栈结构，还包含：
一线路载板，于一正面上配置有复数个端点；
一第一可挠性基板，具有一第一表面及一第二表面，该第一可挠性基板的接近一中央区域配置有复数个第一连接端点，且该些第一连接端点经由复数条第一导线与向外延伸(fan out)到至少一自由端的复数个第一导电端点电性连接，其中该些第一连接端点同时曝露于该可挠性基板的该第一表面及该第二表面，而该些第一导电端点曝露于该第一可挠性基板的该第一表面；
复数个第一芯片，其每一该第一芯片的一主动面上具有复数个第一焊垫，是以芯片倒装方式将该些第一芯片的该主动面上的该些第一焊垫电性连接于该第一可挠性基板上的该第一表面的该些第一连接端点，且该些第一芯片的一背面经由一第一黏着层固接于该线路载板的该正面上；
复数个第二芯片，其每一该第二芯片的一主动面上具有复数个第二焊垫，是以芯片倒装方式将该些第二芯片的该主动面上的该些第二焊垫电性连接于该第一可挠性基板上的该第二表面的该些第一连接端点，其中该些第二芯片的尺寸及功能与该些第一芯片相同；
一第二可挠性基板，该第二可挠性基板的结构与该第一可挠性基板不同，该第二可挠性基板具有一第一表面及一第二表面，且该第二表面由一第二黏着层固接在该些第二芯片的一背面上，该第二可挠性基板的该第一表面配置有复数个第二连接端点，且该些第二连接端点经由复数条第二导线与向外延伸(fan out)至一自由端的复数个第二导电端点电性连接，其中该些第二连接端点与向外延伸的该些第二导电端点均曝露于该第二可挠性基板的该第一表面上，而该第二可挠性基板的该些第二连接端点及向外延伸的复数个第二导电端点的数目与该第一可挠性基板的该些第一连接端点及向外延伸的该些第一导电端点的接脚数目不同；及
一第三芯片，其一主动面上具有复数个第三焊垫，是以芯片倒装方式将该第三芯片的该主动面上的该些第三焊垫电性连接于该第二可挠性基板上的该第一表面的该些第二连接端点；
其中，该第一可挠性基板及该第二可挠性基板的该自由端向下弯折，以使该第一可挠性基板的向外延伸的该些第一导电端点及该第二可挠性基板上的向外延伸的该些第二导电端点分别电性连接于该线路载板上的该些端点。
本发明的效果是，可以提升制备良率，进而降低制造的成本。
本发明的另一效果是，可以缩小封装结构尺寸以达到提高内存容量。
附图说明
图1是根据传统的技术，表示不同尺寸大小的芯片的堆栈的示意图；
图2A是根据传统的技术，表示不同尺寸大小的芯片的堆栈的示意图；
图2B是根据传统的技术，表示不同尺寸大小的芯片的堆栈的示意图；
图3A至图3C是根据板发明所揭露的技术，表示具有线路布局的可挠性基板的示意图；
图4A至图4D是根据本发明所揭露的技术，表示将芯片堆栈结构的各步骤示意图；
图5A至图5B是根据本发明所公开的技术，表示配置在可挠性基板的线路布局示意图；
图5C至图5D是根据本发明所公开的技术，表示形成模块化的芯片封装的堆栈结构的各步骤示意图；
图6A至图6C是根据本发明所公开的技术，表示配置在第一可挠性基板上的线路布局的示意图；
图7A至图7D是根据本发明所公开的技术，表示形成芯片封装的堆栈结构的各步骤示意图；
图7E至图7G是根据本发明所公开的技术，表示模块化的芯片封装的堆栈结构的各步骤示意图；
图8A至图8C是根据本发明所公开的技术，表示配置在可挠性基板上的线路布局示意图；
图9A至图9G是根据本发明所公开的技术，表示形成芯片封装后的堆栈结构的各步骤示意图；
图10A是根据本发明所公开的技术，表示芯片封装后的堆栈结构；及
图10B是根据本发明所揭露的技术，表示模块化的芯片封装后的堆栈结构的示意图。
附图中主要组件符号说明：
110、110A、110B、110C、110D芯片
112、112A、112B、112C及112D焊垫
20、20A、20B可挠性基板
103、40A、40B、3041、3042黏着层
210芯片置放区
220切割道
2101连接端点
2102导电端点
2103导线
30线路载板
304接点
302端点
具体实施方式
为能对本发明的目的、构造、特征、及其功能有进一步的了解，配合实施例详细说明如下。
本发明在此所探讨的方向为一种芯片封装的堆栈结构。为了能彻底地了解本发明，将在下列描述中提出详尽的封装步骤。显然地，本发明的施行并未限定半导体或是芯片封装方法的领域的技术人员所熟悉的特殊细节。另一方面，众所周知的半导体及芯片的封装结构及其封装方法及其等后段制备的详细步骤并未描述于细节中，以避免造成本发明不必要的限制。然而，对于本发明的较佳实施例，则会详细描述如下，然而除了这些详细描述外，本发明还可以广泛地施行在其它的实施例中，且本发明的范围不受限定，其以申请的专利范围为准。
在现代的半导体封装制备中，均是将一个已经完成前段制备(FrontEnd Process)的圆片(wafer)先进行薄化处理(Thinning Process)，将芯片的厚度研磨至2～20mil之间；然后，再涂布(coating)或网印(printing)一层高分子(polymer)材料于芯片的背面，此高分子材料可以是一种树脂(resin)，特别是一种B-stage树脂。再经由一个烘烤或是照光制备，使得高分子材料呈现一种具有黏稠度的半固化胶；再接着，将一个可以移除的胶带(tape)贴附于半固化状的高分子材料上；然后，进行圆片的切割(sawing process)，使圆片成为一颗颗的芯片(die)。
根据本发明所公开的技术，提供一圆片，且于圆片上具有复数个芯片，且每一颗芯片的主动面上具有复数焊垫。接着，由切割圆片，以得到复数个芯片。
请参考图3A至图3C，表示具有线路布局的可挠性基板的示意图。首先，如图3A所示，可挠性基板20具有第一表面及第二表面，可挠性基板20的第一表面具有第一线路图案，第一线路图案包括：接近一中央区域配置有复数个第一连接端点2101，且复数个第一连接端点2101经由复数条第一导线(未在图中表示)与可挠性基板20的向外延伸(fan out)的复数个第一导电端点2102电性连接，在此复数个第一连接端点2101与向外延伸的复数个第一导电端点2102均曝露在第一可挠性基板20的第一表面上，如图3B所示；另外，可挠性基板20的第二表面上具有第二线路图案，其包括：复数个第二连接点2101，且复数个第二连接端点2101经由复数条导线2103与向外延伸的复数个第二导电端点2102电性连接，如图3C所示，在此复数个第二导电端点2102曝露于可挠性基板20的第一表面的自由端上，且第一表面上部份的第一连接端点2101与在第二表面上部份的第二连接端点2101为共享端点。
接着，参考图4A至图4D，表示将芯片堆栈结构的各步骤示意图。首先，图4A表示复数个芯片110以芯片倒装方式置放在可挠性基板20上的俯视图。首先，针对每一颗芯片110进行测试，然后将已完成测试及且为良好的芯片110(Known good die)，使用具有精确控制位移的机器设备(未在图中表示)，例如取放装置，将每一颗好的芯片110拾起，并且将每一颗芯片110的主动面朝下对准可挠性基板20的第一表面上的芯片置放区210置放，使得每一颗芯片110的主动面的复数个焊垫112与可挠性基板20的第一表面上邻近于芯片置放区210的中央区域的复数个连接端点2101电性连接，如图4B所示。接着，由切割刀(未在图中表示)根据在可挠性基板20上的复数个切割道(未在图中表示)进行切割，使得经切割后的每一个结构包含一可挠性基板20及一芯片110A。
接着，将芯片110A的一背面以一黏着层40A固接在线路载板30的正面上，且将可挠性基板20的自由端向下弯折，以使得可挠性基板20的向外延伸的复数个导电端点2102电性连接于线路载板30上的复数个端点302，如图4C所示。于另一实施例中，其黏着层40A可先设置在线路载板30的正面上，再将芯片110A的背面由黏着层40A固接在线路载板30的正面上。
接着，请参考图4D，使用具有精确控制位移的机器设备(未在图中表示)，例如取放装置，将好的第二芯片110B拾起，并且使第二芯片110B的主动面的复数个第二焊垫112B对准曝露于可挠性基板20的第二表面上的复数个连接端点2101，使得第二芯片112B的主动面的复数个第二焊垫112B与可挠性基板20的第二表面的复数个连接端点2101电性连接，如图4D所示。在此，第二芯片110B的尺寸及功能与第一芯片110A的尺寸及功能不同，在此实施例中，芯片110A可以是内存芯片，例如动态随机存取内存(DRAM；dynamic random access memory)；第二芯片110B可以是微处理芯片(microprocessor)或是内存控制芯片(memory controller)；由此，做为内存控制芯片的第二芯片110B可以控制内存芯片(芯片110A)的读取或写入。此外，第二芯片110B的主动面的复数个第二焊垫112B可以由导电胶(未在图中表示)固接在可挠性基板20A的第二表面上。最后，再于线路载板30的另一面上形成复数个电性连接组件(未在图中表示)，例如金属凸块(stud bump)或是锡球(solder ball)。
接下来，参考图5A至图5B，是表示配置在可挠性基板的线路布局示意图。图5A表示在可挠性基板20的第一表面的线路布局示意图。如图5A所示，可挠性基板20具有第一表面及第二表面，于第一表面上平均分割成复数个区域，且每一个区域的接近中央区域配置有复数个连接端点2101经由复数条导线2103与向外延伸至至少一自由端的复数个第一导电端点2102电性连接，在此复数个连接端点2101与向外延伸的复数个第一导电端点2102均曝露于可挠性基板20的正面的自由端上，及在可挠性基板20的第二表面具有第二线路图案，其第二线路图案具有复数个第二连接端点2101，且复数个第二连接端点经由复数条第二导电2103与向外延伸至一自由端的复数个第二导电端点2102电性连接，在此复数个第二导电端点2102曝露于可挠性基板20的第一表面的自由端上，如图5B所示。
接着，图5C至图5D是表示模块化的芯片封装的堆栈结构的示意图。在此，将复数个具有第一尺寸的第一芯片110A以芯片倒装方式贴附在可挠性基板20的第一表面的形成步骤及方法与前述图4A至图4B相同，不再加以重复叙述。在此，以芯片倒装方式将复数个第一芯片110A及可挠性基板20由形成在复数个芯片110A背面的一黏着层40A固接于线路载板30的正面，且使得可挠性基板20的自由端可向下弯折，使得可挠性基板20的向外延伸的复数个导电端点2102电性连接于线路载板30上的复数个端点302。在此，于另一实施例中，可以将黏着层40A先形成在线路载板30的正面，以使复数个第一芯片110A固接在线路载板30的正面上。
紧接着，使用具有精确控制位移的机器设备(未在图中表示)，例如取放装置，将与第一芯片110A不同尺寸的好的第二芯片110B拾起，并且使第二芯片110B的主动面的复数个第二焊垫112B对准曝露于可挠性基板20的背面上的复数个连接端点2101，使得第二芯片112B的主动面的复数个第二焊垫112B与可挠性基板20的第二表面上曝露的复数个连接端点2101电性连接，如图5C所示。最后，再于线路载板30的另一面上形成复数个电性连接组件(未显示于图中)，例如金属凸块(stud bump)或是锡球(solder ball)。
因此，根据以上所述，在本实施例中，以相同尺寸大小及相同功能的第一芯片110A来说，若以每一颗内存容量为256MB的动态随机存取内存(DRAM)芯片进行芯片堆栈，其模块化的芯片堆栈结构具有由至少4颗256MB所组成的内存芯片模块，因此可以形成至少1GB容量的BGA封装的内存模块。由可挠性基板20的向外延伸的至少一侧上的导电端点2102取代传统芯片堆栈的电性连接组件可以大幅度的缩小芯片堆栈尺寸，而且可以堆栈成具有高内存容量、积密度小的内存模块。另外，第二芯片110B可以是微处理芯片(microprocessor)或是内存控制芯片(memory controller)，由此内存芯片模块可由第二芯片110B控制其读取或是写入的操作。更进一步地说，于本实施例中，还包含形成第三芯片110C可挠性基板20的第二表面上(未在图中表示)。其形成的方式与步骤与第二芯片110B形成在可挠性基板20上的步骤与方法相同，其不同的是第三芯片的尺寸及功能与第二芯片110B不同，因此，当第二芯片110B是内存控制芯片时，第三芯片可以是微处理芯片，其用以处理内存芯片模块110A的读取及写入的操作。
在此要说明的是，于图5D的结构中，可以依序堆栈由复数个芯片110所构成的一内存芯片模块，以形成一多芯片封装的堆栈结构，而使得内存容量可以视需求而增加，其模块化的芯片堆栈结构具有至少4颗256MB的芯片，因此，可以形成至少1GB容量的BGA封装的内存模块。然后，再于最上层的可挠性基板20的第二表面上具有不同于内存芯片模块的第二芯片110B及/或第三芯片110C用以控制内存芯片模块的读取及写入的操作。因此根据以上所述，由可挠性基板20的向外延伸的导电端点取代传统芯片堆栈的电性连接组件可以大幅度的缩小芯片堆栈尺寸，而且可以堆栈成具有高内存容量、积密度小的内存模块。
接下来，图6A至图6C是表示配置在第一可挠性基板上的线路布局的示意图，在此图6A图、图6B中的可挠性基板20A的线路布局与图3A及图3B相同，不再重复陈述。而图6C是表示在第一可挠性基板20A的第二表面上没有任何的线路布局。紧接着，参考图7A至图7D，表示形成芯片封装的堆栈结构的各步骤示意图。在图7A至图7C中，其芯片110A形成在第一可挠性基板20A上的步骤及方法与图4A至图4C的形成步骤相同，在此不再重复陈述。
接着，提供一第二可挠性基板20B，此可挠性基板20B的结构与第一可挠性基板20A不同，其在第二可挠性基板20B的第一表面的线路布局与图3C相同，在此不再多加陈述。要说明的是，同样使用具有精确控制位移的机器设备(未在图中表示)，例如取放装置，将好的第二芯片110B拾起，并且使第二芯片110B的主动面的复数个第二焊垫112B对准曝露于第二可挠性基板20B的第一表面上的复数个连接端点2101，使得第二芯片110B的主动面上的复数个第二焊垫112B与第二可挠性基板20B的第一表面的复数个连接端点2101电性连接，且使得第二芯片110B的背面可由第二黏着层40B固接在第一可挠性基板20A的第二表面上。接着，将第二可挠性基板20B的至少一侧的自由端向下弯折，使得第二可挠性基板20B的向外延伸的复数个导电端点2102与线路载板30上的复数个端点302电性连接，如图7D所示。在此实施例中，第二芯片110B的尺寸及功能与第一芯片110A的尺寸及功能不同，在此实施例中，第一芯片110A可以是内存芯片，例如动态随机存取内存(DRAM；dynamic random accessmemory)；第二芯片110B可以是微处理芯片(microprocessor)或是内存控制芯片(memory controller)；由此，做为内存控制芯片的第二芯片110B可以控制内存芯片(芯片110A)的读取或写入。最后，再于线路载板30的另一面上形成复数个电性连接组件(未在图中表示)，例如金属凸块(stud bump)或是锡球(solder ball)。
接着图7E至图7G是系表示模块化的芯片封装的堆栈结构的示意图。在图7E中，第一可挠性基板20A、第二可挠性基板20B、第一芯片110A的功能、结构及形成步骤与前述相同，不再多加陈述，然而其差异性在于：是将复数个第一芯片110A以模块的方式形成在线路载板30上；接着，将具有不同功能及尺寸的至少一颗第二芯片110B的第二可挠性基板20B由一黏着层40A固接于第一可挠性基板20A的第二表面上，且由第二可挠性基板20B的自由端弯折，使得第二可挠性基板20B的向外延伸的复数个导电端点2102与线路载板30上的复数个端点302电性连接，如图7F所示。于另一实施例中，是在第一可挠性基板20A的第二表面上，分别形成第二芯片110B及第三芯片110C，且第二芯片110B及第三芯片110C的尺寸及功能均不相同，且彼此相互分离，如图7G所示。
接着，参考图8A至图8C，是表示配置在可挠性基板上的线路布局示意图。图8A表示在可挠性基板20的线路布局的透视图，其中，在可挠性基板20具有第一表面及第二表面，且可挠性基板20的接近一中央区域配置有复数个连接端点2101，且复数个连接端点2101经由复数条导线2103与向外延伸(fan out)的复数个导电端点2102电性连接，在此，向外延伸的复数个导电端点2102曝露于可挠性基板20的第一表面；而复数个连接端点2101同时曝露于可挠性基板20的第一表面及第二表面，如图8B及图8C所示；同时，在可挠性基板20的第一表面的接近中间区域形成复数个芯片置放区210。另外，可挠性基板20可由切割刀(未在图中表示)在可挠性基板20的第一表面及/或第二表面上，且在相邻的每一个芯片置放区210之间，以切割出复数条切割道或割道220。此外，向外延伸的复数个导电端点2102与复数个连接端点2101间的距离可依设计需求做不同的配置，以便能够进行芯片封装后的堆栈，例如，向外延伸的导电端点2102与连接端点2101间的距离为7～10μm(3～4密耳(mil))或是15～20μm(6～8密耳(mil))，则可以进行第二层的堆栈，然后依此类推，即可完成一种3度空间的堆栈结构。
接着，图9A至图9G，是表示形成芯片封装后的堆栈结构的各步骤示意图。如图9A所示，表示复数个芯片110置放在可挠性基板的第一表面的俯视图。首先，将已完成测试及且为良好的复数颗第一芯片(Known gooddie)110A，使用具有精确控制位移的机器设备(未在图中表示)，例如取放装置，将每一颗好的第一芯片110A拾起，并且以芯片倒装方式，将第一芯片110A的主动面对准可挠性基板20A的第一表面的芯片置放区210上置放，使得每一颗第一芯片110A的主动面上的复数第一个焊垫112A与可挠性基板20的第一表面的复数个连接端点2102电性连接。接着，将第9B图的具有复数个第一芯片110A的可挠性基板20上下反转，将可挠性基板20的第一表面的复数个第一芯片110A的背面朝下。然后同样地，将已完成测试及且为良好的其它芯片(Known good die)110B，使用具有精确控制位移的机器设备(未在图中表示)，例如取放装置，将好的第二芯片110B拾起，并且以芯片倒装方式，将第二芯片110B的主动面对准可挠性基板20的第二表面上置放，使得每一颗第二芯片110B的主动面上的复数个第二焊垫112B与可挠性基板20的第二表面的复数个连接端点2102电性连接，如图9C所示。接着，将第二可挠性基板20B的至少一侧的自由端向下弯折，使得第二可挠性基板20B的向外延伸的至少一侧与线路载板30上的复数个端点302电性连接。在本实施例中，界定在可挠性基板20的第一表面的芯片为第一芯片110A，及在第二表面的芯片为第二芯片110B，反之亦可。
接着请参考图9D，利用切割刀(未在图中表示)在可挠性基板20上预先设置的切割道220的位置切割，以形成复数个芯片堆栈的封装结构，其每一个芯片堆栈的封装结构包含：第一可挠性基板20A、第一芯片110A及第二芯片110B，其中第一芯片110A及第二芯片110B分别以芯片倒装方式以主动面直接贴附在第一可挠性基板20A的第一表面及第二表面上，且第一芯片110A是由第一黏着层3041固接在线路载板30的正面上，如图9E所示。在此要强调，在本发明的一实施例中，可以将第一黏着层3041预先形成在线路载板30的正面上，再将芯片迭结构的第一芯片110A固接于线路载板30上；而在另一实施例中，其也可如前述在圆片切割成芯片的前，即先将第一黏着层3041先形成在圆片的背面，故当圆片被切割后，每一个芯片(包括110A或110B)的背面即配置有第一黏着层3041。接着，再将第一芯片110A经由第一黏着层3041以固接于线路载板30的正面上。在此，切割后的可挠性基板20A的线路布局与切割前的可挠性基板20的线路布局相同，在此不再重复。
接着，提供第二可挠性基板20B，此第二可挠性基板20B的结构与第一可挠性基板20A不同，其在第二可挠性基板20B的第一表面的线路布局与图3B相同，在此不再多加陈述。要说明的是，由使用具有精确控制位移的机器设备(未在图中表示)，例如取放装置，将好的第三芯片110C拾起，并且使第三芯片110C的主动面的复数个第三焊垫112C对准曝露于第二可挠性基板20B的第一表面上的复数个连接端点2101，使得第三芯片110C的主动面上的复数个第三焊垫112C与第二可挠性基板20B的第一表面的复数个连接端点2101电性连接，且第三芯片110C的背面是由第二黏着层3042与第二芯片110。接着，将第二可挠性基板20B的至少一侧的自由端向下弯折，使得第二可挠性基板20B的向外延伸的至少一侧与线路载板30上的复数个端点302电性连接，如图9F所示。在此实施例中，第三芯片110C的尺寸及功能与第一芯片110A及第二芯片110B的尺寸及功能不同，第一芯片110A及第二芯片110B可以是内存芯片模块，例如动态随机存取内存模块(DRAM；dynamic random access memory)；第三芯片110C可以是微处理芯片(microprocessor)或是内存控制芯片(memorycontroller)；由此，做为内存控制芯片的第三芯片110C可以控制内存芯片模块(第一芯片110A及第二芯片110B)的读取或写入。最后，再于线路载板30的另一面上形成复数个电性连接组件(未显示于图中)，例如金属凸块(stud bump)或是锡球(solder ball)。于另一实施例中，第一可挠性基板20A具有至少一侧的自由端且可向下弯折，使得第一可挠性基板20A的向外延伸的复数个第一导电端点2102与线路载板30上的复数个端点302电性连接，如图9F所示
接着，进一步描述本发明的另一实施例，即将一个与第一芯片封装结构相同的第二芯片封装结构直接堆栈在第一芯片封装结构的第二芯片的背面上；此第二芯片迭结构包含一第二可挠性基板、第三芯片及第四芯片，且第三芯片的背面由第二黏着层固接在第二芯片的背面上。在此要强调，第二可挠性基板的结构与第一可挠性基板相同，但是第二可挠性基板中的复数个连接端点与向外延伸的复数个第二导电端点之间的距离大于第一可挠性基板的复数个连接端点与向外延伸的复数个第一导电端点之间的距离；例如：当第一芯片封装结构的厚度为25～50μm(10～20mil)时，则第二可挠性基板中的复数个连接端点与向外延伸的复数个第二导电端点之间的距离需30～60μm(12～24mil)，以便有足够的长度能够弯折。因此，根据以上所述，第一可挠性基板及第二可挠性基板的自由端均可向下弯折，以使第一可挠性基板的向外延伸的复数个第一导电端点2102及第二可挠性基板的向外延伸的复数个第二导电端点2102分别电性连接于线路载板上的复数个端点。接着，再于第二芯片堆栈结构的第四芯片的背面由黏着层固接功能及尺寸不同于第一芯片、第二芯片、第三芯片及第四芯片的第五芯片以及结构不同于第一可挠性基板及第二可挠性基板的第三可挠性基板，因此如同以上所述，由第五芯片控制由第一芯片、第二芯片、第三芯片及第四芯片所构成的内存芯片模块的读取及/或写入的操作。
因此，由此堆栈方式，可以将复数个芯片封装结构逐一向上堆栈以形成一芯片封装堆栈结构。由于导电端点2102与线路载板30上的端点302直接电性连接，不需要再经由额外的电性连接组件与线路载板30电性连接，因此，可以大幅度的降低整个芯片封装堆栈结构的厚度。
接着，第9G图系表示另一芯片封装的堆栈结构的示意图。于第9G图中，其第一可挠性基板20A、第二可挠性基板20B、第一芯片110A及第二芯片110B的功能、结构及形成步骤系与前述相同，其差异性在于：系在线路载板30的正面上形成一第一黏着层3041，接着将第9C图的芯片堆栈结构的复数个第一芯片110A的背面藉由第一黏着层3041固接在线路载板30的正面上，如第9G图；在此，内存芯片模块系由复数个第一芯片110A及复数个第二芯片110B所构成。
与图9F的差异性在于，将具有第三芯片110C的第二可挠性基板20B的第二表面由第二黏着层3042与第二芯片110B的背面固接，且将第二可挠性基板20B的至少一侧之自由端向下弯折，使得第二可挠性基板20B向外延伸的至少一侧系与线路载板30上的复数个端点302电性连接，如图9G所示。同样地，在此实施例中，第三芯片110C的尺寸及功能与第一芯片110A及第二芯片110B的尺寸及功能不同，第一芯片110A及第二芯片110B可以是内存芯片模块，例如动态随机存取内存模块(DRAM；dynamic random access memory)；第三芯片110C可以是微处理芯片(microprocessor)或是内存控制芯片(memory controller)；由此，做为内存控制芯片的第三芯片110C可以控制内存芯片模块(第一芯片110A及第二芯片110B)的读取或写入。最后，再于线路载板30另一面上形成复数个电性连接组件(未显示于图中)，例如金属凸块(stud bump)或是锡球(solderball)。
接下来，参考图10A，表示芯片封装后的堆栈结构，其与图9G的差异性在于：具有第三芯片110C的第二可挠性基板20B反转，使得第三芯片110C的背面朝上且第二可挠性基板20B的第二表面朝下且藉由第二黏着层3042将第二可挠性基板20B固接在第二芯片110B的背面上，并将第二可挠性基板20B及第三可挠性基板20C的自由端弯折，以使第二可挠性基板20B及第三可挠性基板20C的向外延伸的至少一侧的导电端点2102与线路载板30上的复数个端点302电性连接。
于另一实施例，请参考图10B，表示模块化的芯片封装后的堆栈结构的示意图。其中，第一芯片110A、第二芯片110B、第三芯片110C、第四芯片110D的功能，及第一可挠性基板20A及第二可挠性基板20B的线路布局均与图9H相同，其差异性在于：在图10B中，是以芯片倒装方式，将第三芯片110C及第四芯片110D的主动面朝下，使得第三芯片110C及第四芯片110D的主动面的复数个焊垫分别与第二可挠性基板20B的第一表面的复数个连接端点(未在图中表示)电性连接；接着，再将第二可挠性基板20B反转，使得第三芯片110C及第四芯片110D的背面朝上且第二可挠性基板20B的第二表面朝下且由第二黏着层3042将第二可挠性基板20B固接在第二芯片110B的背面上，并将第二可挠性基板20B的自由端弯折，以使第二可挠性基板20B的向外延伸的至少一侧的导电端点2102与线路载板30上的复数个端点302电性连接。
在上述各种实施例中，可挠性基板(flexible board)20可以使用PI(polyimide)作为材料来形成基板，故可以使用半导体制备在PI基板上布置(layout)各种图案的金属导线(trace)，用来连接端点2101以及导电端点2102电性连接，因此可以达到薄型化及多脚化(fine pins)的需求。因此，由PI基板20的可挠性，可以任意折弯，由此特性，可挠性基板20可以弯折且与线路载板(wiring board)30的表面形成电性接触；例如：PCB板。很明显地，线路载板30也必须依据封装芯片的需求，在线路载板30上做不同线路的配置，以便能与各个芯片做电性连接，达成各种功能。此外，要强调的是，在本实施例中可使用可挠性基板20上所配置的复数个导电端点2102直接与线路载板(未在图中表示)上的端点(未在图中表示)电性连接，而不需要再使用其它的电性连接组件，例如锡球(solder ball)或是凸块(bump)，用以电性连接堆栈结构与线路载板。
另外，可以在芯片110上的焊垫112与可挠性基板20上的连接端点2101电性连接后，再使用一底部充填制备(under-filled process)，将一高分子材料充填入焊垫112与连接端点2101间的间隙，并且封闭芯片的主动面的四周，可避免大气湿度的侵袭，有效地增加芯片封装堆栈结构的寿命。
虽然本发明以前述的较佳实施例描述如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的专利保护范围须视本发明申请的权利要求范围所界定内容为准。

Claims (10)

1、一种封装芯片的堆栈结构，包括：
一线路载板，于一正面上配置有复数个端点；
一可挠性基板，具有一第一表面及一第二表面，该第一表面具有一第一线路图案，该第一线路图案的接近一中央区域配置有复数个第一连接端点，且该些第一连接端点经由复数条第一导线与向外延伸到至少一自由端的复数个第一导电端点电性连接，其中该些第一连接端点与向外延伸的该些第一导电端点均曝露于该第一可挠性基板的该第一表面上，及该第二表面具有一第二线路图案，该第二线路图案具有复数个第二连接端点且该些第二连接端点经由复数条第二导线与向外延伸的复数个第二导电端点电性连接，其中该些第二导电端点曝露于该第一表面的该自由端上；
一第一尺寸的第一芯片，其一主动面上具有复数个第一焊垫，是以芯片倒装方式将该第一芯片的该主动面上的该些第一焊垫电性连接于该可挠性基板上的该些第一连接端点，且该第一芯片的一背面以一黏着层固接于该线路载板的该正面上；及
一第二尺寸的第二芯片，其一主动面上具有复数个第二焊垫，是以芯片倒装方式将该第二芯片的该主动面上的该些第二焊垫电性连接于该可挠性基板上的该第二表面的该些第二连接端点；
其中，该可挠性基板的该自由端向下弯折，以使该可挠性基板的向外延伸的该些第一导电端点及该些第二导电端点电性连接于该线路载板上的该些端点。
2、一种模块化封装的堆栈结构，包括：
一线路载板，于一正面上配置有复数个端点；
一可挠性基板，具有一第一表面及一第二表面，该第一表面系平均分割成复数个区域，而每一该区域的接近一中央区域配置有复数个连接端点且该些连接端点经由复数条导线与向外延伸到至少一自由端的复数个第一导电端点电性连接，其中该些连接端点与向外延伸的该些第一导电端点均曝露于该可挠性基板的该正面的该自由端上，及该第二表面具有一第二线路图案，该第二线路图案具有复数个第二连接端点，且该些第二连接端点经由复数条第二导线与向外延伸至一自由端的复数个第二导电端点电性连接，其中该些第二导电端点曝露于该第一表面的该自由端上；
复数个第一尺寸的第一芯片，其每一该第一芯片的一主动面上具有复数个第一焊垫，是以芯片倒装方式将该些第一芯片的该主动面上的该些第一焊垫电性连接于该可挠性基板上的该些第一连接端点，且将该些第一芯片的一背面以一黏着层固接于该线路载板的该正面上；及
一第二尺寸的第二芯片，其一主动面上具有复数个第二焊垫，是以芯片倒装方式将该第二芯片的该主动面上的该些第二焊垫电性连接于该第二可挠性基板上的该些第二连接端点；
其中，该可挠性基板的该自由端向下弯折，以使该可挠性基板的向外延伸的该些第一导电端点及该些第二导电端点电性连接于该线路载板上的该些端点。
3、如权利要求2所述的堆栈结构，包括：
一第三电路图案，配置于该可挠性基板的该第二表面上，该第三线路图案具有复数个第三连接端点且该些第三连接端点经由复数条第三导线与向外延伸至一自由端的复数个第三导电端点电性连接，其中该第三导电端点曝露于该可挠性基板的该第一表面的该自由端上；及
一第三芯片，其一主动面上具有复数个第三焊垫，是以芯片倒装方式将该第三芯片的该主动面上的该些第三焊垫电性连接于该些第三连接端点。
4、一种封装芯片的堆栈结构，包括：
一线路载板，于一正面上配置有复数个端点；
一第一可挠性基板，具有一第一表面及一第二表面，该第一可挠性基板的该第一表面接近一中央区域配置有复数个第一连接端点，且该些第一连接端点经由复数条第一导线与向外延伸到至少一自由端的复数个第一导电端点电性连接，其中该些第一连接端点与向外延伸的该些第一导电端点均曝露于该第一表面上；
一第一芯片，其一主动面上具有复数个第一焊垫，是以芯片倒装方式将该第一芯片的该主动面上的该些第一焊垫电性连接于该第一可挠性基板上的该些第一连接端点，且将该第一芯片的一背面以一第一黏着层固接于该线路载板的该正面上；
一第二可挠性基板，具有一第一表面及一第二表面，该第一表面接近一中央区域配置有复数个第二连接端点，且该些第二连接端点经由复数条第二导线与向外延伸至一自由端的复数个第二导电端点电性连接，其中该些第二连接端点与向外延伸的该些第二导电端点均曝露于该第二可挠性基板的该第一表面上，其中该第二可挠性基板的该些第二连接端点及向外延伸的复数个第二导电端点的数目与该第一可挠性基板的该些第一连接端点及向外延伸的该些第一导电端点的接脚数目不同；及
一第二芯片，其一主动面上具有复数个第二焊垫，是以芯片倒装方式将该第二芯片的该主动面上的该些第二焊垫电性连接于该第二可挠性基板上的该些第二连接端点，且将该第二芯片的一背面以一第二黏着层固接于该第一可挠性基板的该第二表面上；
其中，该第一可挠性基板及该第二可挠性基板的该自由端向下弯折，以使该第一可挠性基板的向外延伸的该些第一导电端点及该第二可挠性基板上的向外延伸的该些第二导电端点分别电性连接于该线路载板上的该些端点。
5、一种模块化封装的堆栈结构，包含：
一线路载板，于一正面上配置有复数个端点；
一第一可挠性基板，平均分割成复数个区域，而每一该区域的接近一中央区域配置有复数个第一连接端点，且该些第一连接端点经由复数条第一导线与向外延伸到至少一自由端的复数个第一导电端点电性连接，其中该些第一导电端点曝露于该第一可挠性基板的该第一表面的至少一自由端上；
复数个第一芯片，每一该第一芯片的一主动面上具有复数个第一焊垫，且每一该第一芯片是以芯片倒装方式将该主动面上的该些第一焊垫电性连接于该第一可挠性基板上的该第一表面的该些第一连接端点，且将每一该第一芯片的一背面以一第一黏着层固接于该线路载板的该正面上；
一第二可挠性基板，具有一第一表面及一第二表面，该第一表面接近一中央区域配置有复数个第二连接端点，且该些第二连接端点经由复数条第二导线与向外延伸至一自由端的复数个第二导电端点电性连接，其中该些第二连接端点与向外延伸的该些第二导电端点均曝露于该第二可挠性基板的该第一表面上，其中该第二可挠性基板的该些第二连接端点及向外延伸的复数个第二导电端点的数目与该第一可挠性基板的该些第一连接端点及向外延伸的该些第一导电端点的接脚数目不同；及
至少一第二芯片，其一主动面上具有复数个第二焊垫，是以芯片倒装方式将该第二芯片的该主动面上的该些第二焊垫电性连接于该第二可挠性基板上的该些第二连接端点，且将该第二芯片的一背面以一第二黏着层固接于该第一可挠性基板的该第二表面的一侧上；
其中，该第一可挠性基板及该第二可挠性基板的该自由端向下弯折，以使该第一可挠性基板的向外延伸的该些第一导电端点及该第二可挠性基板上的向外延伸的该些第二导电端点分别电性连接于该线路载板上的该些端点。
6、如权利要求5所述的堆栈结构，还包括：
一第三可挠性基板，其中该第三可挠性基板的第一表面上配置一第三电路图案，该第三线路图案具有复数个第三连接端点，且该些第三连接端点经由复数条第三导线与向外延伸至一自由端的复数个第三导电端点电性连接，其中该第三导电端点曝露于该第三可挠性基板的该第一表面的该自由端上；及
一第三芯片，其一主动面上具有复数个第三焊垫，且以芯片倒装方式将该主动面上的该些第三焊垫电性连接于该些第三连接端点，并将第三芯片的一背面以一第三黏着层固接于该第二可挠性基板的该第二表面的一侧上；
其中该第三可挠性基板的该自由端向下弯折，以使该第三可挠性基板的向外延伸的该些第三导电端点电性连接于该线路载板上的该些端点。
7、一种封装芯片的堆栈结构，包含：
一线路载板，于一正面上配置有复数个端点；
一第一可挠性基板，具有一第一表面及一第二表面，该第一可挠性基板的接近一中央区域配置有复数个第一连接端点，且该些第一连接端点经由复数条第一导线与向外延伸到至少一自由端的复数个第一导电端点电性连接，其中该些第一连接端点同时曝露于该第一可挠性基板的该第一表面及该第二表面，而该些第一导电端点曝露于该第一可挠性基板的该第一表面；
一第一芯片，其一主动面上具有复数个第一焊垫，是以芯片倒装方式将该第一芯片的该主动面上的该些第一焊垫电性连接于该第一可挠性基板上的该第一表面的该些第一连接端点，且该第一芯片的一背面经由一第一黏着层固接于该线路载板的该正面上；
一第二芯片，其一主动面上具有复数个第二焊垫，是以芯片倒装方式将该第二芯片的该主动面上的该些第二焊垫电性连接于该可挠性基板上的该第二表面的该些第一连接端点；
一第二可挠性基板，具有一第一表面及一第二表面，该第一表面接近一中央区域配置有复数个第二连接端点，且该些第二连接端点经由复数条第二导线与向外延伸至一自由端的复数个第二导电端点电性连接，该些第二连接端点与向外延伸的该些第二导电端点均曝露于该第二可挠性基板的该第一表面上，其中该第二可挠性基板的该些第二连接端点及向外延伸的复数个第二导电端点的数目与该第一可挠性基板的该些第一连接端点及向外延伸的该些第一导电端点的接脚数目不同；及
一第三芯片，其一主动面上具有复数个第三焊垫，是以芯片倒装方式将该主动面上的该些第三焊垫电性连接于该第二可挠性基板上的该些第二连接端点，且将该第三芯片的一背面以一第二黏着层固接于该第二芯片的一背面上；
其中，该第一可挠性基板及该第二可挠性基板的该自由端向下弯折，以使该第一可挠性基板的向外延伸的该些第一导电端点及该第二可挠性基板上的向外延伸的该些第二导电端点分别电性连接于该线路载板上的该些端点。
8、一种芯片封装的堆栈结构，包含：
一线路载板，于一正面上配置有复数个端点；
一第一可挠性基板，具有一第一表面及一第二表面，该第一可挠性基板的接近一中央区域配置有复数个第一连接端点，且该些第一连接端点经由复数条第一导线与向外延伸到至少一自由端的复数个第一导电端点电性连接，其中该些第一连接端点同时曝露于该可挠性基板的该第一表面及该第二表面，而该些第一导电端点曝露于该第一可挠性基板的该第一表面；
一第一芯片，其一主动面上具有复数个第一焊垫，是以芯片倒装方式将该第一芯片的该主动面上的该些第一焊垫电性连接于该第一可挠性基板上的该第一表面的该些第一连接端点，且该第一芯片的一背面经由一第一黏着层固接于该线路载板的该正面上；
一第二芯片，其一主动面上具有复数个第二焊垫，是以芯片倒装方式将该第二芯片的该主动面上的该些第二焊垫电性连接于该可挠性基板上的该第二表面的该些第一连接端点；
一第二可挠性基板，该第二可挠性基板具有一第一表面及一第二表面，且该第二表面由一第二黏着层固接在该第二芯片的一背面上，该第二可挠性基板的该第一表面接近一中央区域配置有复数个第二连接端点，且该些第二连接端点经由复数条第二导线与向外延伸至一自由端的复数个第二导电端点电性连接，其中该些第二连接端点与向外延伸的该些第二导电端点均曝露于该第二可挠性基板的该第一表面上，其中该第二可挠性基板的该些第二连接端点及向外延伸的复数个第二导电端点的数目与该第一可挠性基板的该些第一连接端点及向外延伸的该些第一导电端点的接脚数目不同；及
一第三芯片，其一主动面上具有复数个第三焊垫，是以芯片倒装方式将该第三芯片的该主动面上的该些第三焊垫电性连接于该第二可挠性基板上的该第一表面的该些第二连接端点；
其中，该第一可挠性基板及该第二可挠性基板的该自由端向下弯折，以使该第一可挠性基板的向外延伸的该些第一导电端点及该第二可挠性基板上的向外延伸的该些第二导电端点分别电性连接于该线路载板上的该些端点。
9、一种模块化封装的堆栈结构，包含：
一线路载板，于一正面上配置有复数个端点；
一第一可挠性基板，平均分割成复数个区域，而每一该区域的接近一中央区域配置有复数个第一连接端点，且该些第一连接端点经由复数条第一导线与向外延伸到至少一自由端的复数个第一导电端点电性连接，其中该些第一连接端点同时曝露于该第一可挠性基板的该第一表面及该第二表面，而该些第一导电端点曝露于该第一可挠性基板的该第一表面；
复数个第一芯片，其每一该第一芯片的一主动面上具有复数个第一焊垫，是以芯片倒装方式将该些第一芯片的该主动面上的该些第一焊垫电性连接于该第一可挠性基板上的该第一表面的该些第一连接端点，且该些第一芯片的一背面经由一第一黏着层固接于该线路载板的该正面上；
复数个第二芯片，其每一该第二芯片的一主动面上具有复数个第二焊垫，是以芯片倒装方式将该些第二芯片的该主动面上的该些第二焊垫电性连接于该第一可挠性基板上的该第二表面的该些第一连接端点；
一第二可挠性基板，具有一第一表面及一第二表面，该第一表面接近一中央区域配置有复数个第二连接端点，且该些第二连接端点经由复数条第二导线与向外延伸至一自由端的复数个第二导电端点电性连接，该些第二连接端点与向外延伸的该些第二导电端点均曝露于该第二可挠性基板的该第一表面上，其中该第二可挠性基板的该些第二连接端点及向外延伸的复数个第二导电端点的数目与该第一可挠性基板的该些第一连接端点及向外延伸的该些第一导电端点的接脚数目不同；及
一第三芯片，其一主动面上具有复数个第三焊垫，是以芯片倒装方式将该主动面上的该些第三焊垫电性连接于该第二可挠性基板上的该些第二连接端点，且将该第三芯片的一背面以一第二黏着层固接于其中的该第二芯片的一背面上；
其中，该第一可挠性基板及该第二可挠性基板的该自由端向下弯折，以使该第一可挠性基板的向外延伸的该些第一导电端点及该第二可挠性基板上的向外延伸的该些第二导电端点分别电性连接于该线路载板上的该些端点。
10、一种模块化封装的堆栈结构，包含：
一线路载板，于一正面上配置有复数个端点；
一第一可挠性基板，具有一第一表面及一第二表面，该第一可挠性基板的接近一中央区域配置有复数个第一连接端点，且该些第一连接端点经由复数条第一导线与向外延伸到至少一自由端的复数个第一导电端点电性连接，其中该些第一连接端点同时曝露于该可挠性基板的该第一表面及该第二表面，而该些第一导电端点曝露于该第一可挠性基板的该第一表面；
复数个第一芯片，其每一该第一芯片的一主动面上具有复数个第一焊垫，是以芯片倒装方式将该些第一芯片的该主动面上的该些第一焊垫电性连接于该第一可挠性基板上的该第一表面的该些第一连接端点，且该些第一芯片的一背面经由一第一黏着层固接于该线路载板的该正面上；
复数个第二芯片，其每一该第二芯片的一主动面上具有复数个第二焊垫，是以芯片倒装方式将该些第二芯片的该主动面上的该些第二焊垫电性连接于该第一可挠性基板上的该第二表面的该些第一连接端点，其中该些第二芯片的尺寸及功能与该些第一芯片相同；
一第二可挠性基板，该第二可挠性基板的结构与该第一可挠性基板不同，该第二可挠性基板具有一第一表面及一第二表面，且该第二表面由一第二黏着层固接在该些第二芯片的一背面上，该第二可挠性基板的该第一表面配置有复数个第二连接端点，且该些第二连接端点经由复数条第二导线与向外延伸至一自由端的复数个第二导电端点电性连接，其中该些第二连接端点与向外延伸的该些第二导电端点均曝露于该第二可挠性基板的该第一表面上，而该第二可挠性基板的该些第二连接端点及向外延伸的复数个第二导电端点的数目与该第一可挠性基板的该些第一连接端点及向外延伸的该些第一导电端点的接脚数目不同；及
一第三芯片，其一主动面上具有复数个第三焊垫，是以芯片倒装方式将该第三芯片的该主动面上的该些第三焊垫电性连接于该第二可挠性基板上的该第一表面的该些第二连接端点；
其中，该第一可挠性基板及该第二可挠性基板的该自由端向下弯折，以使该第一可挠性基板的向外延伸的该些第一导电端点及该第二可挠性基板上的向外延伸的该些第二导电端点分别电性连接于该线路载板上的该些端点。
CNA2008101100181A 2008-06-02 2008-06-02 芯片封装的堆栈结构 Pending CN101599482A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2008101100181A CN101599482A (zh) 2008-06-02 2008-06-02 芯片封装的堆栈结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2008101100181A CN101599482A (zh) 2008-06-02 2008-06-02 芯片封装的堆栈结构

Publications (1)

Publication Number Publication Date
CN101599482A true CN101599482A (zh) 2009-12-09

Family

ID=41420847

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101100181A Pending CN101599482A (zh) 2008-06-02 2008-06-02 芯片封装的堆栈结构

Country Status (1)

Country Link
CN (1) CN101599482A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022037037A1 (zh) * 2020-08-19 2022-02-24 华进半导体封装先导技术研发中心有限公司 模块化封装结构及方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022037037A1 (zh) * 2020-08-19 2022-02-24 华进半导体封装先导技术研发中心有限公司 模块化封装结构及方法

Similar Documents

Publication Publication Date Title
US7391105B2 (en) Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same
US6900528B2 (en) Stacked mass storage flash memory package
US7402911B2 (en) Multi-chip device and method for producing a multi-chip device
US6441476B1 (en) Flexible tape carrier with external terminals formed on interposers
KR101623880B1 (ko) 반도체 패키지
KR100255476B1 (ko) 볼 그리드 어레이 패키지
US7396763B2 (en) Semiconductor package using flexible film and method of manufacturing the same
CN101615609A (zh) 芯片封装的堆叠结构
US20120286398A1 (en) Semiconductor chip module and planar stack package having the same
US7763983B2 (en) Stackable microelectronic device carriers, stacked device carriers and methods of making the same
US8829665B2 (en) Semiconductor chip and stack package having the same
CN101599482A (zh) 芯片封装的堆栈结构
US8410603B2 (en) Semiconductor device and package
CN101465341B (zh) 堆叠式芯片封装结构
KR100513422B1 (ko) 집적회로 모듈의 구조
TW202218099A (zh) 包含半導體晶片的半導體封裝
KR20040069392A (ko) 적층형 반도체 멀티 칩 패키지
KR20100050976A (ko) 반도체 패키지 및 그의 제조 방법
KR20090011568A (ko) 반도체 패키지 및 그의 제조 방법
CN101621051A (zh) 晶粒封装的堆栈结构
KR20120023972A (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
KR200225040Y1 (ko) 적층형 반도체 패키지
CN101556950A (zh) 封装晶片的堆栈结构
KR101207883B1 (ko) 패키지 모듈
KR20090074493A (ko) 스택 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20091209