CN101595701B - 差分对作为单端数据路径以传输低速数据之运用 - Google Patents

差分对作为单端数据路径以传输低速数据之运用 Download PDF

Info

Publication number
CN101595701B
CN101595701B CN200780047580.8A CN200780047580A CN101595701B CN 101595701 B CN101595701 B CN 101595701B CN 200780047580 A CN200780047580 A CN 200780047580A CN 101595701 B CN101595701 B CN 101595701B
Authority
CN
China
Prior art keywords
signal
pair
connecting wires
low
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200780047580.8A
Other languages
English (en)
Other versions
CN101595701A (zh
Inventor
纳瑞许·B·雪堤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intersil Corp
Original Assignee
Intersil Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intersil Inc filed Critical Intersil Inc
Publication of CN101595701A publication Critical patent/CN101595701A/zh
Application granted granted Critical
Publication of CN101595701B publication Critical patent/CN101595701B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/45—Transmitting circuits; Receiving circuits using electronic distributors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/52—TPC using AGC [Automatic Gain Control] circuits or amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本文提供用以跨接线对发送信号的系统及方法。根据特定实施例，在一时段期间跨该接线对发送差分信号，并且在另一时段期间跨相同接线对发送两单端信号。可利用低电压差分信令(LVDS)跨该接线对发送该差分信号。相对地，可利用非差分信令跨该相同接线对发送该等两单端信号。

Description

差分对作为单端数据路径以传输低速数据之运用
本申请要求2006年11月17日提交的Naresh B.Shetty的美国专利申请No.11/601,070的优先权。
技术领域
本发明的实施例涉及高速及低速串行数据信号两者的传输及接收。本发明的实施例还涉及差分及单端信号两者的传输及接收。
背景技术
今日，诸如视频信号之类的高速信号通常是利用数个单端信号路径连同时钟源从源(如主机处理器)发送至接收器(如显示器驱动器)。然而，随着数据速率提高，传统的互补对称金属氧化物半导体/晶体管晶体管逻辑(CMOS/TTL)信令易于产生电磁干扰(EMI)相关问题。此外，当从源至接收器的数据量增加时(如随着显示器的分辨率提高)，从源至接收器的信号数量也增多，其导致将更快速且更宽广的信号从源发送至接收器而增加功率消耗。这并非所乐见，特别是在便携设备中。因此，需要减少因将高速信号从源发送至接收器而所导致功率消耗。
发明内容
本发明的实施例涉及用以跨接线对发送信号的系统及方法。根据特定实施例，在一时段期间中跨该接线对发送差分信号，并且在另一时段期间中跨相同接线对发送两个单端信号。可利用低电压差分信令(LVDS)以跨该接线对发送该差分信号。相反，可利用非差分信令以跨该相同接线对发送这两个单端信号。该接线对可为如双绞线或导电迹线对，但不限于此。
本发明的实施例可用以如降低具有主动模式以及睡眠模式或待机模式的移动设备内的功率消耗。根据特定实施例，当设备在主动模式时执行该LVDS，并且当该设备在睡眠或待机模式时使用非差分信令。换言之，当该设备在第一模式(如主动模式)时，可利用该接线对作为单一差分对，并且当该设备在第二模式(如睡眠或待机模式)时，可利用该相同接线对作为两条单独的串行线路(如I2C类型SDA及SCL线路)。
根据本发明之特定实施例，系统包含发送器，其具有输出对；以及接收器，其具有输入对。该发送器的输出对被配置成通过接线对而连接至该接收器的输入对。当在第一模式(如主动模式)时，该发送器在两个输出处输出差分信号，以跨该两条接线发送至该接收器的两个输入。相反，当该发送器在第二模式(如睡眠或待机模式)时，该发送器输出两个单端信号，两个输出处各一，以跨相同的两条接线发送至该接收器的两个输入。
根据特定实施例，该接收器也可处于第一模式及第二模式。当该接收器在该第一模式时，该接收器可将其两个输入处所收到的信号当作差分信号；而当该接收器在第二模式时，接收器可将其两个输入处所收到的信号当作单端信号。
根据特定实施例，发送器及接收器各自包含开关对，其用以指定I2C信号跨该接线对作为差分信号的嵌入部分发送还是跨相同接线对作为两个单独单端信号发送。
以下阐述的详细说明、附图及权利要求将使本发明的进一步实施例、特征、方面与优势变得显而易见。
附图简述
图1是高级框图，其可用于解释用以在发送器与接收器之间发送高速及低速信号的一个方案。
图2是高级框图，其可用于解释用以在发送器与接收器之间发送高速及低速信号的替代性方案。图2方案相较于图1方案提供较低功率消耗，但在发送器与接收器之间需要较多的接线。
图3是高级框图，其可用于解释本发明实施例，其可用以减少功耗而无须增加发送器与接收器之间的接线数量。
图4及5是可用于概括本发明的特定实施例的高级流程图。
图6是高级框图，其说明图3的发送器及接收器可如何地成为收发器的部分。
实施方式
各种信号需从源发送至接收器，如在当源是主机处理器而接收器是显示器驱动器时。此等信号可包含RGB信号、水平及垂直同步信号(HSYNC及VSYNC)、处理器时钟信号(PCLKIN)、数据启动信号(DATAEN)及重置/断电信号(RESET/PWRDN)。同时，还可需要发送额外的低速控制信号，像是集成电路间电路(I2C)信号。此者之范例显示于图1，如后所述。
图1示出发送器112及接收器132，其用以将视频信号自主机处理器102(又简称为主机)发送至显示器驱动器152。该显示器驱动器152可包含行及列驱动器，其驱动显示器(未图示)，诸如移动电话、相机或其他移动设备的液晶显示器(LCD)。
该发送器112被显示为包含输入闩114、串行器116、输出级118以及时序、控制与锁相回路(PLL)块120。该接收器132被显示为包含输入级138、解串行器136、输出闩134以及时钟与数据复原(CDR)及控制块140。
该主机被显示为将RGB、RESET/PWRDN、HSYNC、VSYNC、DATAEN及PCLKIN信号提供至该发送器112，因此该发送器112可将此等信号或是其他表示该等信号的信号发送至该接收器132。此外，较低速度的I2C信号，包含串行时钟(SCL)及串行数据(SDA)信号被提供至该发送器112，用于发送至该接收器132。该SCL及SDA信号被显示为由微控制器104所产生，其与该主机102通讯，但可由该主机102或一些其他的元件所产生作为替代。进一步的微控制器1 54被显示为接收SCL及SDA信号，可将此等信号提供至该显示器驱动器152或一些其他的元件作为替代。
接线对130将发送器112的输出级118连接至该接收器132的输入级138。该串行器116及该输出级118，连同该输入级138及该解串行器136，使得运用以低电压差分信令(LVDS)为基础的串行化及解串行化(SERDES)方案能够以避免EMI问题的快速且高功率效率的方式跨该接线对130上发送数据。此外，CDR电路140用以消除在个别接线上发送个别时钟信号的需要。
该串行器116将经由该输入闩114所收到的平行RGB位转换成串行信号。此外，该串行器116将RESET/PWRDN、HSYNC、VSYNC、DATAEN及PCLKIN信号，或代表该等的信号，嵌入至该串行信号。同样地，在图1所示的实施例里，该串行器116亦将SCL及SDA信号，或代表该等之信号，嵌入至该串行信号。该串行器利用时间复用方案将各种信号嵌入至该串行信号。
为提供低功率及高速通讯，利用低电压差分信令(LVDS)将串行数据信号从发送器112发送至该接收器132。为达此，该输出级118可按众知方式，将由该串行器116所输出的单端串行数据信号转换成具有低电压摆动的差分信号。除提供低功率及高速通信以外，此传输方案提供良好的共模抑制及抗扰度。由于其操作，该输出级118亦可称为LVDS发送器118。LVDS提供按GHz范围，或至少为MHz范围的传输。相对地，I2C提供按100-400 KHz之范围的传输。
高速差分信号跨该接线对130从该发送器112发送至该接收器132。此等接线130可为双绞线，然非必要。此外，由于在此所使用的术语“接线”指的是导电信号路径，该接线对130可为导电迹线对。
该输入级138将跨该接线对130所接收的LVDS差分信号转换成单端串行数字信号。由于其操作，输入级138又可称为LVDS接收器。该解串行器136自该输入级138的输出接收该单端串行信号，并且将平行RGB位提供至该输出闩134。该解串行器136又将RESET/PWRDN、HSYNC、VSYNC、DATAEN及PCLKIN信号，或代表该等之信号，提供至CDR与控制块140。该CDR与控制块140复原该(等)时钟信号，并且将RESET/PWRDN、HSYNC、VSYNC、DATAEN及PCLKIN信号提供至该显示器驱动器1 52。此外，在本实施例里，该解串行器136解嵌入SCL及SDA信号，或代表该等的信号，且CDR与控制块140将该等信号提供至该微控制器154，或是提供至该显示器驱动器152或一些其他的元件。该解串行器136利用时间分用以区分出由该串行器116合并成串行信号的所有各种信号。
假设图1所示之元件在诸如移动电话或相机之类的移动设备内，该设备可能在大部分(如80％)的时间是在睡眠模式或待机模式，以保留该设备的电池寿命。当于睡眠或待机模式时，最好是有尽可能多的元件是非主动，因此其不汲取功率。例如，当该发送器112在睡眠或待机模式时，可希望所有牵涉到高速通信的元件为非主动，包含输入闩114、串行器116、LVDS发送器118以及时序、控制与PLL块120(在图式中皆按粗线所示)。然而，即使是在睡眠模式期间，亦经常有需要将诸如I2C信号(SCL及SDA)的低速数据信号如从微控制器104发送至该微控制器154。为此理由，图1之实施例并非高功率效率，因为至少仍需对该发送器的时序、控制与PLL块120、串行器116、输出级118、以及接收器的输入级138、解串行器136和CDR与控制块140供电，让低速(如SCL及SDA)线路能够被发送。这可导致按25MHz运行电路来发送100KHz控制信号，其非有效率方案。
如图2所示，一种避免前述功率无效率问题的方式为在发送器112与接收器132之间提供两条额外接线230，而额外接线230专属于发送低速(如I2C)信号。然而，此非优选，因为希望不增加元件间之接线的数量。如后文中关于图3所述，本发明之实施例提供不增加该发送器112与该接收器132间之接线的数量的较有说服力的解决方式。
参照图3，开关对326添加于该发送器112内，并且开关对346添加于该接收器132内，后文中将说明原因。替代地而非较佳地，此开关326及346可位在发送器112及接收器132的外部。根据实施例，该等开关326及346为利用晶体管所实现的模拟开关。
根据实施例，当有需要在该发送器112与该接收器132间发送高速信号时，如当主机正将如嵌入LVDS信号的高速RGB、RESET/PWRDN、HSYNC、VSYNC、DATAEN及PCLKIN信号提供至该发送器112时，该等开关326及346为打开(即断)。当该等开关326及346为打开(即断)时，低速控制信号(如SCL及SDA)亦由该发送器112嵌入至跨该接线对130上所发送的LVDS信号，并且该接收器132可按前文关于图1所述相同的方式将此等低速控制信号解嵌入。然而，当不需要在该发送器112与该接收器132之间发送高速信号时，如当该主机并未将RGB、RESET/PWRDN、HSYNC、VSYNC、DATAEN及PCLKIN信号提供至发送器112时，该等开关326及346为关闭(即通)。此外，当不需要在该发送器112与该接收器132之间发送高速信号时，可将该发送器112及该接收器132设置在睡眠或待机模式，允许所有(或至少一些)牵涉到高速通讯的元件(按粗线所绘)为非主动。在该发送器112里，可在睡眠或待机模式期间为非主动(并因此通常仅耗用晶体管漏泄功率)的元件包含该输入闩114、该串行器116、该输出级118及该时序、控制与PLL区块120。该主机亦可为非主动，或至少在较低功率模式。在该接收器132里，可在睡眠或待机模式期间为非主动的元件包含输入级138、解串行器136、输出闩134及该CDR与控制块140。
可利用在该发送器112内的模式控制器322以及在该接收器132内之模式控制器342检测何时该发送器112及该接收器132在睡眠或待机模式为适当，如相反于主动模式。由于通常在此所使用的术语“睡眠”及“待机”用以识别省电模式，其中某些元件系完全或至少部份地为非主动。然而，应注意到亦有可能有一个以上的可选择省电模式，如其中一模式较另一者节省更多的功率。
有多种方式让该模式控制器322及342可决定何时令该发送器112及该接收器132进入睡眠或待机模式，或更广义地说，进入降低功率模式。例如，模式控制器322可监视该PCLKIN信号，并且该模式控制器342可监视该PCLKOUT信号，如图3所示。按此方式，当该模式控制器322并未检测到该PCLKIN信号时(如对于至少指定时段)，该模式控制器322可令该发送器112进入睡眠或待机模式。同样地，当该模式控制器342并未检测到该PCLKOUT信号时(如对于至少一指定时段)，该模式控制器342可令该接收器132进入睡眠或待机模式。也可能是监视替代信号——诸如DATAEN信号，以决定何时在睡眠或待机模式与主动模式之间切换。换言之，该等模式控制器322及342可监视出现或没有信号，以知晓何时该发送器112及该接收器132应在睡眠/待机模式或主动模式。
如图3所示，该模式控制器322亦可用以控制该开关326，并且该模式控制器342亦可用以控制该开关346。更详细地说，根据本发明之实施例，该模式控制器322在当模式控制器322令该发送器112进入睡眠或待机模式时关闭(即通)该开关对326，并且在当模式控制器322令该发送器112返回到主动模式时开启(亦断)该开关对326。同样地，模式控制器342在当模式控制器342令该接收器132进入睡眠或待机模式时关闭(即通)该开关对346，并且在当该模式控制器342令该接收器132返回到主动模式时打开(即断)该开关对346。该模式控制器322及342可为简单状态机或类似者，如本领域的一般技术人员将察知。
当该等开关326及346为关闭(即通)时，当该发送器112及该接收器132在主动模式时经由用于高速低电压差分信令(LVDS)的相同接线对130，将低速信号(如SCL及SDA)自该发送器112发送至该接收器132。然而，当该接线对130用于高速LVDS(并且该等开关326及346为打开)时，利用该接线对作为差分对。相反，当开关326及346为关闭(即通)时，该接线对130用以发送低速信号，而该接线对用作两个单独单端串行线路，如一者发送SCL信号，而另一者发送SDA信号。
如图3所示，提供缓冲器124及144以启动低速数据的双向性、阻抗匹配及电路隔离。
图4高级流程图可用于概括本发明的特定实施例，其可用以如降低具有第一模式(如主动模式)及第二模式(如睡眠或待机模式)的移动设备的功率消耗。参照图4，在步骤402，当该设备在该第一模式(如主动模式)时，利用低电压差分信令(LVDS)跨接线对(如130)发送第一类型信息(如高速数据及时钟)及第二类型信息(如低速I2C数据及时钟)两者。相反，如步骤404所示，当该设备在第二模式(如睡眠或待机模式)时，利用非差分信令跨相同接线对(如130)发送该第二类型信息(如低速I2C数据及时钟)，而非第一类型信息(如高速数据及时钟)。
根据该特定实施例，在步骤402，当该设备在该第一模式(如主动模式)时，利用该接线对(如130)作为单一差分对。而相对地，在步骤404，当该设备在该第二模式(如睡眠或待机模式)时，该接线对(如130)是用来作为两个单独的单端串行线路。
图5是高级流程图，其亦概括本发明之特定实施例。如图5所示，在步骤502，在时段期间跨接线对发送差分信号；并且在步骤504，在另一时段期间跨相同接线对发送两单端信号。如前述，可利用低电压差分信令(LVDS)跨该接线对发送该差分信号；并且可跨相同接线对利用非差分信令发送该两单端信号。如前述，该接线对可为双绞线或导电迹线对，然不限于此。在特定实施例里，可在当设备在主动模式时执行步骤502；并且可在当设备在睡眠或待机模式时执行步骤504。
在图3里，该发送器112被显示为与将视频及控制信号发送至接收器132的主机处理器102相关联，而此接收器被显示为与显示器驱动器152相关联。然此环境仅为可运用本发明之实施例的一示范性环境。本领中普通的技术人员将自前述说明而了解本发明实施例可运用于其他希望将接线对运用于高速差分信令及低速单端信令两者的环境。而在两种类型之信令间切换的原因可如前述般降低功率消耗。然可有其他可希望的理由。
在图3里，该发送器112被显示为与该接收器132通讯。虽未在图3特定绘示，然该发送器112可为收发器的部份。同样地，该接收器132可为另一收发器的部份。其范例如图6中所示。虽未绘示，然该收发器612将可能亦包含类似于块140的CDR与控制块；而该收发器632将可能亦包含类似于块120的发送时序、控制与PLL块。并且，虽未在图6中特定绘示，然该等许多信号可为双向性，其中使用到收发器。在所示实施例里，该等收发器提供SCL及SDA信号的半双工通讯。
各生发器包含能够进行全双工操作的串行器/解串行器(SerDes)也是可能的，意思是可同时地在两个方向上进行数据转换。在此实施例里，各收发器不需要包含单独的串行器及解串行器。
上述说明为本发明之较佳实施例。该等实施例已提供说明及描述之目的，然非意图为彻底的或将本发明限制于所揭示的精确形式。熟谙本领域的技术人员将显知众多修改及变化。该等实施例经选定且描述以最佳地说明本发明原理及其实际应用，藉此让其他熟谙本领域的技术人员能够了解本发明。本发明范畴欲由所附权利要求及其等价物定义。

Claims (21)

1.一种用以跨接线对发送信号的方法，其中包含：
(a)在当设备处于主动模式时的时段期间跨所述接线对发送差分信号，跨所述接线对发送的差分信号包括高速视频信号，并且跨所述接线对发送的差分信号还包括嵌入所述高速视频信号的低速串行时钟信号SCL和低速串行数据信号SDA；以及
(b)在当所述设备处于睡眠或待机模式时的另一时段期间跨相同接线对发送两单端信号，所述两单端信号均不包括所述高速视频信号，跨所述接线中的一个所发送的所述两单端信号中的一个包括所述低速串行时钟信号SCL，并且跨所述接线中的另一个所发送的所述两单端信号中的另一个包括所述低速串行数据信号SDA。
2.如权利要求1所述的方法，其特征在于：
步骤(a)包含利用低电压差分信令LVDS以跨所述接线对发送所述差分信号；以及
步骤(b)包含利用非差分信令以跨所述相同接线对发送所述两单端信号。
3.如权利要求1所述的方法，其特征在于，所述接线对包含双绞线。
4.如权利要求1所述的方法，其特征在于，所述接线对包含导电迹线对。
5.如权利要求1所述的方法，其特征在于，所述睡眠或待机模式相较于所述主动模式是降低功率模式。
6.一种用以降低具第一模式以及第二模式的电池供电移动设备的功率消耗的方法，所述方法包含：
(a)当所述设备在所述第一模式时，利用低电压差分信令(LVDS)跨接线对发送高速视频信号以及嵌入所述高速视频信号的低速串行时钟信号SCL和低速串行数据信号SDA；以及
(b)当所述设备在所述第二模式时，利用非差分信令跨所述接线对发送所述串行时钟信号SCL和所述低速串行数据信号SDA，而非所述高速视频信号；
其中，当所述设备在所述第二模式时，利用非差分信令跨所述接线对中的一个发送所述低速串行时钟信号SCL，并且利用非差分信令跨所述接线对中的另一个发送所述低速串行数据信号SDA。
7.如权利要求6所述的方法，其特征在于：
步骤(a)包含当所述设备在所述第一模式时，利用所述接线对作为单一差分对；以及
步骤(b)包含当所述设备在所述第二模式时，利用所述接线对作为两单独串行线路。
8.如权利要求6所述的方法，其特征在于：
所述第一模式是主动模式；以及
所述第二模式是睡眠或待机模式。
9.如权利要求6所述的方法，其特征在于，所述第二模式相较于所述第一模式是降低功率模式。
10.如权利要求6所述的方法，其特征在于：
所述高速视频信号按第一速度来发送，所述第一速度至少为MHz范围，或为GHz范围；以及
所述低速串行时钟信号SCL和低速串行数据信号SDA按比所述第一速度更低的速度来发送，所述更低的速度在100到400KHz的范围内。
11.一种用以跨接线对发送信号的系统，包含：
发送器，被配置成发送高速视频信号以及低速串行时钟信号SCL和低速串行数据信号SDA，所述发送器包含输出对；以及
接收器，其包含输入对；
其中所述发送器的输出对被配置成通过接线对连接至所述接收器的输入对；
其中当在第一模式时，所述发送器在两输出处输出差分信号，以跨所述接线对发送至所述接收器的两输入，所述差分信号包括所述高速视频信号和嵌入所述高速视频信号的所述低速串行时钟信号SCL和低速串行数据信号SDA；以及
其中当在第二模式时，所述发送器输出两单端信号，两输出各一，以跨相同的两接线发送至所述接收器的两输入，所述两单端信号中的一个包括所述低速串行时钟信号SCL，所述两单端信号中的另一个包括所述低速串行数据信号SDA。
12.如权利要求11所述的系统，其特征在于：
在任何时候，所述接收器亦可处于所述第一模式及所述第二模式；
当所述接收器在所述第一模式时，所述接收器将在其两个输入处所收到的信号当作差分信号；以及
当所述接收器在所述第二模式时，所述接收器将在其两个输入处所收到的信号当作两单端信号。
13.如权利要求11所述的系统，其特征在于：
所述第一模式是主动模式；以及
所述第二模式是睡眠或待机模式。
14.如权利要求11所述的系统，其特征在于，所述第二模式相较于所述第一模式是降低功率模式。
15.如权利要求11所述的系统，其特征在于，所述发送器包含开关对，其使所述低速串行时钟信号SCL和低速串行数据信号SDA跨所述接线对被发送为所述差分信号的嵌入部分，或者是跨相同接线对发送为两个单独的单端信号。
16.如权利要求11所述的系统，其中：
所述发送器包含串行器及输出级，其根据所述串行器之输出产生差分信号；以及
所述接收器包含输入级，其根据在所述接收器之两输入处所收到的差分信号以产生单端信号，以及解串行器，其接收所述输入级之输出。
17.一种用以跨接线对发送信号的系统，其中包含：
在当所述系统处于主动模式时的时段期间跨所述接线对发送差分信号的装置，所述差分信号包括高速视频信号以及嵌入所述高速视频信号的低速串行时钟信号SCL和低速串行数据信号SDA；以及
在当所述系统处于睡眠或待机模式时的另一时段期间跨所述接线对发送两单端信号的装置，所述两单端信号均不包括所述高速视频信号，所述两单端信号中的一个包括所述低速串行时钟信号SCL，并且所述两单端信号中的另一个包括所述低速串行数据信号SDA。
18.如权利要求1所述的方法，其特征在于，还包括：
当所述设备处于睡眠或待机模式时，使跨所述接线对发送差分信号的至少某些电路变为非主动，从而降低功率消耗。
19.如权利要求6所述的方法，其特征在于，还包括：
当使用非差分信令时，使用于低电压差分信令LVDS的至少某些电路变为非主动，从而降低功率消耗。
20.如权利要求11所述的系统，其特征在于：
所述发送器是所述系统的第一收发器的一部分；以及
所述接收器是所述系统的第二收发器的一部分。
21.如权利要求11所述的系统，其特征在于，在所述系统处于睡眠或待机模式时，使用于跨所述接线对发送差分信号的至少某些电路变为非主动，从而降低功率消耗。
CN200780047580.8A 2006-11-17 2007-09-27 差分对作为单端数据路径以传输低速数据之运用 Expired - Fee Related CN101595701B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/601,070 US7953162B2 (en) 2006-11-17 2006-11-17 Use of differential pair as single-ended data paths to transport low speed data
US11/601,070 2006-11-17
PCT/US2007/079715 WO2008063743A2 (en) 2006-11-17 2007-09-27 Use of differential pair as single-ended data paths to transport low speed data

Publications (2)

Publication Number Publication Date
CN101595701A CN101595701A (zh) 2009-12-02
CN101595701B true CN101595701B (zh) 2013-10-30

Family

ID=39387189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780047580.8A Expired - Fee Related CN101595701B (zh) 2006-11-17 2007-09-27 差分对作为单端数据路径以传输低速数据之运用

Country Status (4)

Country Link
US (2) US7953162B2 (zh)
CN (1) CN101595701B (zh)
TW (1) TWI419486B (zh)
WO (1) WO2008063743A2 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101512956B (zh) * 2006-08-29 2012-05-30 皇家飞利浦电子股份有限公司 用于高速lvds通信的同步的方法和设备
US7953162B2 (en) * 2006-11-17 2011-05-31 Intersil Americas Inc. Use of differential pair as single-ended data paths to transport low speed data
US9426006B2 (en) * 2007-02-07 2016-08-23 Valens Semiconductor Ltd. Low power partial functionality communication link
US8355327B2 (en) * 2007-02-07 2013-01-15 Valens Semiconductor Ltd. Methods and devices for daisy chain CE device power save modes
JP2009017371A (ja) * 2007-07-06 2009-01-22 Canon Inc 撮像装置及びその制御方法
KR20100103451A (ko) * 2007-08-02 2010-09-27 제임스 부머 직렬 스트림에 걸쳐서 ｌｃｄ, 카메라, 키패드 및 ｇｐｉｏ 데이터를 인터리빙하고 직렬 변환하고/직병렬 변환하기 위한 방법론 및 회로
WO2009153838A1 (ja) * 2008-06-20 2009-12-23 富士通株式会社 受信装置
JP5330772B2 (ja) * 2008-08-29 2013-10-30 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
KR20100103028A (ko) * 2009-03-13 2010-09-27 삼성전자주식회사 신호 처리 방법 및 신호 처리 장치
TWI420477B (zh) * 2009-03-20 2013-12-21 Realtek Semiconductor Corp 差動信號輸出裝置
KR101536228B1 (ko) * 2009-04-15 2015-07-13 삼성디스플레이 주식회사 신호 변복조 방법, 이를 수행하기 위한 신호 변복조 장치 및 이를 포함하는 표시 장치
WO2011058715A1 (ja) * 2009-11-13 2011-05-19 パナソニック株式会社 インターフェース回路、及びインターフェースシステム
KR101603674B1 (ko) * 2009-12-14 2016-03-16 삼성전자주식회사 긴급 데이터 전송 방법 및 장치
US8395605B2 (en) 2010-09-10 2013-03-12 Smsc Holdings S.A.R.L. Monitor chaining and docking mechanism
US8559582B2 (en) * 2010-09-13 2013-10-15 Altera Corporation Techniques for varying a periodic signal based on changes in a data rate
TWI457000B (zh) * 2010-10-05 2014-10-11 Aten Int Co Ltd 訊號延伸器系統及其訊號延伸器以及其傳送與接收模組
US8615610B2 (en) * 2011-09-29 2013-12-24 Freescale Semiconductor, Inc. Interface system and method with backward compatibility
US10311010B2 (en) * 2011-10-05 2019-06-04 Analog Devices, Inc. Two-wire communication systems and applications
US10649948B2 (en) * 2011-10-05 2020-05-12 Analog Devices, Inc. Two-wire communication systems and applications
US8902999B2 (en) * 2011-11-23 2014-12-02 System General Corp. Isolation interface circuit for power management
US9098645B2 (en) * 2012-06-22 2015-08-04 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Increasing data transmission rate in an inter-integrated circuit (‘I2C’) system
US9015394B2 (en) 2012-06-22 2015-04-21 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Chip select (‘CS’) multiplication in a serial peripheral interface (‘SPI’) system
US8954634B2 (en) 2012-06-22 2015-02-10 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Operating a demultiplexer on an inter-integrated circuit (‘I2C’) bus
US9582457B2 (en) * 2013-06-12 2017-02-28 Qualcomm Incorporated Camera control interface extension bus
US9473710B2 (en) * 2014-01-31 2016-10-18 Rosemount Aerospace Inc. Video signal termination detection circuit
US10139875B2 (en) 2014-02-20 2018-11-27 Qualcomm Incorporated Farewell reset and restart method for coexistence of legacy and next generation devices over a shared multi-mode bus
US9852104B2 (en) * 2014-02-20 2017-12-26 Qualcomm Incorporated Coexistence of legacy and next generation devices over a shared multi-mode bus
US9710423B2 (en) * 2014-04-02 2017-07-18 Qualcomm Incorporated Methods to send extra information in-band on inter-integrated circuit (I2C) bus
US9094246B1 (en) * 2014-04-14 2015-07-28 Analog Devices Global Pure differential signal based MIPI DSI/CSI-2 receiver systems
US9455752B2 (en) * 2014-09-11 2016-09-27 Intel Corporation Apparatus and method for adaptive common mode noise decomposition and tuning
KR102301031B1 (ko) * 2014-12-31 2021-09-13 삼성전자주식회사 모바일 기기에서 신호를 처리하는 방법 및 장치
CN106598891B (zh) * 2015-10-15 2021-04-30 恩智浦美国有限公司 集成电路间i2c总线系统中的从设备报警信号
CN108605055A (zh) 2016-02-01 2018-09-28 高通股份有限公司 串行链路中的可编程分布式数据处理
US20170222686A1 (en) * 2016-02-01 2017-08-03 Qualcomm Incorporated Scalable, high-efficiency, high-speed serialized interconnect
US10159053B2 (en) 2016-02-02 2018-12-18 Qualcomm Incorporated Low-latency low-uncertainty timer synchronization mechanism across multiple devices
US20180240409A1 (en) * 2017-02-21 2018-08-23 Sct Technology, Ltd. Led microdisplay
CN109977063B (zh) * 2019-04-17 2021-03-23 上海兆芯集成电路有限公司 串行解串系统以及其差动比较器
US20230246883A1 (en) * 2022-02-03 2023-08-03 Analog Bits, Inc. Four Wire High Speed Communication Systems

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6243775B1 (en) * 1998-01-20 2001-06-05 Micron Technology, Inc. System for extending the available number of configuration registers
CN1656683A (zh) * 2002-02-28 2005-08-17 皇家飞利浦电子股份有限公司 用于控制电子设备的模式的方法

Family Cites Families (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3587044A (en) * 1969-07-14 1971-06-22 Ibm Digital communication system
US3676583A (en) * 1969-08-13 1972-07-11 Victor Company Of Japan Jitter correction system
US6825698B2 (en) * 2001-08-29 2004-11-30 Altera Corporation Programmable high speed I/O interface
US4092596A (en) * 1976-04-13 1978-05-30 Dickinson Robert V C Data transmission and reception system
US4445048A (en) * 1980-04-04 1984-04-24 Rolm Corporation High speed ribbon cable bus
US4486739A (en) * 1982-06-30 1984-12-04 International Business Machines Corporation Byte oriented DC balanced (0,4) 8B/10B partitioned block transmission code
US4527079A (en) * 1983-11-01 1985-07-02 Advanced Micro Devices, Inc. Integrated circuit device accepting inputs and providing outputs at the levels of different logic families
JPS60124124A (ja) * 1983-12-08 1985-07-03 Nec Corp 入力回路
US4803638A (en) * 1986-06-26 1989-02-07 Westinghouse Electric Corp. Ultrasonic signal processing system including a flaw gate
US4783607A (en) * 1986-11-05 1988-11-08 Xilinx, Inc. TTL/CMOS compatible input buffer with Schmitt trigger
JPH0728214B2 (ja) * 1987-02-06 1995-03-29 株式会社日立製作所 半導体集積回路装置
US5059835A (en) * 1987-06-04 1991-10-22 Ncr Corporation Cmos circuit with programmable input threshold
US4818896A (en) * 1987-08-28 1989-04-04 Hewlett-Packard Company Optical transmitter driver with current peaking
JPH01313969A (ja) * 1988-06-13 1989-12-19 Hitachi Ltd 半導体装置
US5016269A (en) * 1988-11-04 1991-05-14 Gte Mobilnet, Incorporated Method and apparatus for utilizing a cellular telephone in a programmable, intelligent emergency freeway callbox
US5126686A (en) * 1989-08-15 1992-06-30 Astec International, Ltd. RF amplifier system having multiple selectable power output levels
US5812461A (en) * 1990-06-14 1998-09-22 Creative Integrated Systems, Inc. Driver circuit for addressing core memory and a method for the same
US5243623A (en) * 1990-09-25 1993-09-07 National Semiconductor Corporation Switchable multi-mode transceiver interface device
US5233565A (en) * 1990-12-26 1993-08-03 Motorola, Inc. Low power BICMOS memory using address transition detection and a method therefor
US5144167A (en) * 1991-05-10 1992-09-01 Altera Corporation Zero power, high impedance TTL-to-CMOS converter
US5506521A (en) * 1992-08-03 1996-04-09 Unisys Corporation ECL driver with adjustable rise and fall times, and method therefor
US5341249A (en) * 1992-08-27 1994-08-23 Quantum Corporation Disk drive using PRML class IV sampling data detection with digital adaptive equalization
US5459607A (en) * 1993-04-19 1995-10-17 C-Cor/Comlux, Inc. Synchronous optical digital transmission system and method
US5479457A (en) * 1993-08-27 1995-12-26 Vlsi Technology Inc. Method and apparatus for attenuating jitter in a digital transmission line
US5557219A (en) * 1994-01-31 1996-09-17 Texas Instruments Incorporated Interface level programmability
US5689195A (en) * 1995-05-17 1997-11-18 Altera Corporation Programmable logic array integrated circuit devices
US5589783A (en) * 1994-07-29 1996-12-31 Sgs-Thomson Microelectronics, Inc. Variable input threshold adjustment
US5521530A (en) * 1994-08-31 1996-05-28 Oki Semiconductor America, Inc. Efficient method and resulting structure for integrated circuits with flexible I/O interface and power supply voltages
US5742178A (en) * 1994-09-14 1998-04-21 Xilinx, Inc. Programmable voltage stabilizing circuit for a programmable integrated circuit device
US5715274A (en) * 1995-01-09 1998-02-03 Lsi Logic Corporation Method and system for communicating between a plurality of semiconductor devices
KR100192573B1 (ko) * 1995-09-18 1999-06-15 윤종용 멀티 뱅크 구조의 반도체 메모리 장치
US5872810A (en) * 1996-01-26 1999-02-16 Imec Co. Programmable modem apparatus for transmitting and receiving digital data, design method and use method for said modem
US5970255A (en) * 1995-10-16 1999-10-19 Altera Corporation System for coupling programmable logic device to external circuitry which selects a logic standard and uses buffers to modify output and input signals accordingly
JP3491719B2 (ja) * 1995-12-14 2004-01-26 川崎マイクロエレクトロニクス株式会社 半導体集積回路
DE69703558T2 (de) * 1996-03-18 2001-06-28 Matsushita Electric Industrial Co., Ltd. Aufzeichnungsfehler-Ersatzverfahren, und ein Aufzeichungs-/ und Wiedergabegerät für ein plattenförmiges Aufzeichnungsmedium
US5801548A (en) * 1996-04-11 1998-09-01 Xilinx Inc Configurable performance-optimized programmable logic device
US6175952B1 (en) * 1997-05-27 2001-01-16 Altera Corporation Technique of fabricating integrated circuits having interfaces compatible with different operating voltage conditions
US5872811A (en) * 1996-07-08 1999-02-16 Analog Devices, Inc. Differential line driver
US5742798A (en) * 1996-08-09 1998-04-21 International Business Machines Corporation Compensation of chip to chip clock skew
US6005895A (en) * 1996-12-20 1999-12-21 Rambus Inc. Apparatus and method for multilevel signaling
US5912920A (en) * 1997-03-27 1999-06-15 Marchok; Daniel J. Point-to multipoint digital communications system facilitating use of a reduced complexity receiver at each of the multipoint sites
US5958026A (en) * 1997-04-11 1999-09-28 Xilinx, Inc. Input/output buffer supporting multiple I/O standards
US5949253A (en) * 1997-04-18 1999-09-07 Adaptec, Inc. Low voltage differential driver with multiple drive strengths
US6130563A (en) * 1997-09-10 2000-10-10 Integrated Device Technology, Inc. Output driver circuit for high speed digital signal transmission
US6282045B1 (en) * 1997-09-15 2001-08-28 Texas Instruments Incorporated Server hard disk drive integrated circuit and method of operation
CA2217840C (en) * 1997-10-09 2005-05-03 Northern Telecom Limited Synchronization system multiple modes of operation
US5939904A (en) * 1998-02-19 1999-08-17 Lucent Technologies, Inc. Method and apparatus for controlling the common-mode output voltage of a differential buffer
DE19919140B4 (de) * 1998-04-29 2011-03-31 National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara Niederspannungs-Differenzsignaltreiber mit Vorverstärkerschaltung
US6229336B1 (en) * 1998-05-21 2001-05-08 Lattice Semiconductor Corporation Programmable integrated circuit device with slew control and skew control
US6256689B1 (en) * 1998-06-11 2001-07-03 Adaptec, Inc. Bus system expandable by connection of a bus bridge circuit
US6226356B1 (en) * 1998-06-12 2001-05-01 Legerity Inc. Method and apparatus for power regulation of digital data transmission
US6433579B1 (en) * 1998-07-02 2002-08-13 Altera Corporation Programmable logic integrated circuit devices with differential signaling capabilities
US6236231B1 (en) * 1998-07-02 2001-05-22 Altera Corporation Programmable logic integrated circuit devices with low voltage differential signaling capabilities
US6243776B1 (en) * 1998-07-13 2001-06-05 International Business Machines Corporation Selectable differential or single-ended mode bus
US6198307B1 (en) * 1998-10-26 2001-03-06 Rambus Inc. Output driver circuit with well-controlled output impedance
US6215326B1 (en) * 1998-11-18 2001-04-10 Altera Corporation Programmable logic device architecture with super-regions having logic regions and a memory region
US6389069B1 (en) * 1998-12-14 2002-05-14 Qualcomm Incorporated Low power programmable digital filter
US6252419B1 (en) * 1999-01-08 2001-06-26 Altera Corporation LVDS interface incorporating phase-locked loop circuitry for use in programmable logic device
US6407576B1 (en) * 1999-03-04 2002-06-18 Altera Corporation Interconnection and input/output resources for programmable logic integrated circuit devices
US6271679B1 (en) * 1999-03-24 2001-08-07 Altera Corporation I/O cell configuration for multiple I/O standards
US6453374B1 (en) * 1999-03-30 2002-09-17 Rockwell Collins, Inc. Data bus
US6580930B1 (en) * 1999-04-15 2003-06-17 Ericsson, Inc. Signal detector selector and method for selecting a detector
US6810216B1 (en) * 1999-07-02 2004-10-26 Nokia Corporation Fast infrared transceiver with reduced power consumption
US6330278B1 (en) * 1999-07-28 2001-12-11 Integrity Broadband Networks, Inc. Dynamic adaptive modulation negotiation for point-to-point terrestrial links
US6294924B1 (en) * 1999-09-20 2001-09-25 Sun Microsystems, Inc. Dynamic termination logic driver with improved slew rate control
US6313682B1 (en) * 1999-12-08 2001-11-06 Analog Devices, Inc. Pulse generation circuit and method with transmission pre-emphasis
US6377076B1 (en) * 2000-02-15 2002-04-23 Sun Microsystems, Inc. Circuitry to support a power/area efficient method for high-frequency pre-emphasis for chip to chip signaling
GB0006291D0 (en) * 2000-03-15 2000-05-03 Lucent Technologies Inc Data communication link
US6346832B1 (en) * 2000-05-22 2002-02-12 Motorola, Inc. Multi-channel signaling
US6515508B1 (en) * 2000-06-05 2003-02-04 Altera Corporation Differential interconnection circuits in programmable logic devices
US6256235B1 (en) * 2000-06-23 2001-07-03 Micron Technology, Inc. Adjustable driver pre-equalization for memory subsystems
US6366128B1 (en) * 2000-09-05 2002-04-02 Xilinx, Inc. Circuit for producing low-voltage differential signals
US6323687B1 (en) * 2000-11-03 2001-11-27 Fujitsu Limited Output drivers for integrated-circuit chips with VCCQ supply compensation
US6437599B1 (en) * 2000-11-06 2002-08-20 Xilinx, Inc. Programmable line driver
AU2002228878A1 (en) * 2000-11-13 2002-05-21 Primarion, Inc. Method and circuit for pre-emphasis equalization in high speed data communications
US6687775B1 (en) * 2000-11-28 2004-02-03 Texas Instruments Incorporated Dual purpose serial/parallel data transfer device for peripheral storage device
US6288581B1 (en) * 2001-01-05 2001-09-11 Pericom Semiconductor Corp. Low-voltage differential-signalling output buffer with pre-emphasis
US6650140B2 (en) * 2001-03-19 2003-11-18 Altera Corporation Programmable logic device with high speed serial interface circuitry
US6624670B2 (en) * 2001-03-21 2003-09-23 Texas Instruments Incorporated High speed voltage mode differential digital output driver with edge-emphasis and pre-equalization
US6933752B2 (en) * 2001-05-31 2005-08-23 International Business Machines Corporation Method and apparatus for interface signaling using single-ended and differential data signals
US6633178B2 (en) * 2001-09-28 2003-10-14 Intel Corporation Apparatus and method for power efficient line driver
US6686772B2 (en) * 2001-11-19 2004-02-03 Broadcom Corporation Voltage mode differential driver and method
US6650141B2 (en) * 2001-12-14 2003-11-18 Lattice Semiconductor Corporation High speed interface for a programmable interconnect circuit
US20030141919A1 (en) * 2002-01-31 2003-07-31 Shoujun Wang Active peaking using differential pairs of transistors
US6683472B2 (en) * 2002-02-19 2004-01-27 Rambus Inc. Method and apparatus for selectably providing single-ended and differential signaling with controllable impedance and transition time
US6700403B1 (en) * 2002-05-15 2004-03-02 Analog Devices, Inc. Data driver systems with programmable modes
US7292629B2 (en) * 2002-07-12 2007-11-06 Rambus Inc. Selectable-tap equalizer
US6788116B1 (en) * 2002-07-26 2004-09-07 National Semiconductor Corporation Low voltage differential swing (LVDS) signal driver circuit with low PVT sensitivity
US6812733B1 (en) * 2002-08-02 2004-11-02 Pmc-Sierra, Inc. High-efficiency mixed voltage/current mode output driver
US7502470B2 (en) * 2003-01-13 2009-03-10 Silicon Image, Inc. Method and apparatus for content protection within an open architecture system
US6639434B1 (en) * 2002-10-07 2003-10-28 Lattice Semiconductor Corporation Low voltage differential signaling systems and methods
US20040203483A1 (en) * 2002-11-07 2004-10-14 International Business Machines Corporation Interface transceiver power mangagement method and apparatus
US8271055B2 (en) * 2002-11-21 2012-09-18 International Business Machines Corporation Interface transceiver power management method and apparatus including controlled circuit complexity and power supply voltage
US6762625B1 (en) * 2002-11-25 2004-07-13 National Semiconductor Corporation Programmable differential current mode line driver with multiple classes of circuit operation
US20040169434A1 (en) * 2003-01-02 2004-09-02 Washington Richard G. Slip ring apparatus
US6940302B1 (en) * 2003-01-07 2005-09-06 Altera Corporation Integrated circuit output driver circuitry with programmable preemphasis
US7215891B1 (en) * 2003-06-06 2007-05-08 Jds Uniphase Corporation Integrated driving, receiving, controlling, and monitoring for optical transceivers
US6856178B1 (en) * 2003-07-31 2005-02-15 Silicon Bridge, Inc. Multi-function input/output driver
US20050119025A1 (en) * 2003-12-02 2005-06-02 Rishi Mohindra Serial digital interface for wireless network radios and baseband integrated circuits
US20050240386A1 (en) * 2004-04-22 2005-10-27 International Business Machines Corporation Method and system for interactive modeling of high-level network performance with low-level link design
US7102380B2 (en) * 2004-07-07 2006-09-05 Kao Richard F C High speed integrated circuit
US7522670B2 (en) * 2005-02-03 2009-04-21 International Business Machines Corporation Digital transmission circuit and method providing selectable power consumption via single-ended or differential operation
US7279982B1 (en) * 2005-03-24 2007-10-09 Xilinx, Inc. Apparatus and method for low current differential swing I/O interface
US7953162B2 (en) * 2006-11-17 2011-05-31 Intersil Americas Inc. Use of differential pair as single-ended data paths to transport low speed data

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6243775B1 (en) * 1998-01-20 2001-06-05 Micron Technology, Inc. System for extending the available number of configuration registers
CN1656683A (zh) * 2002-02-28 2005-08-17 皇家飞利浦电子股份有限公司 用于控制电子设备的模式的方法

Also Published As

Publication number Publication date
US7953162B2 (en) 2011-05-31
CN101595701A (zh) 2009-12-02
US20110194595A1 (en) 2011-08-11
US20080117994A1 (en) 2008-05-22
US8175173B2 (en) 2012-05-08
WO2008063743A3 (en) 2008-07-24
TW200836501A (en) 2008-09-01
WO2008063743B1 (en) 2008-09-12
WO2008063743A2 (en) 2008-05-29
TWI419486B (zh) 2013-12-11

Similar Documents

Publication Publication Date Title
CN101595701B (zh) 差分对作为单端数据路径以传输低速数据之运用
CN100566165C (zh) 数据传输控制装置及电子设备
KR100685664B1 (ko) 호스트 및 클라이언트로 구성된 데이터 통신 시스템 및데이터 통신 시스템의 작동 방법
CN100583850C (zh) 发送电路、接收电路、接口电路及电子设备
US8774319B2 (en) Driver circuit, receiver circuit, and method of controlling a communications system including the circuits
CN107481674B (zh) 显示设备
US11296904B1 (en) Asymmetric energy efficient ethernet
US20080084862A1 (en) Apparatus and method for data processing having an on-chip or off-chip interconnect between two or more devices
CN116939134A (zh) 一种基于mipidphy输出的hdmi系统
JP2004072344A (ja) 多重化ｌｖｄｓインタフェースを備えたデータ伝送システム
CN111884987B (zh) 电子设备和用于电子设备的方法
CN108184100A (zh) 一种多点无线视频传输系统
CN102411481A (zh) 一种基于并口打印数据的透明传输方法
CN202488592U (zh) 一种实时高清视频发送器
JP2007306267A (ja) 半導体送受信装置システム、メモリカードおよびメモリカードホスト機器
CN221631961U (zh) 智能切换电路及工控设备
CN2757434Y (zh) 具有电源控制电路的收发器
CN101345524A (zh) 标准串口的转接装置
CN113688079A (zh) 一种实现通信流控的多电平切换电路
CN102420964A (zh) 实时高清视频发送器
JP2007306364A (ja) 伝送システム
CN117939037A (zh) 一种使用网线传输dvi或hdmi信号的系统
KR20080011794A (ko) 데이터 통신 방법
KR20050056422A (ko) 텔레비전 복합제품의 데이터 전송 포트 절환장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131030

Termination date: 20190927

CF01 Termination of patent right due to non-payment of annual fee