CN101577245A - 层间介质层化学机械研磨方法 - Google Patents
层间介质层化学机械研磨方法 Download PDFInfo
- Publication number
- CN101577245A CN101577245A CNA2008101059223A CN200810105922A CN101577245A CN 101577245 A CN101577245 A CN 101577245A CN A2008101059223 A CNA2008101059223 A CN A2008101059223A CN 200810105922 A CN200810105922 A CN 200810105922A CN 101577245 A CN101577245 A CN 101577245A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- interlayer dielectric
- layer
- grinding
- sacrifice layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
一种层间介质层的化学机械研磨方法,包括:在半导体基底上形成具有目标厚度的层间介质层;在所述层间介质层上形成牺牲层,所述牺牲层的硬度大于所述层间介质层的硬度;对所述牺牲层执行化学机械研磨操作,去除所述牺牲层时,获得满足产品要求的层间介质层。可增强无研磨终止层的研磨操作的稳定性。
Description
技术领域
本发明涉及半导体制造技术领域,特别涉及一种层间介质层化学机械研磨方法。
背景技术
化学机械研磨(Chemical Mechanical Planarization,CMP)是一种全局表面平坦化技术,在半导体制造过程中用以减小位于晶片上膜层的厚度变化和表面形貌的影响。由于CMP可精确并均匀地把位于晶片上的膜层研磨为需要的厚度和平坦度,已经成为半导体制造过程中应用最广泛的一种表面平坦化技术。
实践中,确定某些材料已研磨至所需厚度是简单的,如研磨钨层时,由于金属钨和位于其下的介质层材料间具有不同的研磨速率,研磨操作会在介质层处停下来,此时,所述介质层作为钨层研磨的研磨终止层存在。但是,对于无研磨终止层的研磨过程而言,如何确定材料是否已研磨至所需厚度尚未有更为准确的方法。作为示例,如图1所示,在研磨位于半导体基底10(包含栅极结构20)上的金属前介质30(PMD)层表面时,通常,通过将研磨操作持续目标时间以获得平坦且具有目标厚度的金属前介质层,即,在确定需被研磨掉的PMD层的厚度之后,根据选定的研磨速率确定研磨操作持续时间,再使所述研磨操作持续所述时间后,判定所述PMD层已研磨至所需厚度;图中标示的虚线代表未经历研磨操作的PMD层表面;图中标示PMD层表面的实线代表经历研磨操作后的PMD层表面。
实际生产中,需要对大量位于晶片上的膜层执行同一操作,如,将位于一批或几批(25片/批)晶片上的膜层研磨至同一厚度。然而,如图2所示,实际生产发现,即使研磨前所述膜层的结构参数相同、所述研磨操作的工艺参数也相同,将所述研磨操作持续目标时间后,获得的位于不同晶片(a和b)上的膜层40的厚度也不相同(即,获得的位于不同晶片上的膜层间具有高度差h);换言之,对于无研磨终止层的研磨操作而言,通过时间控制研磨操作的方法难以保持所述研磨操作的稳定性。如何增强无研磨终止层的研磨操作的稳定性(即,对结构参数相同的位于晶片上的膜层执行工艺参数的所述研磨操作后,获得厚度均匀的所述位于晶片上的膜层)成为本领域技术人员亟待解决的问题。
2007年10月10日公告的公告号为“CN100342499C”的中国专利中提供了一种化学机械研磨制程控制方法,包括:提供具有一组试作晶片与一组剩余晶片的数个晶片,依据初始制程时间对试作晶片进行研磨,决定出试作晶片的补偿时间,再将初始制程时间加上补偿时间以决定更替时间,并依据更替时间对剩余晶片进行研磨。应用所述方法可增强在半导体制程中在一批量的晶片内移除材料量的均匀性。
但是,应用上述方法增强无研磨终止层的研磨操作的稳定性时,经历初始制程时间后,需检测获得的晶片的厚度,以获得在所述初始制程时间内被研磨掉的晶片的厚度,继而获得不同晶片对应同一研磨操作的研磨速率,进而确定不同晶片的补偿时间;换言之,应用上述方法增强无研磨终止层的研磨操作的稳定性时,需多次测量晶片的厚度,操作繁杂。
发明内容
本发明提供了一种层间介质层的化学机械研磨方法,可增强无研磨终止层的研磨操作的稳定性。
本发明提供的一种层间介质层的化学机械研磨方法,包括:
在半导体基底上形成具有目标厚度的层间介质层;
在所述层间介质层上形成牺牲层,所述牺牲层的硬度大于所述层间介质层的硬度;
对所述牺牲层执行化学机械研磨操作,去除所述牺牲层时,获得满足产品要求的层间介质层。
可选地,所述研磨方法还包括,在所述牺牲层上形成辅助牺牲层,所述辅助牺牲层和层间介质层材料相同;可选地,所述层间介质层材料为磷硅玻璃、硼硅玻璃、硼磷硅玻璃或氟硅玻璃时,所述牺牲层材料为二氧化硅、氮化硅、氮氧化硅中的一种或其组合;可选地,利用电机电流检测法确定所述研磨操作的终点后,判定所述牺牲层被去除;可选地,利用电机电流检测法确定所述研磨操作的终点时,研磨所述牺牲层时的电机电流或研磨速率的平均值大于研磨所述层间介质层的电机电流或研磨速率的平均值。
一种层间介质层的化学机械研磨方法,包括:
在半导体基底上形成具有大于目标厚度的层间介质层;
在所述层间介质层上形成牺牲层,所述牺牲层的硬度大于所述层间介质层的硬度;
执行第一研磨操作,去除所述牺牲层;
执行第二研磨操作,去除部分所述层间介质层后,获得满足产品要求的层间介质层。
可选地,所述研磨方法还包括,在所述牺牲层上形成辅助牺牲层,所述辅助牺牲层和层间介质层材料相同;可选地,所述层间介质层材料为磷硅玻璃、硼硅玻璃或氟硅玻璃时,所述牺牲层材料为二氧化硅、氮化硅、氮氧化硅中的一种或其组合;可选地,利用电机电流检测法确定所述第一研磨操作的终点后,判定所述牺牲层被去除;可选地,利用电机电流检测法确定所述研磨操作的终点时,研磨所述牺牲层时的电机电流或研磨速率的平均值大于研磨所述层间介质层的电机电流或研磨速率的平均值。
与现有技术相比,上述技术方案具有以下优点:
上述技术方案提供的层间介质层的化学机械研磨方法,在形成具有目标厚度的层间介质层后,继而形成具有一定厚度的牺牲层,层间介质层的表面起伏(所述表面起伏使所述层间介质层具有凸出部和凹进部)使得所述牺牲层也具有表面起伏;使得在执行研磨操作时,覆盖层间介质层凸出部的部分所述牺牲层被先研磨掉,继而,以覆盖层间介质层凹进部的部分所述牺牲层作为研磨终止层,并利用所述牺牲层材料的硬度大于所述层间介质层材料的硬度的性质,使得层间介质层的凸出部的研磨速率高于覆盖层间介质层凹进部的部分所述牺牲层的研磨速率,继而在去除所述牺牲层后,可获得满足产品要求的层间介质层;即,在所述研磨操作中利用所述牺牲层作为研磨终止层,可增强研磨后获得的所述位于晶片上的膜层厚度的稳定性,使增强无研磨终止层的研磨操作的稳定性成为可能;
上述技术方案提供的层间介质层的化学机械研磨方法,在形成具有大于目标厚度的层间介质层后,继而形成具有一定厚度的牺牲层;使得在执行第一研磨操作时,覆盖层间介质层凸出部的部分所述牺牲层被先研磨掉,继而,以覆盖层间介质层凹进部的部分所述牺牲层作为研磨终止层,并利用所述牺牲层材料的硬度大于所述层间介质层材料的硬度的性质,使得层间介质层的凸出部的研磨速率高于覆盖层间介质层凹进部的部分所述牺牲层的研磨速率,继而在去除所述牺牲层后,在所述第二研磨操作中仍利用时间控制研磨操作的进行,通过减少利用时间控制的执行研磨操作的膜层的厚度,可降低获得的膜层厚度的不均匀程度,使增强无研磨终止层的研磨操作的稳定性成为可能;
上述技术方案提供的层间介质层的化学机械研磨方法的可选方式,在所述牺牲层上形成辅助牺牲层,且所述辅助牺牲层和层间介质层材料相同,以利用所述辅助牺牲层材料的硬度小于所述牺牲层材料的硬度的性质,可在增强无研磨终止层的研磨操作的稳定性的同时,减少化学机械研磨操作耗用的时间;
上述技术方案提供的层间介质层的化学机械研磨方法的可选方式,在层间介质层材料为磷掺杂的二氧化硅(PSG)时,牺牲层材料可为未掺杂的二氧化硅(USG),使得在引入牺牲层后并未在所述层间介质层中引入新的元素,可在增强无研磨终止层的研磨操作的稳定性的同时,使去除所述牺牲层后不存在牺牲层材料残留问题。
附图说明
图1为说明现有技术中对无研磨终止层的膜层执行研磨操作前后的结构示意图;
图2为说明现有技术中经历研磨操作后位于不同晶片上的膜层间具有高度差的结构示意图;
图3为说明本发明第一实施例的研磨层间介质层的流程示意图;
图4a~4e为说明本发明第一实施例的无研磨终止层的膜层经历研磨操作时的结构示意图;
图4f为说明本发明第二实施例的无研磨终止层的膜层经历研磨操作时的结构示意图;
图5为说明本发明第三实施例的形成辅助牺牲层后的层间介质层的结构示意图。
具体实施方式
尽管下面将参照附图对本发明进行更详细的描述,其中表示了本发明的优选实施例,应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此,下列的描述应当被理解为对于本领域技术人员的广泛教导,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本发明实施例的目的。
如图3所示,作为本发明的第一实施例,对层间介质层执行化学机械研磨操作的步骤包括:步骤301:如图4a所示,在半导体基底100上形成具有目标厚度的层间介质层120。
在半导体衬底(substrate)上定义器件有源区并完成浅沟槽隔离、继而形成栅极结构102及掺杂扩散区后形成半导体基底100。所述半导体衬底包含但不限于包括半导体元素的硅材料,例如单晶、多晶或非晶结构的硅或硅锗(SiGe),也可以是绝缘体上硅(SOI)。所述栅极结构包含栅极、环绕栅极的侧墙及栅氧化层。所述栅极结构还可包含覆盖所述栅极和侧墙的阻挡层。此外,在半导体衬底上定义器件有源区并完成浅沟槽隔离、继而形成栅极结构102及掺杂扩散区、进而沉积第一层间介质层后,继续形成第一层通孔,并填充所述第一层通孔,随后,形成第一金属层后,仍可形成半导体基底100;或者,在沉积第一层间介质层后,继续形成第一层通孔及沟槽,并填充所述第一层通孔及沟槽后,仍可形成半导体基底100。可扩展地,在沉积第N-1层间介质层后,继续形成第N-1层通孔,并填充所述第N-1层通孔,随后,形成第N-1金属层,形成半导体基底100;或者,在沉积第N-1层间介质层后,继续形成第N-1层通孔及沟槽,并填充所述第N-1层通孔及沟槽,仍可形成半导体基底100。
显然,所述层间介质层的数目N可为任意自然数,如1、3、5、7或9等,所述层间介质层的具体数目根据产品要求确定。
由于CMP是利用对具有表面起伏,即对膜层表面具有的凸出部和凹进部进行研磨时存在的研磨速率差异(对膜层表面凸出部的研磨速率高于对膜层表面凹进部的研磨速率)来平坦化所述膜层的,因此,执行所述研磨操作后,即使是膜层表面的凹进部也会承受一定的研磨损失,通常,产品要求的是经历研磨操作后的膜层厚度,为使经历研磨操作后的膜层厚度满足产品要求,在选定的工艺条件下,在研磨操作进行前,需形成具有特定厚度的所述膜层,所述特定厚度包括满足产品要求的膜层厚度和由于所述研磨损失造成的经历所述研磨操作后所述膜层表面被过度研磨的厚度;本文件内,将所述特定厚度定义为目标厚度,换言之,所述目标厚度为在承受研磨损失后可获得满足产品要求的厚度的膜层厚度。
可采用PECVD(等离子体增强化学气相淀积)、SACVD(亚常压化学气相淀积)或LPCVD(低压化学气相淀积)等工艺形成所述层间介质层。所述层间介质层材料包含但不限于磷硅玻璃(phosphosilicate glass,PSG)、硼硅玻璃(borosilicate,BSG)、硼磷硅玻璃(borophosphosilicate,BPSG)、氟硅玻璃(FSG)或具有低介电常数材料中的一种或其组合。所述具有低介电常数材料包括但不限于黑钻石(Black Diamond,BD)或coral等。
步骤302:如图4b所示,在所述层间介质层120上形成牺牲层140,所述牺牲层的硬度大于所述层间介质层的硬度。
可采用PECVD、SACVD或LPCVD等工艺形成所述牺牲层140。所述层间介质层120选用上述材料时,所述牺牲层140材料包含但不限于未掺杂的二氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)中的一种或其组合。
在层间介质层120材料为磷掺杂的二氧化硅(PSG)时,牺牲层140材料可为未掺杂的二氧化硅(USG),使得在引入牺牲层140后并未在所述层间介质层120中引入新的元素,可在增强无研磨终止层的研磨操作的稳定性的同时,使去除所述牺牲层140后不存在牺牲层140材料残留问题。
所述牺牲层140既利用其材料特性作为研磨操作的停止层,又利用其厚度弥补执行所述研磨操作时磨蹭表面起伏的影响。所述牺牲层140在所述层间介质层平坦化后将被去除,通常利用研磨方法去除所述牺牲层140。对所述牺牲层140和层间介质层120材料的硬度差异的判别通过监测其研磨过程实现。对于现有的牺牲层140和层间介质层120材料,通常利用电机电流检测法确定所述研磨操作的终点后,判定所述牺牲层被去除;利用电机电流检测法确定所述研磨操作的终点时,研磨所述牺牲层140时的电机电流或研磨速率的平均值大于研磨所述层间介质层120的电机电流或研磨速率的平均值时,判定所述牺牲层140的硬度大于所述层间介质层的硬度。
在形成覆盖层间介质层120的牺牲层140后,层间介质层120的表面起伏(所述表面起伏使所述层间介质层具有凸出部和凹进部)使得所述牺牲层140也具有表面起伏;使得在执行研磨操作时,如图4c和4d所示,覆盖层间介质层120凸出部的部分所述牺牲层140被先研磨掉;继而,以覆盖层间介质层120凹进部的部分所述牺牲层140作为研磨终止层,并利用所述牺牲层140材料的硬度大于所述层间介质层120材料的硬度的性质,使得层间介质层120的凸出部的研磨速率高于覆盖层间介质层120凹进部的部分所述牺牲层140的研磨速率,继而,如图4e所示,在去除所述牺牲层140时,可获得满足产品要求的层间介质层120;即,在所述研磨操作中利用所述牺牲层140作为研磨终止层,可增强研磨后获得的所述位于晶片上的膜层厚度的稳定性,使增强无研磨终止层的研磨操作的稳定性成为可能。
实践中,若产品要求的膜层厚度为(此时,作为示例,目标后度可为),则利用现有技术时,通常,现将膜层厚度设置为再将厚度为的膜层研磨至而应用本发明提供的技术方案时,通过引入牺牲层140作为研磨终止层,由于所述牺牲层140材料的硬度大于所述层间介质层120材料的硬度的性质,使得层间介质层120的凸出部的研磨速率高于覆盖层间介质层120凹进部的部分所述牺牲层的研磨速率,可减小膜层的目标厚度,降低成本;此时,仍将所述膜层和牺牲层的厚度之和设置为可便于制程整合。作为本发明的第一实施例,产品要求膜层厚度为时,所述牺牲层140的厚度可为 如
步骤303:如图4e所示,对所述牺牲层执行化学机械研磨操作,去除所述牺牲层时,获得满足产品要求的层间介质层120。
利用电机电流检测法确定所述研磨操作的终点后,判定所述牺牲层被去除;利用电机电流检测法确定所述研磨操作的终点时,研磨所述牺牲层时的电机电流或研磨速率的平均值大于研磨所述层间介质层120的电机电流或研磨速率的平均值。
特别地,作为本发明的第二实施例,产品要求的膜层厚度为时(此时,作为示例,目标后度可为),也可先形成厚度大于的膜层,如继而,如图4f所示,在通过第一研磨操作去除上述牺牲层之后,获得的膜层厚度(如图中实线标示)大于满足产品要求的膜层厚度(如图中虚线标示),需再执行第二研磨操作,方可获得满足产品要求的膜层厚度。利用时间控制所述第二研磨操作,可通过减少利用时间控制的执行研磨操作的膜层的厚度,降低获得的膜层厚度的不均匀程度,使增强无研磨终止层的研磨操作的稳定性成为可能。
如图5所示,作为本发明的第三实施例,所述研磨方法还包括,在所述层间介质层120上形成牺牲层140之后,在所述牺牲层140上形成辅助牺牲层160,所述辅助牺牲层160和层间介质层120材料相同。
此时,所述牺牲层140的厚度可为如所述辅助牺牲层160的厚度可为如 所述牺牲层140仍作为研磨操作的停止层,所述辅助牺牲层160用以弥补执行所述研磨操作时磨蹭表面起伏的影响。为简化工艺,所述辅助牺牲层160可与上述层间介质层120材料相同。
此外,由于所述层间介质层120材料的硬度小于所述牺牲层140材料的硬度,所述辅助牺牲层160材料的硬度也将小于所述牺牲层140材料的硬度。利用所述辅助牺牲层160材料的硬度小于所述牺牲层140材料的硬度的性质,可在增强无研磨终止层的研磨操作的稳定性的同时,减少化学机械研磨操作耗用的时间。
在层间介质层120材料为磷掺杂的二氧化硅(PSG)时,所述牺牲层140材料可为未掺杂的二氧化硅(USG),所述辅助牺牲层160材料仍为PSG,使得在引入所述牺牲层140和辅助牺牲层160后,并未在所述层间介质层120中引入新的元素,可在增强无研磨终止层的研磨操作的稳定性的同时,使去除所述牺牲层140后不存在牺牲层材料残留问题。
作为本发明的第四实施例,产品要求的膜层厚度为时(此时,作为示例,目标后度可为),可先形成厚度大于的膜层,如再在所述膜层上顺序形成牺牲层和辅助牺牲层,所述牺牲层的厚度可为如所述辅助牺牲层的厚度可为如以在通过第一研磨操作去除上述辅助牺牲层和牺牲层之后,获得的膜层厚度大于产品要求的膜层厚度,此时,需再执行第二研磨操作,方可获得满足产品要求的膜层厚度。利用时间控制所述第二研磨操作,可通过减少利用时间控制的执行研磨操作的膜层的厚度,降低获得的膜层厚度的不均匀程度,使增强无研磨终止层的研磨操作的稳定性成为可能。
需强调的是,未加说明的步骤均可采用传统的方法获得,且具体的工艺参数根据产品要求及工艺条件确定。尽管通过在此的实施例描述说明了本发明,和尽管已经足够详细地描述了实施例,申请人不希望以任何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因此,在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和方法和说明性例子。因此,可以偏离这些细节而不脱离申请人总的发明概念的精神和范围。
Claims (10)
1.一种层间介质层的化学机械研磨方法,其特征在于,包括:
在半导体基底上形成具有目标厚度的层间介质层;
在所述层间介质层上形成牺牲层,所述牺牲层的硬度大于所述层间介质层的硬度;
对所述牺牲层执行化学机械研磨操作,去除所述牺牲层时,获得满足产品要求的层间介质层。
2.根据权利要求1所述的层间介质层的化学机械研磨方法,其特征在于:所述研磨方法还包括,在所述牺牲层上形成辅助牺牲层,所述辅助牺牲层和层间介质层材料相同。
3.根据权利要求1或2所述的层间介质层的化学机械研磨方法,其特征在于:所述层间介质层材料为磷硅玻璃、硼硅玻璃、硼磷硅玻璃或氟硅玻璃时,所述牺牲层材料为二氧化硅、氮化硅、氮氧化硅中的一种或其组合。
4.根据权利要求1或2所述的层间介质层的化学机械研磨方法,其特征在于:利用电机电流检测法确定所述研磨操作的终点后,判定所述牺牲层被去除。
5.根据权利要求1或2所述的层间介质层的化学机械研磨方法,其特征在于:利用电机电流检测法确定所述研磨操作的终点时,研磨所述牺牲层时的电机电流或研磨速率的平均值大于研磨所述层间介质层的电机电流或研磨速率的平均值。
6.一种层间介质层的化学机械研磨方法,其特征在于,包括:
在半导体基底上形成具有大于目标厚度的层间介质层;
在所述层间介质层上形成牺牲层,所述牺牲层的硬度大于所述层间介质层的硬度;
执行第一研磨操作,去除所述牺牲层;
执行第二研磨操作,去除部分所述层间介质层后,获得满足产品要求的层间介质层。
7.根据权利要求6所述的层间介质层的化学机械研磨方法,其特征在于:所述研磨方法还包括,在所述牺牲层上形成辅助牺牲层,所述辅助牺牲层和层间介质层材料相同。
8.根据权利要求6或7所述的层间介质层的化学机械研磨方法,其特征在于:所述层间介质层材料为磷硅玻璃、硼硅玻璃或氟硅玻璃时,所述牺牲层材料为二氧化硅、氮化硅、氮氧化硅中的一种或其组合。
9.根据权利要求6或7所述的层间介质层的化学机械研磨方法,其特征在于:利用电机电流检测法确定所述第一研磨操作的终点后,判定所述牺牲层被去除。
10.根据权利要求6或7所述的层间介质层的化学机械研磨方法,其特征在于:利用电机电流检测法确定所述研磨操作的终点时,研磨所述牺牲层时的电机电流或研磨速率的平均值大于研磨所述层间介质层的电机电流或研磨速率的平均值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101059223A CN101577245B (zh) | 2008-05-05 | 2008-05-05 | 层间介质层化学机械研磨方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101059223A CN101577245B (zh) | 2008-05-05 | 2008-05-05 | 层间介质层化学机械研磨方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101577245A true CN101577245A (zh) | 2009-11-11 |
CN101577245B CN101577245B (zh) | 2012-02-29 |
Family
ID=41272128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101059223A Active CN101577245B (zh) | 2008-05-05 | 2008-05-05 | 层间介质层化学机械研磨方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101577245B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102969274A (zh) * | 2012-11-01 | 2013-03-13 | 上海集成电路研发中心有限公司 | 一种铜大马士革结构的形成方法 |
CN104054171A (zh) * | 2011-10-31 | 2014-09-17 | 国际商业机器公司 | 用于基板接合的平坦化基板表面 |
CN107017203A (zh) * | 2016-01-27 | 2017-08-04 | 台湾积体电路制造股份有限公司 | 半导体元件的制造方法 |
CN108581639A (zh) * | 2018-03-23 | 2018-09-28 | 上海华虹宏力半导体制造有限公司 | 一种cmp工艺的控制方法及其控制系统 |
CN112992708A (zh) * | 2019-12-16 | 2021-06-18 | 中微半导体设备(上海)股份有限公司 | 一种半导体器件的制作方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6596639B1 (en) * | 1999-10-08 | 2003-07-22 | Agere Systems Inc. | Method for chemical/mechanical planarization of a semiconductor wafer having dissimilar metal pattern densities |
US6207533B1 (en) * | 1999-10-08 | 2001-03-27 | Chartered Semiconductor Manufacturing Ltd. | Method for forming an integrated circuit |
CN1153277C (zh) * | 2001-05-22 | 2004-06-09 | 华邦电子股份有限公司 | 集成电路研磨平坦化的方法 |
-
2008
- 2008-05-05 CN CN2008101059223A patent/CN101577245B/zh active Active
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104054171A (zh) * | 2011-10-31 | 2014-09-17 | 国际商业机器公司 | 用于基板接合的平坦化基板表面 |
CN104054171B (zh) * | 2011-10-31 | 2017-11-07 | 国际商业机器公司 | 用于基板接合的平坦化基板表面 |
CN102969274A (zh) * | 2012-11-01 | 2013-03-13 | 上海集成电路研发中心有限公司 | 一种铜大马士革结构的形成方法 |
CN102969274B (zh) * | 2012-11-01 | 2017-11-07 | 上海集成电路研发中心有限公司 | 一种铜大马士革结构的形成方法 |
CN107017203A (zh) * | 2016-01-27 | 2017-08-04 | 台湾积体电路制造股份有限公司 | 半导体元件的制造方法 |
US10522365B2 (en) | 2016-01-27 | 2019-12-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods for reducing scratch defects in chemical mechanical planarization |
CN108581639A (zh) * | 2018-03-23 | 2018-09-28 | 上海华虹宏力半导体制造有限公司 | 一种cmp工艺的控制方法及其控制系统 |
CN112992708A (zh) * | 2019-12-16 | 2021-06-18 | 中微半导体设备(上海)股份有限公司 | 一种半导体器件的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101577245B (zh) | 2012-02-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101577245B (zh) | 层间介质层化学机械研磨方法 | |
CN101577244B (zh) | 层间介质层的平坦化方法及接触孔的形成方法 | |
CN102347227B (zh) | 一种金属栅极的形成方法 | |
CN102380815A (zh) | 化学机械研磨方法和系统 | |
US7101801B2 (en) | Method of manufacturing semiconductor device using chemical mechanical polishing | |
CN106571294B (zh) | 一种半导体器件的制造方法 | |
US20110014726A1 (en) | Method of forming shallow trench isolation structure | |
CN1327504C (zh) | 制造半导体元件的方法 | |
CN101755333B (zh) | 用于在包含密间隔线的结构上形成具增加可靠度的层间介电材料的技术 | |
US6410403B1 (en) | Method for planarizing a shallow trench isolation | |
CN101577242B (zh) | 浅沟槽隔离结构及其形成方法 | |
US20020137307A1 (en) | Method for forming isolation layer of semiconductor device | |
JP2002118083A (ja) | 半導体集積回路装置の製造方法 | |
CN102543786A (zh) | Cmp工艺缺陷检测方法和浅沟槽隔离的制作方法 | |
CN100576458C (zh) | 浅沟槽形成方法及浅沟槽结构 | |
CN101593723A (zh) | 通孔形成方法 | |
CN103117246A (zh) | 金属互连结构的制作方法 | |
CN102509711A (zh) | 一种检测浅沟槽隔离缺陷的方法 | |
CN109616409A (zh) | 一种多晶硅沉积方法、闪存及其制作方法 | |
CN104157587A (zh) | 形貌测试片及其形成方法 | |
CN101645411A (zh) | 层间介质层的制作方法 | |
CN101740478B (zh) | 双镶嵌方法 | |
CN111599677B (zh) | 半导体结构及其形成方法 | |
US6054397A (en) | BPSG planarization method having improved planarity and reduced chatter mark defects | |
US7544618B2 (en) | Two-step chemical mechanical polishing process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |