CN101573760B - 具有处于相同分级层级的易失性及非易失性存储器装置的存储器系统及方法 - Google Patents

具有处于相同分级层级的易失性及非易失性存储器装置的存储器系统及方法 Download PDF

Info

Publication number
CN101573760B
CN101573760B CN2007800493238A CN200780049323A CN101573760B CN 101573760 B CN101573760 B CN 101573760B CN 2007800493238 A CN2007800493238 A CN 2007800493238A CN 200780049323 A CN200780049323 A CN 200780049323A CN 101573760 B CN101573760 B CN 101573760B
Authority
CN
China
Prior art keywords
volatile memory
dram
coupled
memory device
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800493238A
Other languages
English (en)
Other versions
CN101573760A (zh
Inventor
迪安·A·克莱因
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101573760A publication Critical patent/CN101573760A/zh
Application granted granted Critical
Publication of CN101573760B publication Critical patent/CN101573760B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/14—Heads, e.g. forming of the optical beam spot or modulation of the optical beam specially adapted to record on, or to reproduce from, more than one track simultaneously
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明揭示一种基于处理器的系统，其包含通过处理器总线耦合到核心逻辑的处理器。所述基于处理器的系统包含动态随机存取存储器(“DRAM”)存储器缓冲器控制器。所述DRAM存储器缓冲器控制器通过存储器总线耦合到处在距所述处理器相同分级层级的多个动态随机存取存储器(“DRAM”)模块及快闪存储器模块。所述DRAM模块中的每一者均包含通向所述存储器总线且通向多个动态随机存取存储器装置的存储器缓冲器。所述快闪存储器模块包含耦合到所述存储器总线且耦合到至少一个快闪存储器装置的快闪存储器缓冲器。所述快闪存储器缓冲器包含可操作以将DRAM存储器请求转换为快闪存储器请求的DRAM至快闪存储器转换器，所述快闪存储器请求接着被施加到所述快闪存储器装置。

Description

具有处于相同分级层级的易失性及非易失性存储器装置的存储器系统及方法
技术领域
本发明涉及存储器系统，且更明确地说涉及一种使用实质上与系统存储器处于相同位置的非易失性存储器的存储器系统。
背景技术
常规计算机系统(例如，个人计算机系统)通常利用具有数个层级的分级架构。通常通过处理器总线连接到处理器的最高层级是系统控制器或类似装置。所述系统控制器包含连接到系统存储器的存储器控制器，所述系统存储器通常使用动态随机存取存储器(“DRAM”)装置实施。所述系统控制器也充当通向外围总线(例如外围组件接口(“PCI”)总线)的桥接器，有时称为“北桥接器(North Bridge)”。外围组件(例如硬磁盘驱动器、以太网接口及类似组件)可连接到此外围总线。第二总线桥接器(有时称为“南桥接器(South Bridge)”)有时用于将第一外围总线连接到第二外围总线(例如LPC(低管脚数)总线)。输入/输出装置(例如键盘、鼠标、串行及并行端口)通常连接到此总线。
硬磁盘驱动器通常在计算机系统中用于存储大量数据及指令。硬磁盘驱动器具有非易失性的优点，使得当从所述系统移除电力时存储在磁盘驱动器中的数据不致丢失。然而，硬磁盘驱动器还具有某些缺点。例如，所述硬磁盘驱动器可需要相当大的电力以保持为硬磁盘驱动器提供电力，以便其可用于更快速地存取数据。同样，由于存取存储在硬磁盘驱动器中的数据通常需要读取/写入头的物理移动，因此存取数据的等待时间周期可相当长。为最小化硬磁盘驱动器的这些及其它限制，已提议在硬磁盘驱动器中并入少量固态非易失性存储器，例如快闪存储器装置。使用快闪存储器装置提供数个优点，包含较低的功率消耗、较快的存取时间及增加的可靠性。
虽然将快闪存储器装置放置在硬磁盘驱动器中的确提供数个优点，但这些优点伴随价格问题且使得其可能达到的有利效果变差。具体地说，在一般地说在计算机系统组件且明确地说在硬磁盘驱动器的销售中存在大量价格竞争。将快闪存储器装置或其它非易失性存储器装置包含在硬磁盘驱动器中可使此类硬磁盘驱动器的价格增加到不可接受的程度。此价格竞争还很可能使得硬驱上快闪存储器的量保持低，且因此提供有限益处。同样，虽然在硬磁盘驱动器中使用快闪存储器装置可显著减少存取所存储数据及指令的等待时间，但所述等待时间及数据带宽仍因需要通过一个或一个以上总线桥接器将数据及指令耦合到硬磁盘驱动器的分级层级而受到限制。
因此，需要一种计算机系统及方法：其使用非易失性存储器装置来执行通常由硬磁盘驱动器执行的功能，但以避免并入有非易失性存储器装置的常规硬磁盘驱动器的一些缺点及限制的方式这样做。
发明内容
一种基于处理器的系统包含非易失性存储器模块，所述非易失性存储器模块具有耦合到至少一个非易失性存储器装置(例如快闪存储器装置)的非易失性存储器缓冲器。所述非易失性存储器模块通过动态随机存取存储器(“DRAM”)存储器缓冲器控制器耦合到处理器，其也耦合到至少一个DRAM模块，所述至少一个DRAM模块中的每一者包含耦合到多个DRAM装置的存储器缓冲器。因此，所述非易失性存储器模块在所述基于处理器的系统中位于与所述DRAM模块相同的分级层级处。所述非易失性存储器模块可以是连接到所述DRAM存储器缓冲器控制器的一系列存储器模块中的第一者，且所述非易失性存储器模块中的缓冲器可独立地将存储在所述非易失性存储器装置中的数据传送到其它模块中的DRAM装置。所述非易失性存储器缓冲器可包含可操作以将所述DRAM存储器请求转换为非易失性存储器请求的DRAM至非易失性存储器转换器，所述非易失性存储器请求接着被施加至所述非易失性存储器装置。所述非易失性存储器缓冲器还可包含状态机，所述状态机由微控制器操作而以充足速率产生定时信号以允许所述非易失性存储器装置以其最大操作速度操作。
附图说明
图1是根据本发明的一个实例的计算机系统的框图。
图2是根据本发明的另一实例的计算机系统的框图。
图3是根据本发明的可作为图1或2的计算机系统或在某一其它基于处理器的系统中使用的一个实施例的非易失性先进存储器缓冲器的实例。
具体实施方式
图1中显示根据本发明的一个实例的计算机系统10。计算机系统10包含通过处理器总线18耦合到核心逻辑20的中央处理单元(“CPU”)14，核心逻辑20执行常规系统控制器的功能。核心逻辑20还包含存储器缓冲器控制器24，其通过存储器总线34与多个系统存储器模块30a-c介接。
头两个存储器模块30a、b的每一者包含耦合到多个动态随机存取存储器(“DRAM”)装置40的相应的先进存储器缓冲器(“AMB”)38。AMB 38是从控制器24接收高层级存储器请求、存储所述存储器请求直到其可被执行、并接着产生对应的地址、控制及写入数据信号且将所述信号施加到DRAM装置40的常规装置。如果所述存储器请求是读取请求，则AMB 38还可接收并存储从DRAM装置40读取的数据直到存储器缓冲器控制器24可接收读取数据。AMB 38接着将读取数据传输到存储器缓冲器控制器24。AMB 38还充当用于将来自存储器缓冲器控制器24的命令、地址及写入数据耦合到“下游”存储器模块30且用于将来自下游存储器模块的读取数据耦合到存储器缓冲器控制器24的路径。例如，当模块30a中的AMB 38接收到用于存储器请求的命令及地址时，AMB 38首先确定请求是否是针对模块40a中的DRAM 40中的一者。如果不是，则AMB 38将命令及地址传递到存储器模块30b中的AMB 38。
根据本发明的一个实例，第三存储器模块30c包含耦合到非易失性存储器(例如多个NAND快闪存储器装置48)的非易失性先进存储器缓冲器44。缓冲器44可类似于常规快闪存储器控制器，且其能够依据来自存储器缓冲器控制器24的高层级存储器请求产生快闪存储器控制及地址信号。然而，由缓冲器44接收到的高层级存储器请求不是通常由常规快闪存储器控制器所接收的类型。而是，非易失性先进存储器缓冲器44接收经串行化的DRAM协议信号并将所述信号转换为快闪存储器协议信号。快闪存储器装置48执行由硬磁盘驱动器中使用的常规非易失性存储器装置执行的功能中的所有功能或一些功能。然而，由于快闪存储器装置48与系统存储器DRAM装置40处于相同的分级层级处，因此避免了常规方法的性能及成本缺点。虽然图1的计算机系统10使用NAND快闪存储器装置48，但应理解，可使用其它类型的非易失性存储器装置。
进一步参照图1，核心逻辑20还执行常规系统控制器的总线桥接功能以通过第一外围总线54及处理器总线18将辅助核心逻辑50耦合到CPU 14。核心逻辑50将CPU14耦合到第二外围总线58，第二外围总线58连接到常规设计的硬磁盘驱动器60。磁盘驱动器60按常规方式操作以提供数据的非易失性存储。在使用固态非易失性存储器的常规计算机系统中，非易失性存储器与硬磁盘驱动器60设置在一起且因此在分级上显著低于快闪存储器装置48。
在图1中图解说明的计算机系统10中，快闪存储器装置48位于存储器模块30a-c链的最后存储器模块30c中。此架构提供如下优点：非易失性存储器模块30c的存在并未不利地影响对其它存储器模块30a、b中的DRAM 40进行存取的等待时间。然而，所述架构具有如下缺点：非易失性先进存储器缓冲器44不能够将命令传递到AMB 38，除非所述AMB已经修改而接收上游存储器命令及地址，即，从上游朝向控制器24传播的存储器命令。然而，修改AMB 38以接收上游存储器命令及地址将具有如下优点：允许非易失性先进存储器缓冲器44将数据块直接传送到上游模块30a、b及/或从上游模块30a、b直接传送数据块。同样，允许AMB 38b接收上游存储器命令及地址将允许非易失性先进存储器缓冲器44在控制器24正将命令及地址发送到存储器模块30a或正从存储器模块30a接收读取数据的同时将数据传送到存储器模块30b及/或从存储器模块30b传送数据。
图2中显示根据本发明的另一实例的计算机系统70。计算机系统70使用计算机系统10中使用的组件，且所述组件以实质上相同的方式操作。因此，为简明起见，将不再重复对这些组件的功能及操作的解释。计算机系统70与图1的计算机系统10的不同之处在于：第一存储器模块30a包含耦合到多个快闪存储器装置48的非易失性先进存储器缓冲器44。剩余存储器模块30b、c中的每一者均包含耦合到多个DRAM装置40的AMB 38中的一者。此架构的优点在于：非易失性先进存储器缓冲器44可向AMB 38发出以其正常方式操作的命令以将数据从快闪存储器装置48传送到DRAM40。以此方式操作可节省大量时间，因为将存储在硬磁盘驱动器60中的数据传送到DRAM 40需要CPU 14从硬磁盘驱动器60读取数据并接着在数据已通过核心逻辑20、50耦合之后将读取数据写入到DRAM 40中。此外，通过直接控制所述数据传送操作，非易失性先进存储器缓冲器44解除CPU 14的负担以执行其它功能。
图3中显示可用作计算机系统10、70中的非易失性先进存储器缓冲器44的非易失性先进存储器缓冲器100的实例。缓冲器100包含从例如核心逻辑20中的存储器缓冲器控制器24的存储器缓冲器控制器(未显示)接收存储器请求的下游链路接口102。下游链路接口102包含两个区段：从存储器缓冲器控制器接收存储器请求的输入区段104；及将所接收的存储器请求传递到下游存储器模块的输出区段106。例如，存储器模块30a(图2)中使用的缓冲器100将在其输入区段104处从存储器缓冲器控制器24接收对存储器模块30b的存储器请求并通过输出区段106将那些请求通过旁路路径108传递到存储器模块30b。
如果由下游链路接口102的输入区段104接收的存储器请求是针对快闪存储器装置48，则输入区段104将存储器请求中的命令及地址传递到DRAM至快闪协议转换器110。如果存储器请求是写入存储器请求，则将存储器请求中的写入数据存储在写入缓冲器112中。转换器110响应于根据DRAM协议的所接收信号产生根据快闪存储器协议的信号以用于存取快闪存储器装置48。例如，转换器110可执行地址变换以便将对单个行的存取转变为针对含有地址行的块的地址范围，因为对快闪存储器装置的存取通常是在逐块基础上进行的。以此方式，非易失性先进存储器缓冲器100可替代通常如图1及2中所示存取DRAM存储器装置44的AMB 38。
在DRAM至快闪协议转换器110已产生用于存取快闪存储器装置的命令及地址信号且写入缓冲器112已存储任何写入数据信号之后，将这些信号传递到快闪存储器装置接口120。快闪存储器装置接口120将分别耦合到快闪存储器装置，例如图1及2的系统10、70中使用的NAND快闪存储器装置48。接口120将因此将命令及地址信号且可能地将写入数据信号传递到快闪存储器装置。如果存储器请求是读取存储器请求，则快闪存储器装置接口120接收读取数据信号，并接着将读取数据信号传送到读取缓冲器124。读取缓冲器124随后将读取数据信号施加到上游链路接口130，且更明确地说，施加到接口130的输出区段134。输出区段134将将读取数据信号向上游耦合到存储器缓冲器控制器，例如图1及2中所示的存储器缓冲器控制器24。
上游链路接口130还包含输入区段136，所述输入区段136从下游存储器模块30接收读取数据信号并通过旁路路径138将读取数据信号传递到输出区段134以供耦合到存储器缓冲器控制器。
非易失性先进存储器缓冲器100的操作由微控制器140及存储器传送状态机144控制。微控制器140通过向状态机144施加控制信号而在适当的时间起始存储器请求到快闪存储器装置的传送。状态机接着产生实施存储器存取的多组定时信号，所述存储器存取对应于由下游链路接口104接收的存储器存取。状态机144的高操作速度允许以在快闪存储器装置的全操作速度下存取所述快闪存储器装置的速度产生这些定时信号。相反地，使用微控制器140来产生这些定时信号通常将不允许在快闪存储器装置的全操作速度下执行存储器存取。
微控制器140还可执行其它功能，包含处置错误校正错误、周期性地再试尚未成功完成的存储器操作等等。校正数据的错误校正码的实际处理由ECC电路148执行，所述ECC电路可以是常规错误校正码电路，例如里德-所罗门(Reed-Solomon)类型的ECC电路。微控制器140还可执行其它功能，例如执行“耗损均衡”功能。如此技术中所众所周知，快闪存储器装置可被擦除的次数多少受到限制。“耗损均衡”是在将擦除指向被映射到已擦除较少次数的地址的已擦除相对多次数的地址之后进行写入的过程。由微控制器140执行的耗损均衡功能可因此延长连接到缓冲器100的快闪存储器装置的有用寿命。
虽然已参照所揭示的实施例描述了本发明，但所属领域的技术人员将认识到，可在不背离本发明的精神及范围的情况下做出形式及细节改变。此类修改恰好在所属领域的技术人员的技能范围内。因此，本发明仅受上述权利要求书的限制。

Claims (40)

1.一种基于处理器的系统，其包括：
处理器，其耦合到处理器总线；
核心逻辑，其通过所述处理器总线耦合到所述处理器，所述核心逻辑包含动态随机存取存储器“DRAM”存储器缓冲器控制器；
动态随机存取存储器“DRAM”模块，其包含耦合到多个动态随机存取存储器装置的存储器缓冲器，所述存储器缓冲器通过存储器总线耦合到所述存储器缓冲器控制器；及
非易失性存储器模块，其具有耦合到所述存储器总线的非易失性存储器缓冲器及耦合到所述非易失性存储器缓冲器的至少一个非易失性存储器装置，其中所述非易失性存储器缓冲器包括：
下游链路接口，其经耦合以通过所述存储器总线的下游部分从所述DRAM存储器缓冲器控制器接收DRAM存储器请求；
上游链路接口，其经耦合以通过所述存储器总线的上游部分将读取数据传输到所述DRAM存储器缓冲器控制器；
非易失性存储器装置接口，其耦合到所述至少一个非易失性存储器装置；
DRAM至非易失性存储器转换器，其可操作以将所述DRAM存储器请求转换为非易失性存储器请求并将所述非易失性存储器请求施加到所述非易失性存储器装置接口；及
存储器传送状态机，其耦合到所述DRAM至非易失性存储器转换器及所述非易失性存储器装置接口中的至少一者，所述存储器传送状态机可操作以控制将对应于所述非易失性存储器请求的信号从所述非易失性存储器装置接口施加到所述至少一个非易失性存储器装置的时序。
2.如权利要求1所述的基于处理器的系统，其中所述至少一个非易失性存储器装置包括至少一个快闪存储器装置。
3.如权利要求1所述的基于处理器的系统，其进一步包括外围总线，且其中所述核心逻辑包括将所述处理器总线耦合到所述外围总线的总线桥接器。
4.如权利要求1所述的基于处理器的系统，其中所述DRAM模块及所述非易失性存储器模块通过所述处理器总线按顺序次序耦合到所述核心逻辑，以使得所述模块中的一者直接连接到所述核心逻辑且其它模块通过直接连接的模块连接到所述核心逻辑。
5.如权利要求4所述的基于处理器的系统，其中所述非易失性存储器模块包括连接到所述核心逻辑的一系列存储器模块中的第一者。
6.如权利要求4所述的基于处理器的系统，其中所述非易失性存储器模块包括连接到所述核心逻辑的一系列的存储器模块中的最后一者。
7.如权利要求1所述的基于处理器的系统，其中所述存储器传送状态机耦合到所述DRAM至非易失性存储器转换器且可操作以控制将对应于所述非易失性存储器请求的信号从所述DRAM至非易失性存储器转换器施加到所述非易失性存储器装置接口的时序。
8.如权利要求1所述的基于处理器的系统，其中所述非易失性存储器缓冲器进一步包括耦合到所述存储器传送状态机的微控制器，所述微控制器可操作以起始非易失性存储器请求到所述至少一个非易失性存储器装置的传送。
9.如权利要求1所述的基于处理器的系统，其中所述DRAM至非易失性存储器转换器可操作以将所述DRAM存储器请求转换为快闪存储器请求。
10.如权利要求7所述的基于处理器的系统，其中所述下游链路接口包括：
输入区段，其经耦合以通过所述存储器总线的所述下游部分的第一区段从所述DRAM存储器缓冲器控制器接收DRAM存储器请求；及
输出区段，其经耦合以通过所述存储器总线的所述下游部分的第二区段将从所述DRAM存储器缓冲器控制器接收的DRAM存储器请求传输到另一存储器模块。
11.如权利要求10所述的基于处理器的系统，其中所述输入区段耦合到所述输出区段，以使得通过所述存储器总线的所述下游部分的所述第一区段接收的来自所述DRAM存储器缓冲器控制器的DRAM存储器请求可通过所述存储器总线的所述下游部分的所述第二区段耦合到所述另一存储器模块。
12.如权利要求7所述的基于处理器的系统，其中所述上游链路接口包括：
输入区段，其经耦合以通过所述存储器总线的所述上游部分的第二区段从另一存储器模块接收读取数据；及
输出区段，其经耦合以通过所述存储器总线的所述上游部分的第一区段将读取数据传输到所述DRAM存储器缓冲器控制器。
13.如权利要求12所述的基于处理器的系统，其中所述输入区段耦合到所述输出区段，以使得通过所述存储器总线的所述上游部分的所述第二区段接收的来自所述另一存储器模块的所述读取数据可通过所述存储器总线的所述上游部分的所述第一区段传输到所述DRAM存储器缓冲器控制器。
14.如权利要求1所述的基于处理器的系统，其进一步包括耦合到所述下游链路接口及所述非易失性存储器装置接口的写入缓冲器，所述写入缓冲器可操作以存储写入存储器请求中的写入数据并将所述写入数据施加到所述非易失性存储器装置接口。
15.如权利要求1所述的基于处理器的系统，其进一步包括耦合到所述非易失性存储器装置接口及所述上游链路接口的读取缓冲器，所述读取缓冲器可操作以存储响应于读取存储器请求而从所述非易失性存储器装置接口接收的读取数据并将所述读取数据施加到所述上游链路接口。
16.如权利要求1所述的基于处理器的系统，其中所述非易失性存储器缓冲器进一步包括可操作以校正从所述至少一个非易失性存储器装置读取的数据的电路。
17.一种非易失性存储器模块，其包括：
至少一个非易失性存储器装置；及
非易失性存储器缓冲器，其耦合到所述至少一个非易失性存储器装置，所述非易失性存储器缓冲器包括：
下游链路接口，其经耦合以接收DRAM存储器请求；
上游链路接口，其经耦合以传输读取数据；
非易失性存储器装置接口，其耦合到所述至少一个非易失性存储器装置；
DRAM至非易失性存储器转换器，其可操作以将所述DRAM存储器请求转换为非易失性存储器请求并将所述非易失性存储器请求施加到所述非易失性存储器装置接口；及
存储器传送状态机，其耦合到所述DRAM至非易失性存储器转换器及所述非易失性存储器装置接口中的至少一者，所述存储器传送状态机可操作以控制将对应于所述非易失性存储器请求的信号从所述非易失性存储器装置接口施加到所述至少一个非易失性存储器装置的时序。
18.如权利要求17所述的非易失性存储器模块，其中所述存储器传送状态机耦合到所述DRAM至非易失性存储器转换器且可操作以控制将对应于所述非易失性存储器请求的信号从所述DRAM至非易失性存储器转换器施加到所述非易失性存储器装置接口的时序。
19.如权利要求17所述的非易失性存储器模块，其中所述非易失性存储器缓冲器进一步包括耦合到所述存储器传送状态机的微控制器，所述微控制器可操作以起始非易失性存储器请求到所述至少一个非易失性存储器装置的传送。
20.如权利要求17所述的非易失性存储器模块，其中所述DRAM至非易失性存储器转换器可操作以将所述DRAM存储器请求转换为快闪存储器请求。
21.如权利要求17所述的非易失性存储器模块，其中所述下游链路接口包括：
输入区段，其经耦合以接收耦合到所述非易失性存储器模块的DRAM存储器请求；及
输出区段，其经耦合以传输从DRAM存储器缓冲器控制器接收的DRAM存储器请求。
22.如权利要求17所述的非易失性存储器模块，其中所述上游链路接口包括：
输入区段，其经耦合以接收耦合到所述非易失性存储器模块的读取数据；及
输出区段，其经耦合以传输来自所述非易失性存储器模块的读取数据。
23.如权利要求17所述的非易失性存储器模块，其进一步包括耦合到所述下游链路接口及所述非易失性存储器装置接口的写入缓冲器，所述写入缓冲器可操作以存储写入存储器请求中的写入数据并将所述写入数据施加到所述非易失性存储器装置接口。
24.如权利要求17所述的非易失性存储器模块，其进一步包括耦合到所述非易失性存储器装置接口及所述上游链路接口的读取缓冲器，所述读取缓冲器可操作以存储响应于读取存储器请求而从所述非易失性存储器装置接口接收的读取数据并将所述读取数据施加到所述上游链路接口。
25.如权利要求17所述的非易失性存储器模块，其中所述至少一个非易失性存储器装置包括至少一个快闪存储器装置。
26.如权利要求17所述的非易失性存储器模块，其中所述非易失性存储器缓冲器进一步包括可操作以校正从所述至少一个非易失性存储器装置读取的数据的电路。
27.一种非易失性存储器缓冲器，其包括：
下游链路接口，其经耦合以接收DRAM存储器请求；
上游链路接口，其经耦合以传输读取数据；
非易失性存储器装置接口，其适于耦合到非易失性存储器装置；
DRAM至非易失性存储器转换器，其可操作以将所述DRAM存储器请求转换为非易失性存储器请求并将所述非易失性存储器请求施加到所述非易失性存储器装置接口；及
存储器传送状态机，其耦合到所述DRAM至非易失性存储器转换器及所述非易失性存储器装置接口中的至少一者，所述存储器传送状态机可操作以控制将对应于所述非易失性存储器请求的信号从所述非易失性存储器装置接口输出的时序。
28.如权利要求27所述的非易失性存储器缓冲器，其中所述存储器传送状态机耦合到所述DRAM至非易失性存储器转换器且可操作以控制将对应于所述非易失性存储器请求的信号从所述DRAM至非易失性存储器转换器施加到所述非易失性存储器装置接口的时序。
29.如权利要求27所述的非易失性存储器缓冲器，其中所述非易失性存储器缓冲器进一步包括耦合到所述存储器传送状态机的微控制器，所述微控制器可操作以起始非易失性存储器请求从所述非易失性存储器接口的传送。
30.如权利要求27所述的非易失性存储器缓冲器，其中所述DRAM至非易失性存储器转换器可操作以将所述DRAM存储器请求转换为快闪存储器请求。
31.如权利要求27所述的非易失性存储器缓冲器，其中所述下游链路接口包括：
输入区段，其经耦合以接收耦合到所述非易失性存储器缓冲器的DRAM存储器请求；及
输出区段，其经耦合以传输从DRAM存储器缓冲器控制器接收的DRAM存储器请求。
32.如权利要求27所述的非易失性存储器缓冲器，其中所述上游链路接口包括：
输入区段，其经耦合以接收耦合到所述非易失性存储器缓冲器的读取数据；及
输出区段，其经耦合以传输来自所述非易失性存储器缓冲器的读取数据。
33.如权利要求27所述的非易失性存储器缓冲器，其进一步包括耦合到所述下游链路接口及所述非易失性存储器装置接口的写入缓冲器，所述写入缓冲器可操作以存储写入存储器请求中的写入数据并将所述写入数据施加到所述非易失性存储器装置接口。
34.如权利要求27所述的非易失性存储器缓冲器，其进一步包括耦合到所述非易失性存储器装置接口及所述上游链路接口的读取缓冲器，所述读取缓冲器可操作以存储响应于读取存储器请求而从所述非易失性存储器装置接口接收的读取数据并将所述读取数据施加到所述上游链路接口。
35.如权利要求27所述的非易失性存储器缓冲器，其进一步包括可操作以校正向所述非易失性存储器装置接口提供的数据的电路。
36.一种在基于如权利要求1-16中任意一项所述的处理器的系统中，将数据从非易失性存储器装置传送到动态随机存取存储器“DRAM”装置的方法，其包括：
将所述非易失性存储器装置放置在距处理器与所述DRAM装置相同的分级层级处；及
将数据从所述非易失性存储器装置传送到所述DRAM装置，而不将所述传送的数据耦合到所述非易失性存储器装置及所述DRAM装置的所述分级层级外部。
37.如权利要求36所述的方法，其中所述基于处理器的系统进一步包含耦合到控制器的非易失性存储器装置缓冲器，所述DRAM装置耦合到所述控制器，且其中将数据从所述非易失性存储器装置传送到所述DRAM装置的动作包括：
使用所述非易失性存储器装置缓冲器来起始数据从所述非易失性存储器装置到所述DRAM装置的所述传送。
38.如权利要求37所述的方法，其进一步包括通过所述非易失性存储器装置缓冲器将由所述非易失性存储器装置缓冲器接收的存储器请求传送到所述DRAM装置。
39.如权利要求38所述的方法，其中所述存储器请求包括读取存储器请求，且其中所述方法进一步包括通过所述非易失性存储器装置缓冲器耦合由所述非易失性存储器装置缓冲器从所述DRAM装置接收的读取数据。
40.如权利要求36所述的方法，其中将数据从所述非易失性存储器装置传送到所述DRAM装置的所述动作包括：
从所述非易失性存储器装置读取数据；
校正从所述非易失性存储器装置读取的所述数据中的任何错误以提供经校正的数据；及
将所述经校正的数据传送到所述DRAM装置。
CN2007800493238A 2007-01-22 2007-12-07 具有处于相同分级层级的易失性及非易失性存储器装置的存储器系统及方法 Expired - Fee Related CN101573760B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/656,578 US7564722B2 (en) 2007-01-22 2007-01-22 Memory system and method having volatile and non-volatile memory devices at same hierarchical level
US11/656,578 2007-01-22
PCT/US2007/086740 WO2008091443A1 (en) 2007-01-22 2007-12-07 Memory system and method having volatile and non-volatile memory devices at same hierarchical level

Publications (2)

Publication Number Publication Date
CN101573760A CN101573760A (zh) 2009-11-04
CN101573760B true CN101573760B (zh) 2012-10-03

Family

ID=39642364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800493238A Expired - Fee Related CN101573760B (zh) 2007-01-22 2007-12-07 具有处于相同分级层级的易失性及非易失性存储器装置的存储器系统及方法

Country Status (6)

Country Link
US (5) US7564722B2 (zh)
EP (1) EP2126919B1 (zh)
KR (1) KR101080498B1 (zh)
CN (1) CN101573760B (zh)
AT (1) ATE548697T1 (zh)
WO (1) WO2008091443A1 (zh)

Families Citing this family (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103280239B (zh) 2006-05-12 2016-04-06 苹果公司 存储设备中的失真估计和消除
US8239735B2 (en) 2006-05-12 2012-08-07 Apple Inc. Memory Device with adaptive capacity
KR101202537B1 (ko) 2006-05-12 2012-11-19 애플 인크. 메모리 디바이스를 위한 결합된 왜곡 추정 및 에러 보정 코딩
WO2008026203A2 (en) 2006-08-27 2008-03-06 Anobit Technologies Estimation of non-linear distortion in memory devices
US7975192B2 (en) 2006-10-30 2011-07-05 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US8151163B2 (en) 2006-12-03 2012-04-03 Anobit Technologies Ltd. Automatic defect management in memory devices
US20080140724A1 (en) 2006-12-06 2008-06-12 David Flynn Apparatus, system, and method for servicing object requests within a storage controller
US7564722B2 (en) 2007-01-22 2009-07-21 Micron Technology, Inc. Memory system and method having volatile and non-volatile memory devices at same hierarchical level
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
WO2008111058A2 (en) 2007-03-12 2008-09-18 Anobit Technologies Ltd. Adaptive estimation of memory cell read thresholds
US9195602B2 (en) * 2007-03-30 2015-11-24 Rambus Inc. System including hierarchical memory modules having different types of integrated circuit memory devices
US8001320B2 (en) 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
WO2008139441A2 (en) 2007-05-12 2008-11-20 Anobit Technologies Ltd. Memory device with internal signal processing unit
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
US8000141B1 (en) 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
US8527819B2 (en) 2007-10-19 2013-09-03 Apple Inc. Data storage in analog memory cell arrays having erase failures
TWI378465B (en) * 2007-10-26 2012-12-01 Mstar Semiconductor Inc Storage device and access method of digital tv setting information
JP2009116702A (ja) * 2007-11-07 2009-05-28 Toshiba Corp 半導体集積回路
KR101509836B1 (ko) 2007-11-13 2015-04-06 애플 인크. 멀티 유닛 메모리 디바이스에서의 메모리 유닛의 최적화된 선택
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8185685B2 (en) * 2007-12-14 2012-05-22 Hitachi Global Storage Technologies Netherlands B.V. NAND flash module replacement for DRAM module
US8085586B2 (en) 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US8275945B2 (en) 2008-02-05 2012-09-25 Spansion Llc Mitigation of flash memory latency and bandwidth limitations via a write activity log and buffer
US8352671B2 (en) 2008-02-05 2013-01-08 Spansion Llc Partial allocate paging mechanism using a controller and a buffer
US8209463B2 (en) * 2008-02-05 2012-06-26 Spansion Llc Expansion slots for flash memory based random access memory subsystem
US8332572B2 (en) * 2008-02-05 2012-12-11 Spansion Llc Wear leveling mechanism using a DRAM buffer
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US8059457B2 (en) 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
US7995388B1 (en) 2008-08-05 2011-08-09 Anobit Technologies Ltd. Data storage using modified voltages
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8261159B1 (en) 2008-10-30 2012-09-04 Apple, Inc. Data scrambling schemes for memory devices
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8174857B1 (en) 2008-12-31 2012-05-08 Anobit Technologies Ltd. Efficient readout schemes for analog memory cell devices using multiple read threshold sets
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US20100305972A1 (en) * 2009-05-29 2010-12-02 Medaxion, LLC Managing Provider Roles in Medical Care
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8429436B2 (en) 2009-09-09 2013-04-23 Fusion-Io, Inc. Apparatus, system, and method for power reduction in a storage device
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US20110167210A1 (en) * 2009-10-16 2011-07-07 Samsung Electronics Co., Ltd. Semiconductor device and system comprising memories accessible through dram interface and shared memory region
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8572311B1 (en) 2010-01-11 2013-10-29 Apple Inc. Redundant data storage in multi-die memory systems
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8767459B1 (en) 2010-07-31 2014-07-01 Apple Inc. Data storage in analog memory cells across word lines using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
US8688899B2 (en) 2010-09-28 2014-04-01 Fusion-Io, Inc. Apparatus, system, and method for an interface between a memory controller and a non-volatile memory controller using a command protocol
US10817502B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent memory management
US9218278B2 (en) 2010-12-13 2015-12-22 SanDisk Technologies, Inc. Auto-commit memory
US9208071B2 (en) 2010-12-13 2015-12-08 SanDisk Technologies, Inc. Apparatus, system, and method for accessing memory
US10817421B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent data structures
US9047178B2 (en) 2010-12-13 2015-06-02 SanDisk Technologies, Inc. Auto-commit memory synchronization
US8527693B2 (en) 2010-12-13 2013-09-03 Fusion IO, Inc. Apparatus, system, and method for auto-commit memory
CN103354939B (zh) * 2010-12-17 2016-03-16 艾沃思宾技术公司 用于使dram和mram访问交错的存储器控制器和方法
US8635407B2 (en) 2011-09-30 2014-01-21 International Business Machines Corporation Direct memory address for solid-state drives
CN104094351A (zh) * 2012-01-31 2014-10-08 惠普发展公司，有限责任合伙企业 内存模块缓冲器数据存储
US20130329491A1 (en) * 2012-06-12 2013-12-12 Jichuan Chang Hybrid Memory Module
KR20140030383A (ko) * 2012-08-27 2014-03-12 삼성전자주식회사 컴퓨팅 장치 및 컴퓨팅 장치의 동작 방법
US9177638B2 (en) 2012-11-13 2015-11-03 Western Digital Technologies, Inc. Methods and devices for avoiding lower page corruption in data storage devices
US9129674B2 (en) * 2013-06-27 2015-09-08 Intel Corporation Hybrid memory device
US9921980B2 (en) 2013-08-12 2018-03-20 Micron Technology, Inc. Apparatuses and methods for configuring I/Os of memory for hybrid memory modules
KR20160083926A (ko) * 2013-11-07 2016-07-12 넷리스트 인코포레이티드 하이브리드 메모리 모듈, 및 그를 동작시키는 시스템 및 방법
US10445025B2 (en) * 2014-03-18 2019-10-15 Micron Technology, Inc. Apparatuses and methods having memory tier structure and recursively searching between tiers for address in a translation table where information is only directly transferred between controllers
US9348518B2 (en) 2014-07-02 2016-05-24 International Business Machines Corporation Buffered automated flash controller connected directly to processor memory bus
US9542284B2 (en) 2014-08-06 2017-01-10 International Business Machines Corporation Buffered automated flash controller connected directly to processor memory bus
US20160246715A1 (en) * 2015-02-23 2016-08-25 Advanced Micro Devices, Inc. Memory module with volatile and non-volatile storage arrays
US11551735B2 (en) 2015-03-11 2023-01-10 Rambus, Inc. High performance, non-volatile memory module
US9922064B2 (en) 2015-03-20 2018-03-20 International Business Machines Corporation Parallel build of non-partitioned join hash tables and non-enforced N:1 join hash tables
US10650011B2 (en) * 2015-03-20 2020-05-12 International Business Machines Corporation Efficient performance of insert and point query operations in a column store
US10831736B2 (en) 2015-03-27 2020-11-10 International Business Machines Corporation Fast multi-tier indexing supporting dynamic update
US10108653B2 (en) 2015-03-27 2018-10-23 International Business Machines Corporation Concurrent reads and inserts into a data structure without latching or waiting by readers
US10346048B2 (en) 2015-04-10 2019-07-09 Samsung Electronics Co., Ltd. Electronic system with storage management mechanism and method of operation thereof
US10102884B2 (en) * 2015-10-22 2018-10-16 International Business Machines Corporation Distributed serialized data buffer and a memory module for a cascadable and extended memory subsystem
KR102420152B1 (ko) 2015-11-18 2022-07-13 삼성전자주식회사 메모리 시스템에서의 다중 통신 장치
US10719236B2 (en) * 2015-11-20 2020-07-21 Arm Ltd. Memory controller with non-volatile buffer for persistent memory operations
KR102491651B1 (ko) * 2015-12-14 2023-01-26 삼성전자주식회사 비휘발성 메모리 모듈, 그것을 포함하는 컴퓨팅 시스템, 및 그것의 동작 방법
US10452598B2 (en) * 2016-10-18 2019-10-22 Micron Technology, Inc. Apparatuses and methods for an operating system cache in a solid state device
US10642660B2 (en) * 2017-05-19 2020-05-05 Sap Se Database variable size entry container page reorganization handling based on use patterns
US10216685B1 (en) * 2017-07-19 2019-02-26 Agiga Tech Inc. Memory modules with nonvolatile storage and rapid, sustained transfer rates
US11403035B2 (en) * 2018-12-19 2022-08-02 Micron Technology, Inc. Memory module including a controller and interfaces for communicating with a host and another memory module
US11301151B2 (en) * 2020-05-08 2022-04-12 Macronix International Co., Ltd. Multi-die memory apparatus and identification method thereof
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006026645A2 (en) * 2004-08-30 2006-03-09 Silicon Storage Technology, Inc. Systems and methods for providing nonvolatile memory management in wireless phones
US20060221756A1 (en) * 2001-06-11 2006-10-05 Renesas Technology Corporation Semiconductor device with non-volatile memory and random access memory
CN1885277A (zh) * 2005-06-24 2006-12-27 秦蒙达股份公司 Dram芯片设备以及包括该设备的多芯片封装

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09212565A (ja) * 1996-02-07 1997-08-15 Nec Corp 無線携帯端末システム
US6476854B1 (en) * 1996-10-18 2002-11-05 Compaq Information Technologies Group, L.P. Video eavesdropping and reverse assembly to transmit video action to a remote console
AU1798999A (en) * 1997-12-05 1999-06-28 Intel Corporation Memory system including a memory module having a memory module controller
US6256723B1 (en) * 1998-04-15 2001-07-03 Diamond Multimedia Systems, Inc. Signal processing system with distributed uniform memory
JP4017177B2 (ja) * 2001-02-28 2007-12-05 スパンション エルエルシー メモリ装置
US6564286B2 (en) * 2001-03-07 2003-05-13 Sony Corporation Non-volatile memory system for instant-on
US7035966B2 (en) * 2001-08-30 2006-04-25 Micron Technology, Inc. Processing system with direct memory transfer
US7165153B2 (en) * 2003-06-04 2007-01-16 Intel Corporation Memory channel with unidirectional links
US7152138B2 (en) * 2004-01-30 2006-12-19 Hewlett-Packard Development Company, L.P. System on a chip having a non-volatile imperfect memory
US7472222B2 (en) * 2004-10-12 2008-12-30 Hitachi Global Storage Technologies Netherlands B.V. HDD having both DRAM and flash memory
US7681004B2 (en) * 2005-06-13 2010-03-16 Addmm, Llc Advanced dynamic disk memory module
US7577039B2 (en) * 2005-11-16 2009-08-18 Montage Technology Group, Ltd. Memory interface to bridge memory buses
US7587559B2 (en) * 2006-08-10 2009-09-08 International Business Machines Corporation Systems and methods for memory module power management
US7949931B2 (en) * 2007-01-02 2011-05-24 International Business Machines Corporation Systems and methods for error detection in a memory system
US7564722B2 (en) 2007-01-22 2009-07-21 Micron Technology, Inc. Memory system and method having volatile and non-volatile memory devices at same hierarchical level

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060221756A1 (en) * 2001-06-11 2006-10-05 Renesas Technology Corporation Semiconductor device with non-volatile memory and random access memory
WO2006026645A2 (en) * 2004-08-30 2006-03-09 Silicon Storage Technology, Inc. Systems and methods for providing nonvolatile memory management in wireless phones
CN1885277A (zh) * 2005-06-24 2006-12-27 秦蒙达股份公司 Dram芯片设备以及包括该设备的多芯片封装

Also Published As

Publication number Publication date
ATE548697T1 (de) 2012-03-15
US20080177923A1 (en) 2008-07-24
US20100306461A1 (en) 2010-12-02
US20110167207A1 (en) 2011-07-07
KR101080498B1 (ko) 2011-11-04
CN101573760A (zh) 2009-11-04
US8493797B2 (en) 2013-07-23
US20090265509A1 (en) 2009-10-22
WO2008091443A1 (en) 2008-07-31
EP2126919B1 (en) 2012-03-07
KR20090102822A (ko) 2009-09-30
US8248861B2 (en) 2012-08-21
US20120297129A1 (en) 2012-11-22
US7564722B2 (en) 2009-07-21
EP2126919A4 (en) 2010-12-22
EP2126919A1 (en) 2009-12-02
US7778092B2 (en) 2010-08-17
US7916553B2 (en) 2011-03-29

Similar Documents

Publication Publication Date Title
CN101573760B (zh) 具有处于相同分级层级的易失性及非易失性存储器装置的存储器系统及方法
CN102810336B (zh) 非易失性存储器、存储器控制器及其访问方法
JP5259765B2 (ja) 不揮発性半導体メモリ
KR101507628B1 (ko) 동기 직렬 인터페이스 ｎａｎｄ의 데이터 판독을 위한 시스템 및 방법
US20110055457A1 (en) Method for giving program commands to flash memory, and controller and storage system using the same
US10977121B2 (en) Fast page continuous read
CN101354906B (zh) 应用于固态硬盘的闪存控制器
TWI495998B (zh) 資料管理方法、記憶體控制器與記憶體儲存裝置
CN112634969A (zh) 存储器装置以及其读取页面媒体流的方法
US10861576B2 (en) Nonvolatile memory device, operating method thereof and data storage device including the same
US10319455B2 (en) Semiconductor device
US9298378B2 (en) Logic device
CN112988449B (zh) 写入页面群组的数据到闪存模块的装置及方法
CN201374192Y (zh) 闪存存储装置
CN101751982B (zh) 闪存存储装置中闪存控制器与闪存芯片之间的连接方法
Yoon et al. Efficient and reliable NAND flash channel for high-speed solid state drives
TWI847690B (zh) 記憶體控制器、橋接裝置及指令與資料轉移方法
KR20140031554A (ko) 불휘발성 메모리 장치 및 그것의 동작 방법
TW202329106A (zh) 記憶體系統及其操作方法
CN114816234A (zh) 存取管理的方法、存储器装置、电子装置以及控制器
CN115731997A (zh) 用于多面读取操作的精简命令序列
JP4742561B2 (ja) 記憶装置、データ処理システムおよびメモリ制御方法
JP2006119830A (ja) 記憶装置、データ処理システムおよび記憶制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: LOMPOC R+D, LLC

Free format text: FORMER OWNER: MICRON TECHNOLOGY, INC.

Effective date: 20121120

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121120

Address after: American New York

Patentee after: Micron Technology Inc

Address before: Idaho

Patentee before: Micron Technology, Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121003

Termination date: 20161207

CF01 Termination of patent right due to non-payment of annual fee