CN101569172A - 同步信号生成装置 - Google Patents

Abstract

本发明提供一种同步信号生成装置。同步分离部从输入的视频信号中分离外部水平同步信号。锁相环路PLL接收外部水平同步信号作为基准信号，并生成内部水平同步信号。判定部算出外部水平同步信号与内部水平同步信号的相位差的时间积分值，并判定该时间积分值是否超过了阈值。控制部基于判定部的判定结果进行锁相环路PLL的输出频率的切换控制。

Description

同步信号生成装置

技术领域

本发明涉及一种同步信号生成装置，特别是涉及一种基于从外部输入的视频信号而在装置内部生成水平同步信号的技术。

背景技术

在视频信号中有NTSC(National Television System Committee)、PAL(Phase Alternation Line)等规格。依据规格的视频信号(标准信号)能够按照由该规格所定义的方式，正确地显示控制。另一方面，对规格外的视频信号(非标准信号)，因为显示方式不明确，所以不能显示有效的视频。因此，在判定为输入的外部视频信号是非标准信号的情况下，视频信号处理装置一般进行遮蔽画面等来进行控制以使不显示非标准信号。

外部视频信号是否标准能够由水平同步信号来判断。水平同步信号包含在视频信号中，能够从视频信号分离提取。但是，因为包含在视频信号中的水平同步信号(外部水平同步信号)中包含很多跳动(jitter)，所以一般通过锁相环路PLL(Phase Locked Loop)等重新生成跳动精度高的水平同步信号(内部水平同步信号)。以往，对基于输入的视频信号生成的内部水平同步信号的频率进行测量，并基于该测定的频率和规定频率之间的误差的积分平均，判定输入的视频信号是标准信号还是非标准信号(如，参照专利文献1)。

专利文献1：特开2006-311022号公报

当外部视频信号中跳动多时，不能正确生成内部水平同步信号，而被判定为非标准信号。特别是，在录像磁带等中所记录的模拟视频信号，由于磁带的常年劣化或记录装置和再生装置的不同等原因而不能以与记录时相同的条件进行再生，所以被判定为非标准信号的倾向强。从而发生以下的问题，即与记录了依据能够再生处理的规格的视频信号无关，通过视频信号处理装置被判定为非标准信号，且完全不能显示。

发明内容

鉴于上述问题，本发明的课题是生成内部水平同步信号，以使即使输入的视频信号的品质稍微低也能被判定为标准信号。

为了解决上述课题讲说如下的方法。即，作为基于从外部输入的视频信号来生成内部水平同步信号的装置，其具备：从视频信号分离外部水平同步信号的同步分离部；接收外部水平同步信号作为基准信号，并生成内部水平同步信号的锁相环路PLL；算出外部水平同步信号与内部水平同步信号的相位差的时间积分值，并判定该时间积分值是否超过了阈值的判定部；和基于判定部的判定结果而进行锁相环路PLL的输出频率的切换控制的控制部。另外，作为基于从外部输入的视频信号来生成内部水平同步信号的装置，其具备：从视频信号分离外部水平同步信号的同步分离部；接收外部水平同步信号作为基准信号，并生成内部水平同步信号的锁相环路PLL；算出内部水平同步信号的频率与规定频率的差的时间积分值，并判定该时间积分值是否超过了阈值的判定部；和基于判定部的判定结果而进行锁相环路PLL的输出频率的切换控制的控制部。

由此，在输入的视频信号的品质低且外部水平同步信号和内部水平同步信号的相位差比较大、或外部水平同步信号的频率从规定频率稳定地偏离的情况下，能够切换锁相环路PLL的输出频率，且能将内部水平同步信号锁定在所期望的频率。由此，能够使低品质的视频信号判定为标准信号。

(发明效果)

以上，基于本发明，能够生成内部水平同步信号以使即使输入的视频信号的品质低也能被判定为标准信号。由此，能够使低品质的视频信号判定为标准信号并显示。

附图说明

图1是本发明的第一实施方式相关的同步信号生成装置的构成图。

图2是本发明的第二实施方式相关的同步信号生成装置的构成图。

符号说明：

10-同步分离部，20-锁相环路PLL，30-判定部，31-正值化部，32-累积加法器，33-比较器，34-比较器(第二比较器)，35-频率测量部，36-减法器，40-控制部，50-滤波器。

具体实施方式

以下，对用于实施本发明的最优方式，参照图面进行说明。

(第一实施方式)

图1表示第一实施方式相关的同步信号生成装置的构成。同步分离部10从被输入于本装置的复合信号(composite signal)或分量信号(component signal)等的视频信号VS中分离外部水平同步信号HS。视频信号VS是由家用录像磁带录放机等提供的低品质的信号。锁相环路PLL20，接收外部水平同步信号HS作为基准信号，并生成跳动精度高的内部水平同步信号Hsync。并且，锁相环路PLL20输出外部水平同步信号HS与内部水平同步信号Hsync的相位差φ。另外，锁相环路PLL20是数字方式及模拟方式的任意一种都可以。

判定部30算出外部水平同步信号HS与内部水平同步信号Hsync的相位差φ的时间积分值，并判定该时间积分值是否超过了阈值θ1。具体地，正值化部31输出相位差φ的绝对值或平方值。虽然由于外部水平同步信号HS及内部水平同步信号Hsync的相位的进退，相位差φ成为负值，但是这里为了取得相位的偏差的大小，所以通过正值化部31对相位差φ进行正值化。这里，正值化部31可以对输入或输出信号进行取心(coring)处理，从而忽视微小的相位差φ。即，也可以将微小的相位差φ看作没有相位差而输出零。或者是，也可以在相位差φ的绝对值或平方值微小的情况下，输出零。

累积加法器32对正值化部31的输出进行累积加法运算。在累积加法器32中，给予了垂直同步信号Vsync，累积加法器32每当接收到垂直同步信号Vsync的脉冲时就将加法结果进行复位。即，累积加法器32对外部水平同步信号HS与内部水平同步信号Hsync的相位差φ，算出每一场的时间积分值。代替垂直同步信号Vsync也可以给予计时信号，使其通知一定时间的经过。

比较器33比较累积加法器32的输出和阈值θ1，累积加法器32的输出比阈值θ1小时输出例如“L”，比阈值θ1大时输出例如“H”。阈值θ1在以往的非标准信号判定电路中，作为判定视频信号VS是标准信号还是非标准信号时的基准值。即，关于视频信号VS的标准信号/非标准信号的判定，比较器33输出与以往相同的结果。

比较器34比较累积加法器32的输出和阈值θ2，输出信号S0。信号S0，在累积加法器32的输出比阈值θ2小时为例如“L”，在累积加法器32的输出比阈值θ2大时为例如“H”。阈值θ2是比阈值θ1大的值。如后述，在本装置中，在累积加法器32的输出比阈值θ1大的情况下，能够通过切换锁相环路PLL20的输出频率使外部水平同步信号HS与内部水平同步信号Hsync的相位差φ变小，从而使累积加法器32的输出比阈值θ1小。但是，在累积加法器32的输出极端地大的情况下，即使通过锁相环路PLL20的输出频率的切换，也不能使累积加法器32的输出比阈值θ1小。阈值θ2表示那样控制的界限值。由此，能够在信号S0为“H”时，不必进行锁相环路PLL20的输出频率的切换，就判断为视频信号VS是非标准信号。

控制部40基于判定部30的判定结果，即比较器33的输出来进行锁相环路PLL20的输出频率的切换控制。输出频率的切换是通过锁相环路PLL20中的没有图示的VCO(电压控制振荡器)的增益调整、或分频内部水平同步信号Hsync来生成与外部水平同步信号HS的相位比较对象的分频器的分频率的变更等而进行。例如，以增大VCO的增益的方式，能够提高内部水平同步信号Hsync的频率。

其中，设有窗口期间，在该窗口期间内，如果比较器33的输出成为“L”，则控制部40也可以不进行锁相环路PLL20的输出频率的切换控制。换言之，在通过判定部30连续规定次数判定为外部水平同步信号HS与内部水平同步信号Hsync的相位差φ的时间积分值超过了阈值θ1时，控制部40也可以进行锁相环路PLL20的输出频率的切换控制。由此，即使由噪声等的影响不能从视频信号VS中正确地分离外部水平同步信号HS，也能够无视那样的暂时的现象。

滤波器50对控制部40的锁相环路PLL20的输出频率的切换控制进行平滑化，并传达到锁相环路PLL20。例如，在控制部40进行使在锁相环路PLL20中的没有图示的VCO的增益为4倍的控制的情况下，滤波器50按照每一场以VCO的增益2倍、3倍、4倍地阶段性变化的方式来传达控制部40的控制。对于使VCO的增益急剧变化时内部水平同步信号Hsync急剧变化从而视频显示杂乱，当利用滤波器50来平滑化控制部40的控制时，内部水平同步信号Hsync的切换变得平滑，能够抑制视频显示的杂乱。

以上，通过本实施方式，在输入的视频信号VS的品质低，特别是在外部水平同步信号HS的频率不稳定的情况下，能够切换锁相环路PLL20的输出频率，并能够使内部水平同步信号Hsync锁定在所期望的频率。由此，能够将低品质的视频信号VS判定为标准信号并进行显示。

(第二实施方式)

图2表示第二实施方式相关的同步信号生成装置的构成。本实施方式相关的装置具备与第一实施方式不同构成的判定部30。以下，只对与第一实施方式不同的点进行说明。

本实施方式相关的判定部30算出内部水平同步信号Hsync的频率与规定频率之差的时间积分值，并判定该时间积分值是否超过了阈值。具体地，频率测量部35测量内部水平同步信号Hsync的频率。频率的测量，能够通过例如利用系统时钟信号等对内部水平同步信号Hsync的脉冲的上升间隔进行计数的方式来进行。减法器36算出频率测量部35的输出与基准值Fref的差。基准值Fref是表示水平同步信号的规定频率(例如，15.75kHz)的值。正值化部31输出减法器36的输出的绝对值或平方值。

以上，通过本实施方式，在输入的视频信号的品质低，特别是在外部水平同步信号从规定频率以一定量偏离的情况下，能够切换锁相环路PLL20的输出频率，并能够使内部水平同步信号Hsync锁定于所期望的频率。由此，能够使低品质的视频信号VS判定为标准信号并进行显示。

另外，在第一及第二实施方式中，比较器34及滤波器50可以分别省略。即使省略这些的一方或双方，也同样能够达到上述效果。

本发明相关的同步信号生成装置因为能够生成内部水平同步信号使得即使输入的视频信号的品质比较低也能被判定为标准信号，所以适用于由家用录像磁带录放机等的遗产设备输出的模拟视频信号的处理装置。

Claims (8)

1.一种同步信号生成装置，基于从外部输入的视频信号来生成内部水平同步信号，该同步信号生成装置具备：

同步分离部，其从所述视频信号中分离外部水平同步信号；

锁相环路PLL，其接收所述外部水平同步信号作为基准信号，并生成所述内部水平同步信号；

判定部，其算出所述外部水平同步信号与所述内部水平同步信号之相位差的时间积分值，并判定该时间积分值是否超过了阈值；和

控制部，其基于所述判定部的判定结果，进行所述锁相环路PLL的输出频率的切换控制。

2.根据权利要求1所述的同步信号生成装置，其特征在于，

所述判定部具有：

正值化部，其从所述锁相环路PLL接收所述外部水平同步信号与所述内部水平同步信号的相位差，并对该相位差进行正值化；

累积加法器，其在规定期间对所述正值化部的输出进行累积加法运算；和

比较器，其比较所述累积加法器的输出和所述阈值。

3.一种同步信号生成装置，基于从外部输入的视频信号来生成内部水平同步信号，该同步信号生成装置具备：

同步分离部，其从所述视频信号中分离外部水平同步信号；

锁相环路PLL，其接收所述外部水平同步信号作为基准信号，并生成所述内部水平同步信号；

判定部，其算出所述内部水平同步信号的频率与规定频率之差的时间积分值，并判定该时间积分值是否超过了阈值；和

控制部，其基于所述判定部的判定结果，进行所述锁相环路PLL的输出频率的切换控制。

4.根据权利要求3所述的同步信号生成装置，其特征在于，

所述判定部具有：

频率测量部，其测量所述内部水平同步信号的频率；

减法器，其算出所述频率测量部的输出与表示所述规定频率的基准值的差；

正值化部，其对所述减法器的输出进行正值化；

累积加法器，其在规定期间对所述正值化部的输出进行累积加法运算；和

比较器，其比较所述累积加法器的输出和所述阈值。

5.根据权利要求1和3中任意一项所述的同步信号生成装置，其特征在于，

在通过所述判定部连续规定次数判定所述时间积分值超过了所述阈值时，所述控制部进行所述锁相环路PLL的输出频率的切换控制。

6.根据权利要求1和3中任意一项所述的同步信号生成装置，其特征在于，

具备滤波器，对所述控制部的所述锁相环路PLL的输出频率的切换控制进行平滑化，并传达到所述锁相环路PLL。

7.根据权利要求2和4中任意一项所述的同步信号生成装置，其特征在于，

所述正值化部对输入或输出信号进行取心处理。

8.根据权利要求2和4中任意一项所述的同步信号生成装置，其特征在于，

所述判定部具有第二比较器，其比较所述累积加法器的输出和第二阈值，所述第二阈值比所述阈值大，在所述第二比较器示出所述累积加法器的输出比所述第二阈值大时，判定为所述视频信号是非标准信号。

Images