KR102615427B1 - 병렬 전기장치의 동기 신호 생성 장치 및 장치의 동작 방법 - Google Patents

병렬 전기장치의 동기 신호 생성 장치 및 장치의 동작 방법 Download PDF

Info

Publication number
KR102615427B1
KR102615427B1 KR1020210145094A KR20210145094A KR102615427B1 KR 102615427 B1 KR102615427 B1 KR 102615427B1 KR 1020210145094 A KR1020210145094 A KR 1020210145094A KR 20210145094 A KR20210145094 A KR 20210145094A KR 102615427 B1 KR102615427 B1 KR 102615427B1
Authority
KR
South Korea
Prior art keywords
signal
external
synchronization signal
synchronization
generation module
Prior art date
Application number
KR1020210145094A
Other languages
English (en)
Other versions
KR20230060652A (ko
Inventor
박용순
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020210145094A priority Critical patent/KR102615427B1/ko
Publication of KR20230060652A publication Critical patent/KR20230060652A/ko
Application granted granted Critical
Publication of KR102615427B1 publication Critical patent/KR102615427B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition

Abstract

본 개시는 동기신호생성모듈의 동작방법에 관한 것으로써, 병렬로 연결된 복수의 전기장치들 중 적어도 하나에 연결된 외부공유신호를 유지하는 동기신호생성모듈은 동기신호 유지부 및 동기시점 검출부를 포함하고, 동기신호생성모듈의 동작방법은 동기신호 유지부가 외부공유신호를 수신하는 단계, 동기신호 유지부가 외부공유신호의 정상여부를 나타내는 외부타이밍 플래그를 획득하는 단계, 동기신호 유지부가 외부타이밍 플래그 및 외부공유신호에 기초하여 내부공유신호를 생성하는 단계, 동기시점 검출부가 내부공유신호에 기초하여 동기신호를 생성하는 단계, 및 동기시점 검출부가 동기신호를 전기장치에 송신하는 단계를 포함한다.

Description

병렬 전기장치의 동기 신호 생성 장치 및 장치의 동작 방법{APPARATUS FOR GENERATING SYNCHRONOUS SIGNAL OF PARALLEL ELECTRICAL DEVICE AND OPERATION METHODE THEREOF}
본 개시는 병렬로 연결된 전기장치의 동기 신호 생성 장치 및 장치의 동작 방법에 대한 것이다. 보다 구체적으로 동기 신호 생성 장치는 외부의 타이밍 신호에 문제가 생기더라도 동기 신호를 정상적으로 생성할 수 있다.
데이터 수집이나 그룹 제어 등의 목적을 위해 물리적으로 분리된 개별 장치들에 대해 동작 시점을 일치시켜야 할 필요가 있는 응용분야가 존재한다. 예를 들어 병렬로 연결된 전기장치들은 동기 신호에 의하여 동기화될 필요가 있다. 전기장치들은 전력변환장치들 또는 전력계측장치들을 포함할 수 있다.
도 1과 같이 복수의 병렬 모듈(111, 112, 113)은 동일한 외부공유신호(120)를 공유할 수 있다. 예를 들어 복수의 병렬 모듈(111, 112, 113)은 전기장치일 수 있다. 도 2의 (a)를 참조하면, 복수의 병렬 모듈(111, 112, 113)은 각각 동기 시점 검출 장치(220)를 포함할 수 있다. 복수의 병렬 모듈(111, 112, 113) 각각에 포함된 동기 시점 검출 장치(220)는 공유된 외부공유신호(210)를 처리하여 특정한 시점마다 동기신호(230)를 생성하여 복수의 병렬 모듈(111, 112, 113)은 동기화를 이룰 수 있다.
도 2의 (b)를 참조하면, 고장이나 사고에 의해 외부공유신호 발생 장치에 문제가 생기거나 외부공유신호의 전송 경로에 문제가 생겨 복수의 병렬 모듈(111, 112, 113) 중 적어도 하나에 대해 외부공유신호(240)가 사라지는 경우가 발생할 수 있다. 종래의 기술에 따르면 공유 신호 사라졌을 때, 복수의 병렬 모듈(111, 112, 113)에 포함된 동기 시점 검출 장치(220)는 도 2의 (b)와 같이 동기 신호(250)를 더 이상 발생할 수 없을 수 있다. 따라서 복수의 병렬 모듈(111, 112, 113)의 동기시점이 맞지 않아, 복수의 병렬 모듈(111, 112, 113)을 포함한 시스템 전체에 위험한 상황이 발생할 수 있다.
본 개시의 일 실시예에 따른 동기신호생성모듈은 병렬로 연결된 복수의 전기장치들 중 적어도 하나에 연결된 외부공유신호를 유지하며, 동기신호 유지부 및 동기시점 검출부를 포함하고, 동기신호생성모듈의 동작방법은 동기신호 유지부가 외부공유신호를 수신하는 단계, 동기신호 유지부가 외부공유신호의 정상여부를 나타내는 외부타이밍 플래그를 획득하는 단계, 동기신호 유지부가 외부타이밍 플래그 및 외부공유신호에 기초하여 내부공유신호를 생성하는 단계, 동기시점 검출부가 내부공유신호에 기초하여 동기신호를 생성하는 단계, 및 동기시점 검출부가 동기신호를 전기장치에 송신하는 단계를 포함한다.
본 개시의 일 실시예에 따른 동기신호생성모듈의 동작 방법의 내부공유신호에 기초하여 동기신호를 생성하는 단계는 내부공유신호의 위상각이 미리 정해진 위상각과 일치하는 시점인 제 3 시점을 획득하는 단계 및 제 3 시점에, 펄스를 동기신호로써 생성하는 단계를 포함한다.
본 개시의 일 실시예에 따른 동기신호생성모듈의 동작 방법의 외부타이밍 플래그 및 외부공유신호에 기초하여 내부공유신호를 생성하는 단계는 현재시점의 외부공유신호에서 과거 시점의 내부공유신호를 차감하여 외부타이밍오차신호를 생성하는 단계, 외부타이밍오차신호 및 외부타이밍 플래그를 곱하여 수정된 외부타이밍오차신호를 생성하는 단계, 및 수정된 외부타이밍오차신호에 적분기를 적용하여 현재시점의 내부공유신호를 생성하는 단계를 포함하고, 외부타이밍 플래그가 1인 경우 외부공유신호가 정상임을 나타내고, 외부타이밍 플래그가 0인 경우 외부공유신호가 비정상임을 나타낸다.
본 개시의 일 실시예에 따른 동기신호생성모듈의 동작 방법의 적분기의 전달함수는 k*s/(s^2 + w^2) 또는 k/s이며, k는 미리 정해진 상수이며, s는 라플라스의 s 영역을 의미하며, w는 외부공유신호의 주파수를 의미한다.
본 개시의 일 실시예에 따른 동기신호생성모듈의 동작 방법은 초기 동기화 과정에서 k를 k1으로 설정하는 단계 및 동기신호생성모듈은 초기 동기화 과정이후에 k를 k2로 설정하는 단계를 포함하고, k1은 k2보다 크다.
본 개시의 일 실시예에 따른 동기신호생성모듈의 동작 방법의 외부타이밍 플래그를 획득하는 단계는, 외부공유신호의 실효값을 획득하는 단계, 실효값이 미리 정해진 임계값 이상인 경우, 외부타이밍 플래그가 정상을 나타내도록 결정하는 단계, 및 실효값이 미리 정해진 임계값 미만인 경우, 외부타이밍 플래그가 비정상을 나타내도록 결정하는 단계를 포함한다.
본 개시의 일 실시예에 따른 동기신호생성모듈은 병렬로 연결된 복수의 전기장치들 중 적어도 하나에 포함되어 외부공유신호를 유지하고, 외부공유신호를 수신하고, 외부공유신호의 정상여부를 나타내는 외부타이밍 플래그를 획득하고, 외부타이밍 플래그 및 외부공유신호에 기초하여 내부공유신호를 생성하는 동기신호 유지부 및 내부공유신호에 기초하여 동기신호를 생성하고, 동기신호를 전기장치에 송신하는 동기시점 검출부를 포함한다.
본 개시의 일 실시예에 따른 동기신호생성모듈의 동기신호 유지부는, 외부공유신호에서 직전 시점의 내부공유신호를 차감하여 외부타이밍오차신호를 생성하고, 외부타이밍오차신호 및 외부타이밍 플래그를 곱하여 수정된 외부타이밍오차신호를 생성하고, 수정된 외부타이밍오차신호에 적분기를 적용하여 내부공유신호를 생성하며, 외부타이밍 플래그가 1인 경우 외부공유신호가 정상임을 나타내고, 외부타이밍 플래그가 0인 경우 외부공유신호가 비정상임을 나타내고, 적분기의 전달함수는 k*s/(s^2 + w^2) 또는 k/s와 같으며, k는 미리 정해진 상수이며, s는 라플라스의 s 영역을 의미하며, w는 외부공유신호의 주파수를 의미한다.
본 개시의 일 실시예에 따른 동기신호생성모듈의 동기신호 유지부는, 외부공유신호의 실효값을 획득하고, 실효값이 미리 정해진 임계값 이상인 경우, 외부타이밍 플래그가 정상을 나타내도록 결정하고, 실효값이 미리 정해진 임계값 미만인 경우, 외부타이밍 플래그가 비정상을 나타내도록 결정한다.
또한, 상술한 바와 같은 동기신호생성모듈의 동작방법을 구현하기 위한 프로그램은 컴퓨터로 판독 가능한 기록 매체에 기록될 수 있다.
본 개시에 따른 동기신호생성모듈은 정상적인 외부공유신호를 공급받다가 갑자기 비정상적인 외부공유신호를 공급받더라도, 정상적인 외부공유신호와 매우 유사한 내부공유신호를 생성할 수 있다. 또한 내부공유신호에 기초하여 동기신호를 생성할 수 있다. 따라서 동기신호생성모듈은 외부공유신호에 이상이 있더라도 전기장치가 정상적으로 동작하도록 할 수 있다.
도 1은 종래기술의 연결 관계를 나타낸 도면이다.
도 2는 종래기술의 동작을 설명하기 위한 도면이다.
도 3는 본 개시의 일 실시예에 따른 동기신호생성모듈의 연결 관계를 나타낸 도면이다.
도 4는 본 개시의 일 실시예에 따른 동기신호생성모듈을 설명하기 위한 블록도이다.
도 5는 본 개시의 일 실시예에 따른 동기신호생성모듈(300)을 나타낸 도면이다.
도 6은 본 개시의 일 실시예에 따른 동기신호생성모듈의 동작을 나타낸 흐름도이다.
도 7은 본 개시의 일 실시예에 따른 동기신호생성모듈의 동작을 설명하기 위한 도면이다.
도 8은 본 개시의 일 실시예에 따른 동기신호 유지부의 동작을 설명하기 위한 블록도이다.
도 9는 본 개시의 일 실시예에 따른 동기신호 유지부의 동작을 설명하기 위한 흐름도이다.
도 10은 본 개시의 일 실시예에 따른 동기신호생성모듈의 효과를 설명하기 위한 도면이다.
도 11은 본 개시의 일 실시예에 따른 동기신호생성모듈의 일부를 대략적으로 나타내는 도면이다.
도 12는 본 개시의 일 실시예에 따른 동기신호생성모듈의 일부를 대략적으로 나타내는 도면이다.
개시된 실시예의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 개시는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 개시가 완전하도록 하고, 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것일 뿐이다.
본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 개시된 실시예에 대해 구체적으로 설명하기로 한다.
본 명세서에서 사용되는 용어는 본 개시에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 관련 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 개시의 전반에 걸친 내용을 토대로 정의되어야 한다.
본 명세서에서의 단수의 표현은 문맥상 명백하게 단수인 것으로 특정하지 않는 한, 복수의 표현을 포함한다. 또한 복수의 표현은 문맥상 명백하게 복수인 것으로 특정하지 않는 한, 단수의 표현을 포함한다.
명세서 전체에서 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다.
또한, 명세서에서 사용되는 "부"라는 용어는 소프트웨어 또는 하드웨어 구성요소를 의미하며, "부"는 어떤 역할들을 수행한다. 그렇지만 "부"는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. "부"는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 "부"는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함한다. 구성요소들과 "부"들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 "부"들로 결합되거나 추가적인 구성요소들과 "부"들로 더 분리될 수 있다.
본 개시의 일 실시예에 따르면 "부"는 프로세서 및 메모리로 구현될 수 있다. 용어 "프로세서" 는 범용 프로세서, 중앙 처리 장치 (CPU), 마이크로프로세서, 디지털 신호 프로세서 (DSP), 제어기, 마이크로제어기, 상태 머신 등을 포함하도록 넓게 해석되어야 한다. 몇몇 환경에서는, "프로세서" 는 주문형 반도체 (ASIC), 프로그램가능 로직 디바이스 (PLD), 필드 프로그램가능 게이트 어레이 (FPGA) 등을 지칭할 수도 있다. 용어 "프로세서" 는, 예를 들어, DSP 와 마이크로프로세서의 조합, 복수의 마이크로프로세서들의 조합, DSP 코어와 결합한 하나 이상의 마이크로프로세서들의 조합, 또는 임의의 다른 그러한 구성들의 조합과 같은 처리 디바이스들의 조합을 지칭할 수도 있다.
용어 "메모리" 는 전자 정보를 저장 가능한 임의의 전자 컴포넌트를 포함하도록 넓게 해석되어야 한다. 용어 메모리는 임의 액세스 메모리 (RAM), 판독-전용 메모리 (ROM), 비-휘발성 임의 액세스 메모리 (NVRAM), 프로그램가능 판독-전용 메모리 (PROM), 소거-프로그램가능 판독 전용 메모리 (EPROM), 전기적으로 소거가능 PROM (EEPROM), 플래쉬 메모리, 자기 또는 광학 데이터 저장장치, 레지스터들 등과 같은 프로세서-판독가능 매체의 다양한 유형들을 지칭할 수도 있다. 프로세서가 메모리로부터 정보를 판독하고/하거나 메모리에 정보를 기록할 수 있다면 메모리는 프로세서와 전자 통신 상태에 있다고 불린다. 프로세서에 집적된 메모리는 프로세서와 전자 통신 상태에 있다.
아래에서는 첨부한 도면을 참고하여 실시예에 대하여 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그리고 도면에서 본 개시를 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략한다.
도 1 및 도 2에서 설명한 종래기술의 문제를 해결하기 위하여 도 3부터 본 개시의 일 실시예에 따른 동기신호생성모듈을 설명한다.
도 3는 본 개시의 일 실시예에 따른 동기신호생성모듈의 연결 관계를 나타낸 도면이다.
병렬로 연결된 복수의 전기장치들(330)은 각각 동기신호생성모듈(300)과 연결될 수 있다.하지만 이에 한정되는 것은 아니며, 복수의 전기장치들(330) 각각은 동기신호생성모듈(300)을 포함할 수 있다.
병렬로 연결된 복수의 전기장치들(330)은 동기신호생성모듈(300)과 일대일로 매칭될 수 있다. 예를 들어 제 1 동기신호생성모듈(301)은 제 1 전기장치(331)와 연결될 수 있다. 제 2 동기신호생성모듈(302)은 제 2 전기장치(332)와 연결될 수 있다. 제 3 동기신호생성모듈(303)은 제 3 전기장치(333)와 연결될 수 있다. 동기신호생성모듈(300)은 공유되는 외부공유신호(310)를 수신할 수 있다. 외부공유신호(310)는 동기신호생성모듈(301, 302, 303) 중 하나에서 만들어지고 다른 동기신호생성모듈에 공유될 수 있다. 하지만 이에 한정되는 것은 아니며 외부공유신호(310)는 외부공유신호(310)를 생성하기 위해 별도로 구비된 장치에 의해 만들어져 공유될 수 있다. 동기신호생성모듈(300)은 복수의 전기장치들(330)을 동기화시킬 수 있다. 동기신호생성모듈(300)은 외부공유신호에 기초하여 동기신호를 생성하고, 동기신호에 기초하여 복수의 전기장치들(330)은 동기화될 수 있다. 이를 통하여 복수의 전기장치들(330)은 동일 그리드에 문제 없이 연결될 수 있다.
도 4는 본 개시의 일 실시예에 따른 동기신호생성모듈을 설명하기 위한 블록도이다.
동기신호생성모듈(300)은 동기신호 유지부(410) 및 동기시점 검출부(420)를 포함할 수 있다.
동기신호 유지부(410)는 외부공유신호(310)를 수신하여 내부공유신호(411)를 출력할 수 있다. 동기신호 유지부(410)는 정상적인 외부공유신호를 수신한 경우, 정상적인 외부공유신호(310)와 위상이 일치하는 내부공유신호(411)를 출력할 수 있다. 또한 동기신호 유지부(410)는 정상적인 외부공유신호를 수신한 경우, 외부공유신호가 정상임을 나타내는 외부타이밍 플래그를 출력할 수 있다. 또한 동기신호 유지부(410)는 비정상적인 외부공유신호를 수신한 경우, 비정상적인 외부공유신호를 차단하고 자체적으로 변화하는 내부공유신호(411)를 출력할 수 있다. 또한 동기신호 유지부(410)는 비정상적인 외부공유신호를 수신한 경우, 외부공유신호가 비정상임을 나타내는 외부타이밍 플래그를 출력할 수 있다. 관리서버는 플래그에 기초하여 필요한 조치를 취할 수 있다.
동기시점 검출부(420)는 동기신호 유지부(410)로부터 수신한 내부공유신호(411)에 기초하여 동기신호(430)를 생성할 수 있다. 예컨대, 동기시점 검출부(320)는 정현파인 내부공유신호(411)의 영점 통과 시점을 검출하거나, 내부공유신호(411)에 phase-locked loop을 적용하고 영점 통과 시점을 검출하고, 검출된 시점에 펄스형태의 동기신호(430)를 생성할 수 있다. 동기시점 검출부(320)는 생성된 동기신호(430)를 동기신호생성모듈(300)에 대응되는 복수의 전기장치들(330) 중 하나에 송신함으로써, 병렬로 연결된 복수의 전기장치들(330)을 동기화시킬 수 있다.
도 5는 본 개시의 일 실시예에 따른 동기신호생성모듈(300)을 나타낸 도면이다.
동기신호생성모듈(300)은 프로세서(510) 및 메모리(520)를 포함할 수 있다. 프로세서(510)는 메모리(520)에 저장된 명령어들을 수행할 수 있다. 동기신호생성모듈(300)은 메모리(520)에 저장되어 있는 명령어에 기초하여, 외부공유신호(310)를 수신하고 동기신호(430)를 출력할 수 있다. 동기신호생성모듈(300)에 포함된 동기신호 유지부(410) 및 동기시점 검출부(420)는 하드웨어 또는 소프트웨어로 구현될 수 있다. 동기신호생성모듈(300)은 해당 기능을 수행하기 위한 하드웨어만으로 구현될 수 있다. 하지만 이에 한정되는 것은 아니며, 동기신호생성모듈(300)은 범용 프로세서(510)로 구현되고, 동기신호생성모듈(300)의 범용 프로세서(510)가 메모리(520)에 저장된 프로그램을 수행하도록 구현될 수 있다.
동기신호생성모듈(300)의 동작에 대하여 이하에서 보다 자세히 설명한다.
도 6은 본 개시의 일 실시예에 따른 동기신호생성모듈의 동작을 나타낸 흐름도이다.
동기신호 유지부(410)는 외부공유신호를 수신하는 단계(610)를 수행할 수 있다. 외부공유신호(310)는 예를 들어 정현파를 포함할 수 있다. 외부공유신호(310)는 동기신호생성모듈(301, 302, 303) 중 하나에서 만들어지고 다른 동기신호생성모듈에 공유될 수 있다. 하지만 이에 한정되는 것은 아니며 외부공유신호(310)는 외부공유신호(310)를 생성하기 위해 별도로 구비된 장치에 의해 만들어져 공유될 수 있다.
동기신호 유지부(410)는 외부공유신호의 정상여부를 나타내는 외부타이밍 플래그를 획득하는 단계(620)를 수행할 수 있다. 동기신호생성모듈(300)은 외부타이밍 플래그를 외부의 장치로부터 수신할 수 있다. 예를 들어 관리서버 또는 다른 동기신호생성모듈은 동기신호생성모듈(300)에 외부타이밍 플래그를 송신할 수 있다.
또한, 동기신호생성모듈(300)은 외부타이밍 플래그를 생성할 수 있다. 예를 들어, 동기신호생성모듈(300)은 외부공유신호(310)의 실효값을 획득하는 단계를 수행할 수 있다. 실효값이 미리 정해진 임계값 이상인 경우, 동기신호생성모듈(300)은 외부타이밍 플래그가 정상을 나타내도록 결정하는 단계를 수행할 수 있다. 또한 실효값이 미리 정해진 임계값 미만인 경우, 동기신호생성모듈(300)은 외부타이밍 플래그가 비정상을 나타내도록 결정하는 단계를 수행할 수 있다. 임계값은 미리 정해진 값일 수 있다. 동기신호생성모듈(300)은 임계값을 메모리에 저장하고 있을 수 있다. 동기신호생성모듈(300)은 임계값을 외부의 장치로부터 수신할 수 있다.
외부타이밍 플래그가 1인 경우 외부공유신호(310)가 정상임을 나타내고, 외부타이밍 플래그가 0인 경우 외부공유신호(310)가 비정상임을 나타낼 수 있다. 하지만 이에 한정되는 것은 아니며, 외부타이밍 플래그가 0인 경우 외부공유신호(310)가 정상임을 나타내고, 외부타이밍 플래그가 1인 경우 외부공유신호(310)가 비정상임을 나타낼 수 있다.
외부공유신호(310)는 정상적인 크기의 범위가 미리 알려져있을 수 있다. 따라서 동기신호생성모듈(300)은 외부공유신호(310)의 정상여부를 결정할 수 있다. 본 개시의 다양한 실시예에 따르면, 동기신호생성모듈(300)은 외부공유신호(310) 및 과거에 저장된 외부공유신호에 기초하여 외부타이밍 플래그를 생성할 수 있다. 동기신호생성모듈(300)은 과거의 외부공유신호를 저장하고 있을 수 있다. 동기신호생성모듈(300)은 과거의 외부공유신호를 외부공유신호의 주파수보다 빠른 주파수로 샘플링할 수 있다. 또한 동기신호생성모듈(300)은 과거의 외부공유신호의 1주기 내지 3주기의 샘플링된 값을 저장할 수 있다. 동기신호생성모듈(300)은 현재의 외부공유신호(310)를 샘플링할 수 있다. 동기신호생성모듈(300)은 현재의 외부공유신호(310)를 외부공유신호의 주파수보다 빠른 주파수로 샘플링할 수 있다. 또한 동기신호생성모듈(300)은 현재의 외부공유신호(310)의 1주기 내지 3주기의 샘플링된 값을 획득할 수 있다. 동기신호생성모듈(300)은 과거의 외부공유신호의 샘플링된값 및 현재의 외부공유신호(310)의 샘플링된값을 대응시킨 후 차감할 수 있다. 여기서 대응시켰다는 것은 서로 같은 위상끼리 대응시킴을 의미할 수 있다. 동기신호생성모듈(300)은 차감한 값의 절대값을 모두 더할 수 있다. 동기신호생성모듈(300)은 차감한 값의 절대값의 합이 미리 정해진 임계오류값 미만인 경우, 외부타이밍 플래그가 정상을 나타내도록 결정하는 단계를 수행할 수 있다. 동기신호생성모듈(300)은 차감한 값의 절대값의 합이 미리 정해진 임계오류값 이상인 경우, 외부타이밍 플래그가 비정상을 나타내도록 결정하는 단계를 수행할 수 있다. 미리 정해진 임계오류값은 0을 포함함 양의 실수일 수 있다.
동기신호 유지부(410)는 외부타이밍 플래그 및 외부공유신호에 기초하여 내부공유신호를 생성하는 단계(630)를 수행할 수 있다. 내부공유신호(411)를 생성하는 단계에 대해서는 도 7 내지 도 9에서 자세히 설명한다.
동기시점 검출부(420)는 내부공유신호(411)에 기초하여 동기신호(430)를 생성하는 단계(640)를 수행할 수 있다. 구체적으로, 동기신호생성모듈(300)은 내부공유신호(411)의 영점 통과 시점인 제 1 시점을 획득할 수 있다. 또한, 동기신호생성모듈(300)은 내부공유신호(411)의 라이징 엣지 또는 폴링 엣지인 제 1 시점을 획득할 수 있다. 또한 동기신호생성모듈(300)은 내부공유신호(411)에 phase-locked loop(PLL)을 적용한 신호의 영점 통과 시점인 제 2 시점을 획득할 수 있다. 동기신호생성모듈(300)은 제 1 시점 또는 제 2 시점 중 하나에 펄스를 동기신호(430)로써 생성하는 단계를 수행할 수 있다.
동기시점 검출부(420)는 동기신호(430)를 전기장치에 송신하는 단계(650)를 수행할 수 있다. 복수의 전기장치들(330) 각각은 동기신호생성모듈(300) 중 하나와 일대일로 대응될 수 있으며, 복수의 전기장치들(330) 각각은 동기신호생성모듈(300) 중 하나로부터 제공받은 동기신호(430)에 기초하여 서로 동기화될 수 있다. 본 발명에 의한 효과를 설명하기 위하여 도 7을 참조한다.
도 7은 본 개시의 일 실시예에 따른 동기신호생성모듈의 동작을 설명하기 위한 도면이다.
도 7의 (a)은 정상상황을 나타낸다. 동기신호생성모듈(300)의 동기신호 유지부(410)는 정상적인 상황에서는 도 7의 (a)와 같이 외부공유신호(310)와 동일한 위상을 갖는 내부공유신호(411)를 생성한다. 내부공유신호(411)는 동기시점 검출부(420)에 입력되어 동기신호(430) 생성에 사용될 수 있다.
도 7의 (b)는 비정상상황을 나타낸다. 고장 상황 발생 시, 동기신호생성모듈(300)의 동기신호 유지부(410)는 외부공유신호(310)의 이상을 감지할 수 있다. 외부공유신호(310)의 이상은 외부타이밍 플래그로써 획득될 수 있다. 외부타이밍 플래그를 획득하는 과정에 대해서는 이미 설명한 바 있으므로 자세한 과정을 생략한다. 동기신호생성모듈(300)의 동기신호 유지부(410)는 외부공유신호(310)의 이상이 감지되더라도 정상적인 내부공유신호(411)를 생성할 수 있다. 동기신호생성모듈(300)의 동기신호 유지부(410)는 외부타이밍 플래그에 기초하여 외부공유신호(310)를 사용하지 않고 자체적인 내부공유신호(411)를 이용할 수 있다. 내부공유신호(411)는 정상적인 외부공유신호와 동일한 위상, 주파수 및 진폭을 가질 수 있다. 따라서 도 7의 (b)와 같이 동기신호생성모듈(300)은 외부공유신호(310)가 사라지더라도 꾸준하게 내부공유신호(411)를 발생시킬 수 있다. 또한 동기신호생성모듈(300)은 정상적인 동기신호(430)를 생성할 수 있다. 이하에서는 도 8 내지 도 9와 함께 동기신호 유지부(410)의 동작에 대하여 설명한다.
도 8은 본 개시의 일 실시예에 따른 동기신호 유지부의 동작을 설명하기 위한 블록도이다. 도 9는 본 개시의 일 실시예에 따른 동기신호 유지부의 동작을 설명하기 위한 흐름도이다.
동기신호 유지부(410)는 현재시점(n)의 외부공유신호(310)에서 과거 시점(n-1)의 내부공유신호(823)를 차감하여 외부타이밍오차신호(822)를 생성하는 단계(910)를 수행할 수 있다. 동기신호 유지부(410)는 차분기(821)를 포함할 수 있다. 차분기(821)는 현재시점(n)의 외부공유신호(310)에서 과거 시점(n-1)의 내부공유신호(823)를 차감하여 외부타이밍오차신호(822)를 생성할 수 있다.
동기신호 유지부(410)는 외부타이밍오차신호(822) 및 외부타이밍 플래그를 곱하여 수정된 외부타이밍오차신호(825)를 생성하는 단계(920)를 수행할 수 있다. 본 개시의 일 실시예에 따르면 동기신호 유지부(410)는 스위치(824)를 포함할 수 있다. 스위치(824)는 외부타이밍 플래그가 외부공유신호가 정상임을 나타내는 경우 닫히고, 외부타이밍 플래그가 외부공유신호가 비정상임을 나타내는 경우 열릴 수 있다. 따라서 외부타이밍 플래그가 외부공유신호가 정상임을 나타내는 경우 외부타이밍오차신호(822)는 수정된 외부타이밍오차신호(825)와 동일할 수 있다. 하지만 외부타이밍 플래그가 외부공유신호가 비정상임을 나타내는 경우 수정된 외부타이밍오차신호(825)는 0일 수 있다.
본 개시의 다른 실시예에 따르면 동기신호 유지부(410)는 곱셈기를 포함할 수 있다. 곱셈기는 외부타이밍오차신호(822) 및 외부타이밍 플래그를 곱할 수 있다. 이 때, 외부타이밍 플래그가 1인 경우 외부공유신호가 정상임을 나타내고, 외부타이밍 플래그가 0인 경우 외부공유신호가 비정상임을 나타낼 수 있다. 따라서 외부타이밍 플래그가 외부공유신호가 정상임을 나타내는 경우 외부타이밍오차신호(822)는 수정된 외부타이밍오차신호(825)와 동일할 수 있다. 하지만 외부타이밍 플래그가 외부공유신호가 비정상임을 나타내는 경우 수정된 외부타이밍오차신호(825)는 0일 수 있다.
동기신호 유지부(410)는 수정된 외부타이밍오차신호(825)에 적분기(830)를 적용하여 현재시점(n)의 내부공유신호(411)를 생성하는 단계(930)를 수행할 수 있다. 적분기(830)는 입력으로 들어오는 수정된 외부타이밍오차신호(825)에 포함된 특정 주파수를 갖는 성분에 대해서만 선택적으로 적분하는 기능을 가질 수 있다. 특정 주파수는 정현파인 외부공유신호(310)의 주파수를 의미할 수 있다.
여기서 적분기(830)는 공진제어기일 수 있다. 적분기(830)는 정현파 적분기일 수 있다. 적분기(830)의 전달함수는 k*s/(s^2 + w^2)와 같을 수 있다. k는 미리 정해진 상수이며, s는 라플라스의 s 영역을 의미하며, w는 외부공유신호의 주파수를 의미할 수 있다. 적분기(830)는 위에 제시된 전달함수에 한정되는 것은 아니며, 적분기(830)는 특정 주파수의 정현파 성분에 대해서만 선택적으로 적분하는 기능을 갖는 다양한 전달함수가 이용될 수 있다.
적분기(830)는 입력인 수정된 외부타이밍오차신호(825)가 0이 되더라도 그 출력인 내부공유신호(411)를 이전과 동일하게 유지할 수 있다. 사고 발생으로 외부공유신호(310)가 사라지면, 스위치(SW) 또는 곱셈기에 의하여 적분기(830)에 입력되는 수정된 외부타이밍오차신호(825)가 0이 되도록 함으로써, 적분기(830)는 사고 발생 이전의 정상적인 외부공유신호(310)의 위상 변화와 차이가 없는 내부공유신호(411)를 지속적으로 출력할 수 있다. 동기시점 검출부(420)는 이러한 내부공유신호(411)를 이용해 사고 상황이 발생하더라도 도 7의 (b)와 같이 지속적으로 정상적인 동기신호(430)를 생성할 수 있다.
동기신호생성모듈(300)은 외부타이밍 플래그를 결정하기 위하여 다음과 같은 과정을 거칠 수 있다. 동기신호생성모듈(300)이 초기화 후 일정 시간 이상 동작을 한 경우, 현재시점의 외부공유신호(310) 및 과거 시점의 내부공유신호(823)는 거의 유사해질 수 있다. 동기신호생성모듈(300)은 안정상태 플래그를 안정상태로 결정할 수 있다. 안정상태 플래그가 안정상태를 나타내는 경우, 차분기(821)는 현재시점의 외부공유신호(310)에서 과거 시점의 내부공유신호(823)를 차감하여 외부타이밍오차신호(822)를 획득할 수 있다. 동기신호생성모듈(300)은 외부타이밍오차신호(822)의 절대값이 미리 정해진 임계 차이 미만인 경우, 외부타이밍 플래그가 정상을 나타내도록 결정하는 단계를 수행할 수 있다. 동기신호생성모듈(300)은 외부타이밍오차신호(822)의 절대값이 미리 정해진 임계 차이 이상인 경우, 외부타이밍 플래그가 비정상을 나타내도록 결정하는 단계를 수행할 수 있다. 또한, 동기신호생성모듈(300)은 외부타이밍오차신호(822)의 절대값이 미리 정해진 임계 차이 이상이고, 임계 차이 이상인 상태가 미리 정해진 시간 이상 유지되는 경우, 외부타이밍 플래그가 비정상을 나타내도록 결정하는 단계를 수행할 수 있다. 미리 정해진 임계 차이는 양의 실수일 수 있다. 미리 정해진 시간은 외부공유신호(310)의 주기보다 작거나 같을 수 있다.
적분기(830)는 그 입력인 외부타이밍오차신호(822)가 0이 되더라도 그 출력인 내부공유신호(411)의 형태가 정현파로 유지되도록 할 수 있다. 또한, 사고 발생으로 외부공유신호(310)가 사라지게 되면, 동기신호 유지부(410)는 스위치(SW)를 열림(open) 상태로 전환하여 적분기(830)에 입력되는 값이 0을 유지하게 함으로써, 적분기(830)는 사고 발생 이전의 위상 변화를 이어가는 정현파를 내부공유신호(411)로써 계속적으로 출력할 수 있다. 스위치를 열림 상태로 전환한다는 것은 외부타이밍 플래그를 0으로 설정하는 것과 동일한 의미일 수 있다. 동기시점 검출부(420)는 이러한 내부공유신호(411)를 이용해 사고 상황이 발생하더라도 지속적으로 동기신호(430)를 발생시킬 수 있다.
도 11은 본 개시의 일 실시예에 따른 동기신호생성모듈의 일부를 대략적으로 나타내는 도면이다.
도 11에 나타난 흐름도는 동기시점 검출부(420)에 대응될 수 있다. 예컨대, 도 8에서 내부공유신호(411)를 도 11의 입력(z)으로 넣으면, 서로 간의 위상 차이가 90도인 제 1 신호 및 제 2 신호 세트가 만들어진다. 여기서 제타(ζ)는 감쇄율을 의미하는 것으로써, 사용자에 의하여 미리 설정된 값일 수 있다. 오메가(ω)는 미리 정해진 값일 수 있다. 오메가(ω)는 내부공유신호(411)의 주파수일 수 있다. 제 1 신호는 내부공유신호(411)와 동일한 위상을 가질 수 있으며, 제 2 신호의 위상은 제 1 신호의 위상과 대하여 90도만큼 차이날 수 있다. 제 2 신호는 제 1 신호에 대하여 90도만큼 지연될 수 있다. 제 1 신호 및 제 2 신호의 위상 차이는 90도이므로, 두 신호가 arc-tangent 함수에 적용되면 내부공유신호(411)의 위상각이 실시간으로 결정될 수 있다. 즉, 도 11과 같이 동기시점 검출부(420)는 제 1 신호 및 제 2 신호의 출력에 대해 arc-tangent를 적용하여, 도 4의 내부공유신호(411)에 대해서 위상각을 실시간으로 결정할 수 있다. 내부공유신호(411)는 예를 들어 A*cos(theta)의 파형을 가질 수 있다. 여기서 내부공유신호(411)의 A는 진폭이고, 내부공유신호(411)의 theta는 위상각일 수 있다. 위상각은 360도의 주기를 가질 수 있다. 예를 들어, 위상각은 -pi이상 pi이하의 값을 가질 수 있다. 하지만 이에 한정되는 것은 아니며 위상각은 0이상 2pi이하의 값을 가질 수 있다.
동기시점 검출부(420)는 내부공유신호(411)의 미리 정해진 위상각마다 펄스 신호를 만들어낼 수 있다. 이 펄스 신호가 동기신호(430)로서 사용될 수 있다. 예를 들어, 실시간으로 결정된 내부공유신호(411)의 위상각이 미리정해진 위상각과 일치할 때마다 동기시점 검출부(420)는 펄스를 생성할 수 있다. 보다 구체적으로 동기시점 검출부(420)는 내부공유신호(411)의 위상각이 미리 정해진 위상각과 일치하는 시점인 제 3 시점을 획득할 수 있다. 또한 동기시점 검출부(420)는 제 3 시점에 펄스를 동기신호로써 생성할 수 있다.
이미 설명한 바와 같이 위상각은 360도의 주기를 가지고 반복될 수 있으므로, 펄스는 주기적으로 생성될 수 있다. 또한 생성된 펄스는 동기신호(430)일 수 있다.
미리 정해진 위상각은 1개일 수 있다. 미리 정해진 위상각이 1개인 경우, 동기신호(430)의 주기는 내부공유신호(411)의 주기와 동일할 수 있다. 하지만 이에 한정되는 것은 아니고, 미리 정해진 위상각은 2개 이상일 수 있다. 미리 정해진 위상각이 2개이상인 경우, 동기신호(430)의 주기는 내부공유신호(411)의 주기보다 작거나 같을 수 있다.
보다 구체적으로, 동기시점 검출부(420)가 내부공유신호(411)의 주기와 동일하게 펄스 신호를 만들면 동기신호(430)는 외부공유신호(310)와 같은 주기를 갖게 될 수 있다. 동기시점 검출부(420)가 내부공유신호(411)의 1/2주기마다 펄스신호를 만들면 동기신호(430)는 외부공유신호(310)에 대해 1/2주기를 갖고 발생하게 된다.
도 12는 본 개시의 일 실시예에 따른 동기신호생성모듈의 일부를 대략적으로 나타내는 도면이다.
적분기는 도 8에 제시된 적분기(830)의 형태가 아니라도 다양하게 구현될 수 있다. 핵심적인 기능은 적분기(830)가 특정 주파수 성분에 대해서만 선택적으로 적분하는 것이다.
다른 구현 사례는 도 12와 같다. 동기신호 유지부(410)는 외부공유신호(310)를 DC형태로 변환할 수 있다. 보다 구체적으로 동기신호 유지부(410)는 외부공유신호(310)를 d-q좌표계로 변환할 수 있다. d-q좌표계로 변환하는 구성에 대해서는 아래에서 자세히 설명한다.
도 11에 나타난 흐름도는 동기신호 유지부(410)의 일부일 수 있다. 도 11의 입력(z)은 외부공유신호(310)일 수 있다. 동기신호 유지부(410)는 도 11의 흐름도에 기초하여 외부공유신호(310)를 서로 90도 위상 차이를 보이는 제 1 신호(1201) 및 제 2 신호(1202)로 만들 수 있다.
동기신호 유지부(410)는 좌표변환부(1210)를 포함할 수 있다. 동기신호 유지부(410)는 제 1 신호(1201) 및 제 2 신호(1202)에 대해, 미리 알려진 외부공유신호(310)의 주파수(ω)에 비례하여 변화하는 각도(theta = ω *t+theta0)를 이용하여, 좌표변환할 수 있다. 예를 들어 동기신호 유지부(410)는 제 1 신호(1201) 및 제 2 신호(1202)를 d-q좌표계로 변환할 수 있다. 여기서 t는 시간이며 theta는 내부공유신호(411)의 위상이고, 오메가(ω)는 내부공유신호(411)의 주파수일 수 있다. theta0는 내부공유신호(411)의 초기 위상일 수 있다. 이를 통해 동기신호 유지부(410)는 AC 신호인 제 1 신호 및 제 2 신호를, DC 신호의 제 1 신호 및 제 2 신호로 변환할 수 있다. 동기신호 유지부(410)는 AC 신호인 제 1 신호 및 제 2 신호를, DC 신호의 좌표변환된 d-q 신호(1220)로 변환할 수 있다.예를 들어, d-q좌표계로 변환된 제 1 신호는 d축의 값만 가질 수 있고 q축의 값은 가지지 않을 수 있다. 또한 d-q좌표계로 변환된 제 2 신호는 q축만 가질 수 있고 d축의 값은 가지지 않을 수 있다. 또한 이에 한정되는 것은 아니며, d-q좌표계로 변환된 제 1 신호는 q축의 값만 가질 수 있고 d축의 값은 가지지 않을 수 있다. 또한 d-q좌표계로 변환된 제 2 신호는 d축만 가질 수 있고 q축의 값은 가지지 않을 수 있다. 하지만 이에 한정되는 것은 아니며, d-q좌표계로 변환된 제 1 신호 및 제 2 신호는 d축의 값 및 q축의 값을 모두 가질 수 있다.
도 12와 도 8은 적분기를 사용한다는 점에서 유사할 수 있다. 동기신호 유지부(410)는 적분기(1231, 1232)를 포함할 수 있다. 도 12를 참조하면 동기신호 유지부(410)는 좌표변환된 d-q 신호(1220)에 각각 적분기(1231, 1232)를 적용할 수 있다. 동기신호 유지부(410)는 현재시점(n)의 좌표변환된 d-q 신호(1220)에서 과거시점(n-1)의 적분기의 출력신호(1240)를 차감하여 외부타이밍오차신호(1221, 1222)를 획득할 수 있다. 동기신호 유지부(410)는 적분기(1231, 1232)를 이용하여 외부타이밍오차신호(1221, 1222)를 적분할 수 있다. 적분기(1231, 1232)는 DC 적분기일 수 있다. 적분기의 전달함수는 k/s일 수 있다. 여기서 k는 미리 정해진 상수일 수 있다. 적분기(1231, 1232)는 현재 시점(n)의 적분기의 출력신호(1240)를 출력할 수 있다.
도 12에서도 적분기(1231, 1232)의 출력신호(1240)가 좌표변환된 d-q 신호(1220)의 크기와 동일해지면 외부타이밍오차신호(1221, 1222)가 거의 0이되면서, 출력신호(1240)는 거의 일정한 값을 유지할 수 있다.
동기신호 유지부(410)는 역좌표변환부(1250)를 포함할 수 있다. 동기신호 유지부(410)는 d-q 적분기(1231, 1232)의 출력신호(1240)를 다시 앞서 사용한 각도(theta = ω *t+theta0)를 이용하여 역좌표변환하여 90도의 위상차이를 갖는 AC 신호 세트(1261, 1262)를 획득할 수 있다. 이미 설명하였듯이, 동기시점 검출부(420)는 90도 위상 차이가 나는 신호 세트(1261, 1262)에 대해 arc-tangent를 적용하여 내부공유신호(411)의 실시간 위상각을 결정할 수 있다. 위상각은 -pi이상 pi이하의 값을 가질 수 있다.
또한, 동기시점 검출부(420)는 실시간으로 결정된 위상각에 기초하여 동기신호(430)를 획득할 수 있다. 동기시점 검출부(420)는 내부공유신호(411)의 미리 정해진 위상각마다 펄스 신호를 만들어낼 수 있다. 이 펄스 신호가 동기신호(430)로서 사용될 수 있다. 예를 들어, 실시간으로 결정된 내부공유신호(411)의 위상각이 미리정해진 위상각과 일치할 때마다 동기시점 검출부(420)는 펄스를 생성할 수 있다. 또한 생성된 펄스는 동기신호(430)일 수 있다. 미리 정해진 위상각은 1개일 수 있다. 미리 정해진 위상각이 1개인 경우, 동기신호(430)의 주기는 내부공유신호(411)의 주기와 동일할 수 있다. 하지만 이에 한정되는 것은 아니고, 미리 정해진 위상각은 2개 이상일 수 있다. 미리 정해진 위상각이 2개이상인 경우, 동기신호(430)의 주기는 내부공유신호(411)의 주기보다 작거나 같을 수 있다.
보다 구체적으로, 동기시점 검출부(420)가 내부공유신호(411)의 주기와 동일하게 펄스 신호를 만들면 동기신호(430)는 외부공유신호(310)와 같은 주기를 갖게 될 수 있다. 동기시점 검출부(420)가 내부공유신호(411)의 1/2주기마다 펄스신호를 만들면 동기신호(430)는 외부공유신호(310)에 대해 1/2주기를 갖고 발생하게 된다.
도 8에서 이미 설명한 바와 같이 외부공유신호(310)의 크기가 일정 수준 이하로 감소하게 되면, 도 12의 적분기(1231, 1232)의 입력(1221,1222)에 연결된 스위치들(1223, 1224)이 모두 개방(open)될 수 있다. 스위치들(1223, 1224)를 모두 개방한다는 것은 외부타이밍 플래그를 0으로 설정하는 것과 동일한 의미일 수 있다. 동기신호 유지부(410)는 외부타이밍 플래그를 외부타이밍오차신호(1221, 1222)와 곱하여 적분기(1231, 1232)에 적용할 수 있다. 적분기(1231, 1232)는 입력이 0이 되더라도 출력(1240)을 유지하고 있기 때문에, 외부공유신호(310)가 사라지더라도 동기신호(430)는 유지될 수 있다.
도 10은 본 개시의 일 실시예에 따른 동기신호생성모듈의 효과를 설명하기 위한 도면이다.
도 10은 동기신호생성모듈의 효과를 나타내는 컴퓨터 시뮬레이션 결과이다. 도 10의 (a)는 동기신호생성모듈(300)에 공유되는 정상적인 외부공유신호(310)를 나타낸다. 도 10의 (b)는 문제가 생겨서 동기신호생성모듈(300) 중 일부에 공급되는 비정상적인 외부공유신호(1021) 및 그 진폭(1022)을 나타낸다. 구간(1010)에서 정상적인 외부공유신호(310)는 여전히 발생 중이나 사고 발생으로 인해 동기신호생성모듈(300) 중 일부에 공급되는 외부공유신호(1021)가 0이 되는 것을 볼 수 있다. 동기신호생성모듈(300) 중 일부에서 외부공유신호(1021)의 진폭(1022)이 임계값 미만으로 감소하게 되면 동기신호생성모듈(300) 중 일부는 외부공유신호(1021)에 이상이 있음을 결정하고 외부타이밍 플래그가 외부공유신호의 비정상을 나타내도록 할 수 있다. 또한, 동기신호생성모듈(300) 중 일부는 도 8의 스위치(SW)를 열림(open)으로 설정할 수 있다. 동기신호생성모듈(300) 중 일부는 빠르게 스위치(SW)의 상태를 열림으로 변경하여, 도 10의 (c)와 같이 내부공유신호(411)를 생성할 수 있다. 동기신호생성모듈(300) 중 일부는 비정상적인 외부공유신호(1021)를 수신하더라도, 정상적으로 유지되었을 외부공유신호에 대해 위상적인 측면에서 별다른 변화없이 지속적으로 내부공유신호(411)를 출력할 수 있다. 도 10의 (d)는 도 10의 (a)의 정상적인 외부공유신호(310)와 도 10의 (c)의 내부공유신호(411)의 위상을 추출하고 그 둘의 차이(1040)를 나타낸 것이다. 구간(1010)에서 사고 발생으로 외부공유신호(1021)가 비정상적이지만, 동기신호생성모듈(300) 중 일부는 정상적인 외부공유신호(310)와 매우 유사한 내부공유신호(411)를 생성할 수 있다. 외부공유신호(310) 및 내부공유신호(411)의 오차는 매우 미미하여 위상의 차이(1040)가 거의 0도에 머무를 수 있다.
도 8 및 도 12에서 적분기(830, 1231, 1232)의 이득인 k는 동기신호생성모듈(300)의 운전 상태에 따라 다르게 설정될 수 있다. 먼저, 동기신호생성모듈(300)은 초기 동기화 과정에서 k를 상대적으로 큰 k1로 설정할 수 있다. 예를 들어 k1은 pi*10이상일 수 있다. 보다 구체적으로 k1은 2*pi*10일 수 있다. 큰 k1를 사용함으로써 적분기(830, 1231, 1232)의 출력의 크기가 외부공유신호(310)와 동일하게 수렴하는 속도를 빠르게 할 수 있다. 즉, 값이 큰 k1를 사용함으로써 내부공유신호(411)의 크기가 외부공유신호(310)와 동일하게 수렴하는 속도를 빠르게 할 수 있다.
내부공유신호(411)가 외부공유신호(310)와 동일한 수준으로 수렴하게 되면 동기신호생성모듈(300)은 k의 값을 충분히 작은 k2로 설정할 수 있다. 즉, 동기신호생성모듈(300)은 초기 동기화 과정 이후에 k를 충분히 작은 k2로 설정할 수 있다. k2는 k1보다 작을 수 있다. 예를 들어 동기신호생성모듈(300)은 k의 값을 초기 설정값(k1)의 1/10이하, 1/1000이상으로 설정할 수 있다. 즉, k2는 k1의 1/10이하 1/1000이상일 수 있다. 동기신호생성모듈(300)은 내부공유신호(411)의 크기 및 외부공유신호(310)의 크기의 차이의 절대값이 미리 정해진 값 이하인 경우, 내부공유신호(411)가 외부공유신호(310)와 동일한 수준으로 수렴한 것으로 판단할 수 있다. 동기신호생성모듈(300)이 적분기(830, 1231, 1232)의 이득(k)을 충분히 작은 값으로 설정하지 않으면, 외부공유신호(310)가 사라지는 과정에서 내부공유신호(411)의 위상이 이탈하는 정도가 심화될 수 있다. 정상적인 상황에서는 적분기(830, 1231, 1232)의 입력이 0에 수렴하기 때문에 k를 충분히 작은 값으로 설정하더라도 큰 영향은 없을 수 있다. 또한 비정상적인 상황에서 외부공유신호(310)가 사라질 경우 k값이 작으면 외부 변화가 적분기(830, 1231, 1232)의 출력에 반영되는 비율이 작게 된다. 외부공유신호(310)가 사라지는 과도 상태에서 내부공유신호(411)의 외부공유신호(310)에 대한 위상 이탈을 저지하려면, 동기신호생성모듈(300)의 초기 동기화 이후에 k값을 작게 유지하는 것이 바람직하다.
본 개시의 다양한 실시예에 따르면, k는 미리정해진 상수일 수 있다. 동기신호생성모듈(300)은 초기 동기화부터 계속적으로 k를 작게 유지할 수도 있다. 예를 들어 k는 2*pi이하 2*pi/100이상일 수 있다.
도 10은 초기에 큰 k를 이용하다가 내부공유신호(411)가 외부공유신호(310)와 동일한 수준으로 수렴한 때에, 작은 k를 이용한 실험결과를 나타낸다. 도 10의 (d)는 도 10의 (a)의 정상적인 외부공유신호(310)와 도 10의 (c)의 내부공유신호(411)의 위상을 추출하고 그 둘의 차이(1040)를 나타낸 것이며, 도 10의 (d)에서 구간(1010)을 참조하면, 외부공유신호(310)와 내부공유신호(411)사이에는 큰 차이가 생기지 않음을 확인할 수 있다.
이제까지 다양한 실시예들을 중심으로 살펴보았다. 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
한편, 상술한 본 발명의 실시예들은 컴퓨터에서 실행될 수 있는 프로그램으로 작성가능하고, 컴퓨터로 읽을 수 있는 기록매체를 이용하여 상기 프로그램을 동작시키는 범용 디지털 컴퓨터에서 구현될 수 있다. 상기 컴퓨터로 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면, 롬, 플로피 디스크, 하드디스크 등), 광학적 판독 매체(예를 들면, 시디롬, 디브이디 등)와 같은 저장매체를 포함한다.

Claims (9)

  1. 병렬로 연결된 복수의 전기장치들 중 적어도 하나에 연결된 외부공유신호를 유지하는 동기신호생성모듈은 동기신호 유지부 및 동기시점 검출부를 포함하고,
    상기 동기신호생성모듈의 동작방법은,
    상기 동기신호 유지부가 외부공유신호를 수신하는 단계;
    상기 동기신호 유지부가 상기 외부공유신호의 정상여부를 나타내는 외부타이밍 플래그를 획득하는 단계;
    상기 동기신호 유지부가 상기 외부타이밍 플래그 및 상기 외부공유신호에 기초하여 내부공유신호를 생성하는 단계;
    상기 동기시점 검출부가 상기 내부공유신호에 기초하여 동기신호를 생성하는 단계; 및
    상기 동기시점 검출부가 상기 동기신호를 전기장치에 송신하는 단계를 포함하고,
    상기 외부타이밍 플래그를 획득하는 단계는,
    상기 동기신호생성모듈이 초기화 후 일정 시간 이상 동작을 한 경우, 안정상태 플래그를 안정상태로 결정하는 단계;
    상기 안정상태 플래그가 안정상태를 나타내는 경우, 현재시점의 상기 외부공유신호에서 과거시점의 내부공유신호를 차감하여 외부타이밍오차신호를 획득하는 단계;
    상기 외부타이밍오차신호의 절대값이 미리 정해진 임계 차이 미만인 경우, 상기 외부타이밍 플래그가 정상을 나타내도록 결정하는 단계; 및
    상기 외부타이밍오차신호의 절대값이 미리 정해진 임계 차이 이상인 경우, 상기 외부타이밍 플래그가 비정상을 나타내도록 결정하는 단계를 포함하는 동기신호생성모듈의 동작방법.
  2. 제 1 항에 있어서,
    상기 내부공유신호에 기초하여 동기신호를 생성하는 단계는,
    상기 내부공유신호의 위상각이 미리 정해진 위상각과 일치하는 시점인 제 3 시점을 획득하는 단계; 및
    상기 제 3 시점에, 펄스를 동기신호로써 생성하는 단계를 포함하는 동기신호생성모듈의 동작 방법.
  3. 제 1 항에 있어서,
    상기 외부타이밍 플래그 및 상기 외부공유신호에 기초하여 내부공유신호를 생성하는 단계는,
    현재시점의 상기 외부공유신호에서 과거 시점의 내부공유신호를 차감하여 상기 외부타이밍오차신호를 생성하는 단계;
    상기 외부타이밍오차신호 및 상기 외부타이밍 플래그를 곱하여 수정된 외부타이밍오차신호를 생성하는 단계; 및
    상기 수정된 외부타이밍오차신호에 적분기를 적용하여 현재시점의 상기 내부공유신호를 생성하는 단계를 포함하고,
    상기 외부타이밍 플래그가 1인 경우 상기 외부공유신호가 정상임을 나타내고, 상기 외부타이밍 플래그가 0인 경우 상기 외부공유신호가 비정상임을 나타내는 동기신호생성모듈의 동작 방법.
  4. 제 3 항에 있어서,
    상기 적분기의 전달함수는 k*s/(s^2 + w^2) 또는 k/s이며,
    k는 미리 정해진 상수이며, s는 라플라스의 s 영역을 의미하며, w는 상기 외부공유신호의 주파수를 의미하는 동기신호생성모듈의 동작 방법.
  5. 제 4 항에 있어서,
    상기 동기신호생성모듈은 초기 동기화 과정에서 상기 k를 k1으로 설정하는 단계; 및
    상기 동기신호생성모듈은 초기 동기화 과정이후에 상기 k를 k2로 설정하는 단계를 포함하고,
    상기 k1은 k2보다 큰 동기신호생성모듈의 동작 방법.
  6. 삭제
  7. 병렬로 연결된 복수의 전기장치들 중 적어도 하나에 포함되어 외부공유신호를 유지하는 동기신호생성모듈은,
    외부공유신호를 수신하고, 상기 외부공유신호의 정상여부를 나타내는 외부타이밍 플래그를 획득하고, 상기 외부타이밍 플래그 및 상기 외부공유신호에 기초하여 내부공유신호를 생성하는 동기신호 유지부; 및
    상기 내부공유신호에 기초하여 동기신호를 생성하고, 상기 동기신호를 전기장치에 송신하는 동기시점 검출부를 포함하고,
    상기 동기신호 유지부는, 상기 동기신호생성모듈이 초기화 후 일정 시간 이상 동작을 한 경우, 안정상태 플래그를 안정상태로 결정하고,
    상기 안정상태 플래그가 안정상태를 나타내는 경우, 현재시점의 상기 외부공유신호에서 과거시점의 내부공유신호를 차감하여 외부타이밍오차신호를 획득하고,
    상기 외부타이밍오차신호가 미리 정해진 임계 차이 미만인 경우, 상기 외부타이밍 플래그가 정상을 나타내도록 결정하고,
    상기 외부타이밍오차신호가 미리 정해진 임계 차이 이상인 경우, 상기 외부타이밍 플래그가 비정상을 나타내도록 결정하는 동기신호생성모듈.
  8. 제 7 항에 있어서,
    상기 동기신호 유지부는, 상기 외부공유신호에서 직전 시점의 내부공유신호를 차감하여 상기 외부타이밍오차신호를 생성하고, 상기 외부타이밍오차신호 및 상기 외부타이밍 플래그를 곱하여 수정된 외부타이밍오차신호를 생성하고, 상기 수정된 외부타이밍오차신호에 적분기를 적용하여 상기 내부공유신호를 생성하며,
    상기 외부타이밍 플래그가 1인 경우 상기 외부공유신호가 정상임을 나타내고, 상기 외부타이밍 플래그가 0인 경우 상기 외부공유신호가 비정상임을 나타내고,
    상기 적분기의 전달함수는 k*s/(s^2 + w^2) 또는 k/s와 같으며, k는 미리 정해진 상수이며, s는 라플라스의 s 영역을 의미하며, w는 상기 외부공유신호의 주파수를 의미하는 동기신호생성모듈.
  9. 삭제
KR1020210145094A 2021-10-28 2021-10-28 병렬 전기장치의 동기 신호 생성 장치 및 장치의 동작 방법 KR102615427B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210145094A KR102615427B1 (ko) 2021-10-28 2021-10-28 병렬 전기장치의 동기 신호 생성 장치 및 장치의 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210145094A KR102615427B1 (ko) 2021-10-28 2021-10-28 병렬 전기장치의 동기 신호 생성 장치 및 장치의 동작 방법

Publications (2)

Publication Number Publication Date
KR20230060652A KR20230060652A (ko) 2023-05-08
KR102615427B1 true KR102615427B1 (ko) 2023-12-20

Family

ID=86381432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210145094A KR102615427B1 (ko) 2021-10-28 2021-10-28 병렬 전기장치의 동기 신호 생성 장치 및 장치의 동작 방법

Country Status (1)

Country Link
KR (1) KR102615427B1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8406794B2 (en) * 2006-04-26 2013-03-26 Qualcomm Incorporated Methods and apparatuses of initiating communication in wireless networks
CN101569172A (zh) * 2007-09-19 2009-10-28 松下电器产业株式会社 同步信号生成装置
KR102003425B1 (ko) * 2014-05-09 2019-07-24 후아웨이 테크놀러지 컴퍼니 리미티드 디바이스간 통신을 위한 동기 정보 획득 장치 및 방법
KR102375952B1 (ko) * 2015-01-22 2022-03-17 삼성전자주식회사 위상 고정 검출 장치 및 검출 방법
KR102050493B1 (ko) * 2018-03-20 2019-12-02 김종덕 외부 동기 신호의 이용이 가능한 카메라 시스템 및 이의 외부 동기 신호 이용방법

Also Published As

Publication number Publication date
KR20230060652A (ko) 2023-05-08

Similar Documents

Publication Publication Date Title
Han et al. Comparative performance evaluation of orthogonal-signal-generators-based single-phase PLL algorithms—A survey
CN109067393B (zh) 一种电力系统的锁相方法、装置及设备
Dai et al. A fixed-length transfer delay based adaptive frequency-locked loop for single-phase systems
Dai et al. Adaptive estimation of three-phase grid voltage parameters under unbalanced faults and harmonic disturbances
JP2016161530A (ja) レゾルバ装置
Tedesco et al. Unbiased estimation of sinusoidal signal parameters via discrete-time frequency-locked-loop filters
Riccobono et al. Online wideband identification of three-phase AC power grid impedances using an existing grid-tied power electronic inverter
Rasheduzzaman et al. A modified SRF-PLL for phase and frequency measurement of single-phase systems
JP2012159334A (ja) 正弦波信号の位相検出装置および方法
KR102615427B1 (ko) 병렬 전기장치의 동기 신호 생성 장치 및 장치의 동작 방법
JP6431585B2 (ja) グリッド接続システムに用いる位相同期回路の位相同期方法
Sahoo et al. An enhanced frequency-adaptive single-phase grid synchronization technique
Reza et al. Estimation of single-phase grid voltage fundamental parameters using fixed frequency tuned second-order generalized integrator based technique
Golestan Modeling, analyzing, and designing advanced synchronization techniques for power converters
Huerta et al. Control of voltage source converters with LCL filter using state-space techniques
US20090160488A1 (en) Apparatus and method for clock signal synchronization in JTAG testing in systems having modules processing clock signals at different rates
Chedjara et al. A new quasi open loop synchronization technique for grid-connected applications
Idkhajine et al. FPGA-based sensorless controller for synchronous machine using an extended Kalman filter
Matakas et al. Positive sequence tracking Phase Locked Loops: A unified graphical explanation
Pin et al. Globally-stable tracking and estimation for single-phase electrical signals with DC-offset rejection
Wang et al. Fast harmonic detection based on cascaded delayed signal cancellation PLL
Reza et al. A simple structure for accurate estimation of single-phase grid frequency under DC offset and both odd and even harmonics
Habboub et al. Experimental Validation of a Combined Multi-Variable Filter–Dual Second Order Generalized Integrator Phase-Locked Loop Technique
Jankowska et al. The Application of a Sliding Mode Observer in a Speed Sensor Fault Tolerant PMSM Drive System
JP2015096007A (ja) 半導体電力変換装置の系統同期位相ロックループ制御装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right