CN101568867A - 光电混载基板及其制造方法 - Google Patents

光电混载基板及其制造方法 Download PDF

Info

Publication number
CN101568867A
CN101568867A CNA2007800479368A CN200780047936A CN101568867A CN 101568867 A CN101568867 A CN 101568867A CN A2007800479368 A CNA2007800479368 A CN A2007800479368A CN 200780047936 A CN200780047936 A CN 200780047936A CN 101568867 A CN101568867 A CN 101568867A
Authority
CN
China
Prior art keywords
aforementioned
core
electric wiring
optical
positioning mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800479368A
Other languages
English (en)
Other versions
CN101568867B (zh
Inventor
盐田刚史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Chemicals Inc
Mitsui Chemical Industry Co Ltd
Original Assignee
Mitsui Chemical Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Chemical Industry Co Ltd filed Critical Mitsui Chemical Industry Co Ltd
Publication of CN101568867A publication Critical patent/CN101568867A/zh
Application granted granted Critical
Publication of CN101568867B publication Critical patent/CN101568867B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13Integrated optical circuits characterised by the manufacturing method
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13Integrated optical circuits characterised by the manufacturing method
    • G02B6/132Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122Basic optical elements, e.g. light-guiding paths
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0274Optical details, e.g. printed circuits comprising integral optical means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989Coating free areas, e.g. areas other than pads or lands free of solder resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10106Light emitting diode [LED]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0008Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种光电混载基板及其制造方法,前述光电混载基板在一个面上具有光波导,在另一个面上具有电气配线图形等,其中,光波导的芯图形和电气配线图形等精度良好地被配置在所希望的位置上。具体来讲,本发明涉及光电混载基板的制造方法,其包括:将层叠有芯层21和包层20的层叠体4准备在前述电气配线板上的工序;在前述电气配线板的与形成层叠体4的面相反的面上,同时形成用于设置光波导的芯图形的定位标识12、和用于与电气配线图形13或外部连接的电连接部的工序;基于前述定位标识12,不使用光掩模来形成光波导的芯图形的工序。

Description

光电混载基板及其制造方法
技术领域
本发明涉及包含电气配线板、以及在前述电气配线板上层叠芯层和包层而成的光波导的光电混载基板及其制造方法。
背景技术
包含电气配线板、以及在前述电气配线板上层叠芯层和包层而成的光波导的光电混载基板,作为将电信号转变为光信号的器件,在需要高速信息传输的领域的期待不断提高。就这样的光电混载基板而言,电气配线板的电气配线图形(电路)与光波导的芯图形的对位是重要的,用于提高其精度的方案已被提出。
在专利文献1中,公开了一种光电混载基板的制造方法:使用具备感光性透明树脂层和金属层的层叠物,包含:a)对感光性透明树脂层照射活性能量射线来形成光波导的芯的工序,b)形成使在光波导中传播的光偏转射出的偏转部的工序,c)加工金属层来形成电路的工序;基于预先设置在金属层上的基准标记来形成前述芯、偏转部和电路。
另外,在专利文献2中,公开了一种光波导形成基板的制造方法,该光波导形成基板包含在上面侧搭载有具有发光部的元件等的基板、和在该基板的搭载前述元件的面上形成的光波导,该制造方法的特征为,具有:a)在前述基板上搭载前述元件的工序;b)在搭载前述元件的基板的上面侧,形成具有芯和包层的光波导的工序,在前述b)工序中,前述芯以从平视角度看与前述发光部重合的图形形状来形成,此时,将前述发光部和/或前述端子用作芯形成的位置对准的指标。
此外,专利文献3中公开了一种方法,其为在包含接合有第1铜箔层的绝缘体的印刷电路基板上一体形成光学层的方法,该方法包括:a)准备印刷电路基板的工序;b)将由具有n2的折射率的第1聚合物材料构成的层向铜层上层叠的工序;c)将由具有n1的折射率的第2聚合物材料构成的层向前述第1聚合物材料的层上层叠(n1大于n2)的工序;d)贯通由第1和第2聚合物材料构成的层来制作沟槽的工序;e)以填充前述沟槽来覆盖由第2聚合物材料构成的剩余的层的方式,层叠由第1聚合物材料构成的上面层的工序;f)将由预浸渍材料构成的层向前述上面层上层叠的工序;g)将第2铜箔层向前述预浸渍材料上层叠的工序。
专利文献1公开的方法是,将用于定位的基准标记预先设置在金属层上,基于该标记来形成光波导的芯图形和电气配线图形(电路)的方法。因而,需要使电气配线图形和光波导的芯图形二者相对于基准标记对准,所以,存在需要用于位置对准的工作,并且位置对准精度不太高这样的问题。
专利文献2公开的方法是,在具有电气配线图形的基板和光波导之间内装元件等的光波导形成基板的制造方法,并且是,将元件的一部分作为在光波导的芯图形形成时位置对准用的标识来使用的方法。即,由于是定位标识与由光波导形成基板的芯层、包层构成的层(以下,称为“芯·包层”)相接的结构,所以,包埋于基板内的元件等与芯图形的定位精度得以提高。
专利文献3公开的方法,在光波导的芯图形形成时使用的位置对准用的标识被设置于电气配线板的层叠有芯·包层的面上。因而,在和存在于基板的与设有芯·包层的面相反的面上的电气配线图形的定位精度上存在问题。
专利文献1:日本特开2004-341454号公报
专利文献2:日本特开2006-189483号公报
专利文献3:日本特表2004-535070号公报
发明内容
如上前述,就以往的方法而言,关于光电混载基板中的光波导的芯图形、和与具有光波导的面相反的面上的电气配线图形或电连接部(以下,称为“电气配线图形等”)的位置对准,不能得到足够的精度。因而,本发明的目的在于,提供一种光电混载基板及其制造方法,该光电混载基板在一个面上具有光波导、在另一个面上具有电气配线图形等,其中,光波导的芯图形和电配线图形等精度良好地被配置在所希望的位置上。
本发明人经过潜心研究,结果发现,通过将用于设置光波导的芯图形的定位标识在同一工序中设置在前述光电混载基板的具有电气配线图形等的面上,可以解决上述技术问题,从而完成了本发明。即,上述技术问题通过以下所示的本发明的光电混载基板的制造方法来解决。
[1]一种光电混载基板的制造方法,该光电混载基板包含电气配线板、以及在前述电气配线板上层叠芯层和包层而成的光波导,
其中,该方法包括下述工序:
A)将层叠有前述芯层和包层的层叠体准备在电气配线板上的工序;
B)在前述电气配线板的与形成前述层叠体的面相反的面上,同时形成用于设置光波导的芯图形的定位标识、和用于与电气配线图形或外部连接的电连接部的工序;以及
C)基于前述电气配线板的定位标识,不使用光掩模来形成光波导的芯图形的工序。
[2]根据[1]记载的光电混载基板的制造方法,其中,前述电连接部是在前述电气配线板的端部上设置的外部取出电极,
前述B)工序是将该外部取出电极和前述定位标识同时图形化的工序。
[3]根据[1]或[2]记载的光电混载基板的制造方法,其中,前述电连接部是,在前述电气配线板的电气配线图形上,由为了保护电气配线图形而设置的表面保护层的开口部形成的端子,前述B)工序是在设置前述表面保护层时同时形成该端子和前述定位标识的工序。
[4]根据[1]~[3]中的任一项记载的光电混载基板的制造方法,其中,前述C)工序是,基于前述定位标识,通过设置画出芯的沟槽来形成芯图形的工序。
[5]根据[1]~[4]中的任一项记载的光电混载基板的制造方法,其中,在前述电气配线板的与形成前述层叠体的面相反的面的两个以上的角处,设置前述定位标识,前述C)工序是,基于计量该定位标识间的距离所确定的图形来形成芯图形的工序。
[6]根据[1]~[4]中的任一项记载的光电混载基板的制造方法,其中,在前述电气配线板的与形成前述层叠体的面相反的面上,且从前述层叠体侧面看时在要设置芯图形的位置或其附近设置1个以上前述定位标识,前述C)工序是,基于根据该定位标识确定了起点或终点的图形来形成芯图形的工序。
另外,上述技术问题通过以下所示的本发明的光电混载基板来解决。
[7]一种光电混载基板,其具有电气配线板以及在前述电气配线板上的光波导,
其中,在前述电气配线板的与具有光波导的面相反的面上具有,用于与电气配线图形或外部电连接的电连接部、以及由与前述电气配线图形或电连接部相同的材料构成的标识。
[8]根据[7]所记载的光电混载基板,其中,前述电气配线板具有:由为了保护前述电气配线图形而设置的表面保护层形成的标识;以及在前述电气配线图形上的该表面保护层的开口部形成的前述电连接部。
根据本发明,可以提供一种光波导的芯图形和电气配线图形等被精度良好地配置在所希望的位置上的光电混载基板。
附图说明
图1是表示本发明的制造方法的图。
图2是经过工序A和B而得到的层叠体的斜视图。
图3是使用抗焊剂设置了端子的层叠体的截面图。
图4是图3的层叠体的斜视图。
图5是表示在光电混载基板上搭载了发光元件的形态的图。
具体实施方式
1.关于光电混载基板的制造方法
本发明的光电混载基板的制造方法的特征为,包含下述工序:
A)将芯·包层的层叠体(以下,称为“芯·包层层叠体”)准备在电气配线板上的工序;
B)在电气配线板的与形成芯·包层层叠体的面相反的面上,同时形成定位标识(用于设置光波导的芯图形)和电气配线图形等(电气配线图形或电连接部)的工序;
C)基于定位标识,不用光掩模来形成光波导的芯图形的工序。
工序A中的“芯·包层”或者“芯·包层层叠体”,是指设置芯图形之前的光波导,即光波导前体层或其层叠体。所说的芯图形是指为传播光而形成为所希望的形状的芯。另外,工序B中的“电气配线板的与形成芯·包层层叠体的面相反的面”在以下称为“电气配线图形面”。
1-1.关于电气配线板
所说的电气配线板,是指在主要由树脂构成的绝缘体基板上具有导体层的部件。通常,在导体层上形成有电气配线图形,但也可以在整个绝缘体基板上仅设置导体层。所说的电气配线图形是指电气配线回路,所说的图形化是指形成电路。导体层可以用铜等金属等来设置,电气配线图形可以通过对金属进行蚀刻等来设置。另外,也可以使用导电糊剂等在树脂中填充有导电体的物质来设置导体层和电气配线图形。电气配线板在单面具有导体层即可,在双面或多层电气配线板的情况下,也可以在里面具有导体层。
本发明的电气配线板可以使用公知的电气配线板,优选使用以环氧树脂、聚酰亚胺树脂等耐热树脂,或者它们与由玻璃丝网(glass cross)等形成的母材的复合材料所构成绝缘体基板的电气配线板。特别是,将不含母材的耐热树脂膜作为绝缘体基板的电气配线板,因热历程等引起的尺寸变化大,因此适合于本发明。优选的耐热树脂膜的例子,包括厚度为5~100μm、更优选为10~50μm的聚酰亚胺膜。
电气配线板优选具有用于与外部电连接的电连接部。作为电连接部的例子,包括用于与连接器等连接的外部取出电极、用于与受发光元件等连接的端子等。所说的电极,是指为在导线等中流通电流而在电路的端部设置的一定形状的导体等,所说的端子,是指为连接电路而设置的电流的出入口。端子大多设置在电气配线图形上。
电气配线图形可以具有用于保护图形的表面保护层。作为表面保护层的例子,包括通过涂布抗焊剂而设置的层、由覆盖膜设置的层。所说的抗焊剂,是指进行软钎焊时,为了不对软钎焊所需要的部分以外进行钎焊而保护的耐热性涂覆材料,由环氧树脂等构成。可以通过将抗焊剂以所希望的形状涂布在电气配线图形上来设置保护层。涂布抗焊剂的方法无特别限制,作为涂布的方法的例子,包括丝网印刷法。
所说的覆盖膜,是以与前述同样的目的而使用的表面保护用膜,由聚酰亚胺树脂等构成。覆盖膜被切成所希望的形状,粘接于电气配线图形面上。
1-2.关于光波导
所说的光波导,是指具有芯、包层且用芯传播光的器件。所说的芯,是指在光波导中主要传播光的高折射率的部分,所说的包层是指折射率比芯低的部分。
本发明的光波导的芯和包层可以由无机材料、高分子材料中的任一种来形成。但是,像本发明这样,在电气配线板上层叠芯·包层的情况下,为了操作容易,优选芯和包层以高分子材料来形成。
作为这样的高分子材料的例子,包括聚酰亚胺树脂、环氧树脂、聚苯并噁唑树脂。芯和包层可以从这些高分子材料中适当地选择,从粘接性的观点考虑,芯和包层优选为同系列的树脂。作为这样的优选的例子,包括以由2,2-双(3,4-二羧基苯基)六氟丙烷二酐(6FDA)和2,2-双(三氟甲基)4,4’-二氨基联苯(TFDB)构成的聚酰亚胺树脂作为包层,以由6FDA和TFDB以及6FDA和4,4’-二氨基二苯醚(ODA)构成的聚酰亚胺树脂作为芯的组合。
另外,本发明的光波导,可以用受到活性光照射而折射率变化的树脂来制作光波导前体,通过照射活性光而形成芯来得到。作为这样的树脂的例子,包括降冰片烯型树脂、聚硅烷树脂。
1-3.关于工序A
本发明包括将层叠前述芯层和包层而成的层叠体准备在电气配线板上的工序。该层叠体的准备通过如下方法进行:1)在前述电气配线板上设置芯·包层层叠体的方法;或者2)先制作芯·包层层叠体,与电气配线板粘接的方法等。
1)是制备将前述高分子材料溶于溶剂的清漆,将其涂布于电气配线板上的方法。作为涂布方法的例子,包括旋涂法、喷射法、敷贴法、浸渍法。具体来讲,在电气配线板上涂布成为包层的高分子材料清漆并干燥,接着涂布成为芯的高分子材料清漆并干燥,根据需要再次涂布成为包层的高分子材料清漆并干燥。用受到活性光照射折射率变化的树脂构成芯·包层层叠体的情况下,也同样地在电气配线板上涂布该树脂的清漆即可。
2)是在脱模膜或硅晶片、玻璃等上涂布前述高分子材料清漆并干燥后,从脱模膜等剥离而得到芯·包层层叠体,接着,将该层叠体粘接于预先准备好的电气配线板上的方法。作为粘接,可以使用公知的粘接剂。作为这样的粘接剂的例子包括环氧树脂系粘接剂。
就本发明而言,可以使用1)、2)中的任一种方法,制作在柔性电气配线板上装载高分子光波导的柔性光电混载基板时,优选使用2)的方法。这是因为,柔性光电混载基板有时以弯曲的状态来使用,此时为防止因应力集中于中央部而基板剥离,优选将电气配线板的中央部的一部分制成空洞的结构,2)的方法较容易制作该结构。
当然,除了这些方法以外,也可以通过购买已经制成的层叠体等方法来准备。
图1是表示本发明的工序的图。图1A是由工序A得到的在电气配线板上层叠了前述芯·包层的层叠体的截面图。图1A中,4是在电气配线板上层叠了前述芯·包层的层叠体,包括电气配线板1、芯·包层层叠体2以及粘接层3。1的电气配线板包括绝缘体基板10、导体层11,2的包层·芯层叠体包括包层20和芯21。这里,例示了借由粘接层3粘接芯·包层层叠体2和电气配线板1而成的结构(前述2的方法),但也可以制成不设置粘接层3的结构(前述1的方法)。
1-4关于工序B
本发明包括在前述电气配线板的与层叠芯·包层的面相反的面(电气配线图形面)上,同时形成用于设置光波导的芯图形的定位标识和用于与电气配线图形或外部连接的电连接部(电气配线图形等)的工序。图1B是表示工序B的图。图1B中,12是定位标识,13是电气配线图形(省略与前图相同的符号的说明,以下同样)。
所说的“与形成芯·包层层叠体的面相反的面(电气配线图形面)”,是前述电气配线板的与设置了芯层、包层的面相反的面(参照图1B),或者与设置芯层、包层的预定面相反的面。因而,“同时形成电气配线图形等以及用于设置光波导的芯图形的定位标识等”工序,具有在层叠有芯层、包层的电气配线板的没有层叠芯层等的面上形成定位标识等的情况,和在层叠芯层、包层之前的电气配线板上形成定位标识等的情况。即,前者的情况是在前述工序A之后进行本工序B的方法,后者的情况是在本工序B之后进行前述工序A的方法。以下,为了使说明简略,对在工序A后进行工序B的方法进行说明。
所说的定位标识,是在设置光波导的芯图形时使用的标记,其例子包含矩形、十字、圆等形状的标记。这些是积极设置的标记,识别性优异,因此优选。其中,定位标识,更优选一边的长度为100μm左右的矩形。这样的标识存在的位置只要是电气配线图形面即可,无特别限制,但为了提高定位精度,优选1)设置在电气配线图形面的两个以上的角处、或2)在电气配线图形面上且从芯·包层层叠体侧面看时,在要设置芯图形的位置或其附近设置1个以上。图2是将经过工序A和B而得到的层叠体以电气配线图形面朝上的方式进行放置时的斜视图。图2中,12是定位标识,13是电气配线图形,14是外部取出电极(省略粘接层3)。
1)的“将定位标识设置于电气配线图形面的两个以上的角处”,是指将该标识设置在前述面的二~四个角处,所说的角通常是指作为矩形的电气配线板的角附近。设置该标识的位置,只要是电气配线板的角附近即可,无特别限制。
2)的“在电气配线图形面上且从芯·包层层叠体侧面看时,在要设置芯图形的位置”,是将要设置芯·包层的芯图形的位置投影在电气配线图形面上的位置。即,该位置是,将光电混载基板以芯·包层层叠体朝上的方式进行放置,从上方看时与要设置芯图形的位置重叠。因而,根据2)的方法,在与电气配线图形面的要设置芯图形的位置重叠的位置或其附近,设置定位标识。
这些定位标识,存在于电气配线板的电气配线图形面(没有层叠芯·包层层叠体的面)。因而,从容易识别定位标识的观点出发,优选包层·芯层叠体和电气配线板是透明的。但是,包层·芯层叠体和电气配线板的材质,也可以是用肉眼来看是不透明的但可透过特定波长区域的光线的材质。
另外,定位标识可以不是前述那样积极设定的标识,而是抽出电气配线图形等的特征部分来作为标识。
该定位标识,与电气配线图形或电连接部(电气配线图形等)同时形成。这是为了将定位标识与电气配线图形等精度良好地配置在所希望的位置上。以下对该理由进行说明。
首先,对光电混载基板中的电气配线图形等和芯图形的定位精度的重要性进行说明。
光电混载基板,经常将受发光元件等搭载于电连接部上来使用,因此在电气配线图形上设置搭载用的电连接部(端子)。所说的受发光元件是将电信号和光信号相互转换的元件。为了使光电混载基板对来自搭载于该基板的发光元件的光进行有效地受光,需要使发光元件的光中心和光电混载基板的芯中心的位置精度良好地对准。搭载的发光元件的位置由光电混载基板中的端子的位置来决定。因而,为了精度良好地搭载发光元件,光电混载基板的光波导的芯和在其相反侧的面上存在的电气配线板的电气配线图形以及在其上形成的端子的位置精度良好地形成很重要。
另外,光电混载基板,也经常是将端部连接于外部的连接器等上来使用。此时,外部连接器中,已经设置光纤、受发光元件以及端子。光纤和受发光元件承担与光波导接受传播光的作用,端子承担与电气配线板的外部取出电极连接的作用。因而,如果光电混载基板的芯和外部取出电极的位置产生偏差的话,会产生不能与外部连接器连接的问题。即,此时,光波导的芯和电气配线板的电气配线图形等精度良好地形成于所希望的位置也很重要。
但是,这些位置关系没有必要保持忠实于设计的绝对的位置。所说的绝对的位置,是例如距离在光电混载基板的电气配线图形上的某个位置几毫米的位置这样的以具体数值规定的位置。
例如,通过具有1.00mm的间隔来将两根电气配线图形化,以芯中心位于其中间即距离第一配线0.50mm的位置的方式进行设计芯图形。但是,由于各种外在的原因使得光电混载基板产生尺寸变化,实际上,在被图形化的电气配线的间隔成为0.95mm的情况下,即使以忠实于设计来将芯中心位于距离第一电气配线0.50mm的位置的方式设计芯,芯中心也不会存在于所希望的位置(两根电气配线的中间)。因而,即使以这样的状态将发光元件搭载于光电混载基板上,光中心和芯中心的位置也会有偏差,因此,不能发挥所期望的性能。
但是,如果能将“芯中心设置在两根电气配线的中央”这样的两者的相对位置如设计那样再现于制品中,则即使绝对的位置上有变动,也不会损害光电混载基板的性能。即,可以认为芯图形和电气配线图形等的位置关系不是绝对的而是相对的。也就是说,所谓可以将定位标识和电气配线图形等精度良好地配置于所希望的位置,是指设计时规定的这些相对位置被再现于实际的制品中。以下,将这种意思表达为“相对位置精度优异”。
接着,对“设置电气配线图形等时,同时设置定位标识”和“可以形成相对位置精度优异的芯图形和电气配线图形等”的关系进行说明。
首先,通过在同时工序中设置电气配线图形等和定位标识,可以排除由工序带来的偏差,提高两者的相对位置精度。例如,对铜等金属层进行蚀刻来形成电气配线图形等的情况下,以最初的蚀刻来设置电气配线图形,接着,保护该图形以第二次的蚀刻来设置定位标识等时,由于蚀刻条件的微妙变动有可能使得电气配线图形等和定位标识的相对位置精度变低。但是,如果在同时工序中设置两者,两者通常以同样的条件来形成,因此,不会损耗定位标识的相对位置精度。此外,如果用相同材料来形成两者,则也可以排除由蚀刻的偏差所产生的尺寸变化的差异,因此,可以进一步提高两者的相对位置精度,因此优选。
接着,以可靠性高的定位标识为基准设置芯图形,因此,芯图形和电气配线图形等的相对位置精度能够提高。假如在设置芯图形前即使光电混载基板受到外部因素影响使尺寸变化(即使电气配线图形等与定位标识的绝对位置产生变动),由于两者的相对位置精度被较高地保持,所以如果基于定位标识设置芯图形,则电气配线图形等、定位标识和芯的相对位置精度也能保持在高的状态。
由上可知,通过同时设置电气配线图形等与定位标识,使得电气配线图形等、定位标识和芯的相对位置精度能时常被保持在高的状态。
在上述中,例示说明了通过蚀刻同时设置电气配线图形等和定位标识的方法,但使用表面保护层来形成电气配线图形等和定位标识的情况也是一样的。
在光电混载基板上设置用于将受发光元件等搭载于电气配线图形上的电连接部(端子)的情况下,可以由用于保护电气配线图形的表面保护层的开口部来形成端子。即,如果不是电气配线图形面的整个面,而是除去作为端子的部分来设置表面保护层的话,则其开口部成为端子。例如,使用抗焊剂设置前述保护层的情况下,没有涂布抗焊剂的区域(非涂布区域)成为端子。粘接覆盖膜设置保护层的情况也是一样的,但从操作容易性的角度考虑,优选使用抗焊剂。
此时,如果用相同工序设置定位标识的话,则可得到如前所述的效果。这样操作来设置的定位标识,具有在电气配线图形面(优选角处)上作为矩形·十字等标记被设置的情况、作为前述保护层的开口部被设置的情况等。或者,也可以将前述定位标识在前述开口部中以岛的形式作为矩形等标记来设置。此时,将前述开口部作为海时,形成定位标识以岛状浮于其中的结构。
图3是表示这种形态的图。图3中,15是抗焊剂,16是由抗焊剂的非涂布区域形成的端子,17是用抗焊剂设置的定位标识。图4是图3的层叠体的斜视图,在电气配线图形上设置端子16(省略粘接层3)。即,如果在想作为端子的部分以外的电气配线图形上涂布抗焊剂来形成端子的同时,设置定位标识17的话,则如前所述,可提高电连接部和定位标识的相对位置精度。此时,也可以不积极地设置定位标识,将前述非涂布区域自身(未设置17的非涂布区域)作为定位标识。
在这样形成的电连接部,也可以进一步层叠焊球等导体。如果使用焊球,则在将受发光元件搭载于光电混载基板时,通过自对准效果可精度更高地进行位置对准。
1-5.关于工序C
本发明包括基于电气配线板的定位标识,不使用光掩模来形成光波导的芯图形的工序。
所说的光掩模是在基板上描绘芯图形的原版。通常,在由感光性材料形成的芯·包层上披覆光掩模,照射活性光,对开口部形成的芯图形部进行曝光来形成芯图形。
本发明不使用光掩模来形成光波导的芯图形。其理由是,由于光掩模的模自身的尺寸稳定性不高,因此难以提高芯和电气配线图形等的相对位置精度。
作为“不使用光掩模来形成光波导的芯图形的方法”的例子,包括对将芯、包层、芯以这种顺序进行层叠而成的芯·包层层叠体通过利用切割锯等实施机械切削、或者利用激光等实施烧灼切削而设置沟槽,画出芯,由此设置芯图形的方法。另外,也可以对包含受到活性光照射而芯层的折射率变化的材料的芯·包层照射激光等,进行直接描绘来设置芯图形。这些方法无特别限制,但从操作性、操作上的安全性的角度考虑,优选使用切割锯的方法。
在本工序C)中,基于定位标识,形成芯图形。所说的基于定位标识,是指识别定位标识,由该标识来确定芯图形的意思。可以直接用肉眼进行识别,还可以对用相机、显微镜等得到的图像目视或进行图像处理等来进行识别。由于如前所述,定位标识,从光电混载基板的包层·芯层叠体来看,存在于电气配线板的相反面,因此,为了容易识别,优选包层·芯层叠体和电气配线板的绝缘体基板是透明的。但是,在这些由虽然肉眼看来是不透明的、但特定的波长区域的光线可透过的材质构成的情况下,也可得到在该光线照射下的图像信息来识别。
光波导的芯图形,基于识别定位标识而确定的图形来形成,优选的是,基于计量定位标识间的距离而确定的图形来形成。或者,也可以识别定位标识来确定芯图形的起点或终点来形成。
首先,对前者的方法进行说明。假设下述情况:例如宽100mm的区域上,以等间隔设置11根直线的芯图形。此时,在设计上,以10mm间隔(间距)形成芯图形即可。光电混载基板上已经设置了电气配线图形等,但如前所述,有可能因热历程等使电气配线图形等的位置从设计好的预定位置上偏离。因此,实际测定定位标识间距离,以该间隔10等分的距离作为芯图形的间距的话,则电气配线图形等和芯的相对位置,与所希望的相对位置大致相同。此时的定位标识如前所述优选设置在电气配线板的二个以上的角处。
后者的方法,是确定芯图形的起始部分、终点部分或它们两者,以此为依据用切割锯等设置沟槽,形成芯图形。例如,如果识别定位标识来确定芯图形起点,通过对切割锯的自动切削程序输入切削深度、切削距离,则可以通过画出芯的沟槽,来得到所希望的芯图形。此时的定位标识,优选在要设置芯图形的位置或其附近设置1个以上。即,可以仅以芯图形的数量来设置定位标识,也可以相对于2个芯图形以1个等的比例来设置定位标识。
这样设置的光电混载基板示于图1C中。在图1C中,5是光电混载基板,包括通过切削加工设置的沟槽22、用两条沟槽画出而形成的芯图形23。图5是表示在光电混载基板上搭载发光元件的形态的图。图5中,6是发光元件,具有发光中心60。18是填充在由抗焊剂的非涂布部形成的端子上的焊球,由此,连接光电搭载基板和发光元件6。由于电气配线图形13以及端子(在本图中为18)和芯图形23的相对位置精度优异,因此,发光元件5的发光中心60和芯图形23的位置精度良好地对准。
在图1C中,沟槽22的底面位于与包层的表面相同的位置,但底面也可位于比其低的位置。此外,沟槽22可以是保留着空隙的状态,也可以制成在该沟槽上层叠包层的结构。
2.关于光电混载基板
本发明的光电混载基板,在电气配线板的一个面上层叠有光波导,在电气配线板的另一面上,含有用于与外部电连接的电连接部或电气配线图形、和由与前述电连接部或电气配线图形相同的材料构成的标识。
所说的标识,是加工光电混载基板、或将光电混载基板与其他器件连接时作为基准的标记。标识优选与电气配线图形等的相对位置精度优异。
该标识如前所述,作为用于设置光波导的芯图形的基准来使用,但也可以作为在已经设置芯图形的光电混载基板上新设置芯图形时的基准。
另外,该标识也可以用作将光电混载基板与其他器件连接等时的基准。即,该标识可以作为与光电混载基板连接的外部的器件设计的基准。
作为与电连接部或电气配线图形相同的材料的例子,包括铜等金属、导电糊。另外,该光电混载基板,也可以制成在用于保护电气配线图形的表面保护层的开口部形成电连接部,且通过表面保护层或其开口部来设置标识的构成。表面保护层如前所述,可用抗焊剂、覆盖膜等来形成,但从形成时的作业容易性的角度考虑,优选用抗焊剂来形成。
该光电混载基板,可通过已经叙述的方法制造,但也可以用其他方法来制造。
实施例
以下,举出实施例来说明本发明,但本发明不限于此。
[芯·包层层叠体的制作]
在8英寸硅晶片上,旋涂2,2-双(3,4-二羧基苯基)六氟丙烷二酐(6FDA)和2,2-双(三氟甲基)-4,4’-二氨基联苯(TFDB)的聚酰胺酸溶液(日立化成公司制造OPI-N1005),进一步进行热处理,得到成为包层的聚酰亚胺膜(膜的厚度为20μm)。
接着,在该膜上,旋涂6FDA和TFDB以及6FDA和4,4’-二氨基二苯醚(ODA)的共聚聚酰胺酸溶液(日立化成公司制造的OPI-N3405),进行热处理,制成第二聚酰亚胺层(厚度80μm),形成芯。
接着,在该膜上,再次涂覆前述聚酰胺酸溶液(日立化成公司制造的OPI-N1005)之后,进行热处理,形成7μm厚的包层。然后,浸渍于氢氟酸水溶液中,从硅晶片上剥离膜,制作成以包层、芯层、包层的顺序层叠的由聚酰亚胺构成的芯·包层层叠体。
[芯·包层向电气配线板上的层叠]
用敷贴器将不含填充剂的环氧系粘接剂(三井化学公司制造的epox(注册商标)-AH)涂布在脱模处理过的PET膜上,使得干燥后的厚度为15μm,在140℃下预干燥2分钟。然后,对连PET膜一起用切割机切割涂布膜的位于中央部的40mm的部分,利用层压装置层压在三层的芯·包层层叠体上,剥离PET膜。此时,粘接剂粘接于比上部厚的下部包层侧。
接着,以12.5μm厚的聚酰亚胺膜作为基础,准备具有用抗焊剂保护了所希望的区域的铜配线图形的柔性电气配线板。该柔性电气配线板,在四角处具有定位标识(100μm边长的矩形),所述定位标识是在形成铜图形时同时形成的由铜构成的芯图形形成用的定位标识。将该柔性电气配线板和带有前述粘接层的光波导膜,在170℃、约4MPa下通过热压来粘接固定。接着,该层叠物的温度降低至室温后,从压力机中取出层叠物,得到正中间约40mm部分没有用粘接剂固定的膜。该膜的大小是110mm×110mm。
[芯图形的形成]
以芯·包层层叠体朝上的方式,将前述膜设置于切割加工装置中。
在柔性电气配线板的与设置了芯·包层层叠体的面相反的面上所形成的前述定位标识中,识别两处的标识的各自的中心,测定中心间距离。通过该值来算出两处标识间的伸缩率。进一步算出应该切断的芯间的间距。
此时,用于光波导的膜透明,因此通过照射卤素灯等,使用透镜等从上面进行放大观察,可以确实地确认出定位标识。
基于得到的数据,使用刀片宽度为30μm的切割锯,以在下部包层内存在沟槽底的方式形成直线型的沟槽。由于这两条沟槽画出芯,因而在用两根沟槽夹着的部分形成芯图形。对于一个膜制作40个芯图形。测定芯图形和电气配线的间隔,求出相对位置精度,结果可以确认成为基本所希望的值。即,得到与电气配线图形的位置偏差极小的光电混载基板。
同样操作,制作多个光电混载基板,测定芯图形和电气配线的间隔,求出相对位置精度。结果,芯图形和电气配线的相对位置精度成为所希望的值的样品是总数的90%,确认出可以制造前述相对位置精度优异的光电混载基板。
工业上的应用性
通过本发明,可以得到芯图形和电气配线图形等被精度良好地配置于所希望的位置的光电混载基板。因而,本发明在光电混载基板等光电转换器件的领域中是有用的。
本申请基于2006年12月26日申请的申请号JP2006-350440主张优先权。该申请说明书中记载的内容全部被引用于本申请说明书中。
符号说明
1  电气配线板
10 绝缘体基板
11 导体层
12 定位标识
13 电气配线图形
14 外部取出电极
15 用抗焊剂形成的表面保护层
16 在抗焊剂的非涂布部形成的端子
17 用抗焊剂形成的定位标识
18 焊球
2  芯·包层层叠体
20 包层
21 芯层
22 沟槽
23 芯图形
3  粘接层
4  层叠体
5  光电混载基板
6  发光元件
60 光中心部

Claims (8)

1.一种光电混载基板的制造方法,该光电混载基板包含电气配线板、以及在前述电气配线板上层叠芯层和包层而成的光波导,其中,该制造方法包括下述工序:
A)将层叠有前述芯层和包层的层叠体准备在电气配线板上的工序;
B)在前述电气配线板的与形成前述层叠体的面相反的面上,同时形成用于设置光波导的芯图形的定位标识、和用于与电气配线图形或外部连接的电连接部的工序;以及
C)基于前述电气配线板的定位标识,不使用光掩模来形成光波导的芯图形的工序。
2.根据权利要求1所述的光电混载基板的制造方法,其中,前述电连接部为在前述电气配线板的端部上设置的外部取出电极,前述B)工序是将该外部取出电极和前述定位标识同时图形化的工序。
3.根据权利要求1所述的光电混载基板的制造方法,其中,前述电连接部是,在前述电气配线板的电气配线图形上,由为了保护电气配线图形而设置的表面保护层的开口部形成的端子,前述B)工序是在设置前述表面保护层时,同时形成该端子和前述定位标识的工序。
4.根据权利要求1所述的光电混载基板的制造方法,其中,前述C)工序是,基于前述定位标识,通过设置画出芯的沟槽来形成芯图形的工序。
5.根据权利要求1所述的光电混载基板的制造方法,其中,在前述电气配线板的与形成前述层叠体的面相反的面的两个以上的角处,设置前述定位标识,前述C)工序是,基于计量该定位标识间的距离而确定的图形来形成芯图形的工序。
6.根据权利要求1所述的光电混载基板的制造方法,其中,在前述电气配线板的与形成前述层叠体的面相反的面上、且从前述层叠体侧面看时要设置芯图形的位置或其附近设置1个以上前述定位标识,前述C)工序是,基于根据该定位标识确定了起点或终点的图形而形成芯图形的工序。
7.一种光电混载基板,具有电气配线板以及在前述电气配线板上的光波导,其中,
在前述电气配线板的与具有光波导的面相反的面上,具有用于与电气配线图形或外部电连接的电连接部、和由与前述电气配线图形或电连接部相同的材料构成的标识。
8.根据权利要求7所述的光电混载基板,其中,前述电气配线板具有:由为了保护前述电气配线图形而设置的表面保护层形成的标识;以及
在前述电气配线图形上由该表面保护层的开口部形成的前述电连接部。
CN2007800479368A 2006-12-26 2007-12-21 光电混载基板及其制造方法 Expired - Fee Related CN101568867B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP350440/2006 2006-12-26
JP2006350440 2006-12-26
PCT/JP2007/074651 WO2008078680A1 (ja) 2006-12-26 2007-12-21 光電気混載基板およびその製造方法

Publications (2)

Publication Number Publication Date
CN101568867A true CN101568867A (zh) 2009-10-28
CN101568867B CN101568867B (zh) 2011-04-20

Family

ID=39562470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800479368A Expired - Fee Related CN101568867B (zh) 2006-12-26 2007-12-21 光电混载基板及其制造方法

Country Status (6)

Country Link
US (1) US8175424B2 (zh)
EP (1) EP2096473B1 (zh)
JP (1) JP5512131B2 (zh)
KR (1) KR101084407B1 (zh)
CN (1) CN101568867B (zh)
WO (1) WO2008078680A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102262266A (zh) * 2010-05-27 2011-11-30 欣兴电子股份有限公司 光电基板的制作方法
CN103809237A (zh) * 2012-11-08 2014-05-21 日东电工株式会社 光电混载基板
CN105612444A (zh) * 2013-10-29 2016-05-25 日东电工株式会社 光电混载基板和其制造方法
CN106796325A (zh) * 2014-10-24 2017-05-31 日东电工株式会社 光电混载基板及其制造方法
CN109073829A (zh) * 2016-05-09 2018-12-21 日东电工株式会社 光回路基板片以及具有该光回路基板片的光电混载基板片

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011095293A (ja) * 2009-10-27 2011-05-12 Sumitomo Bakelite Co Ltd 光導波路の製造方法、光導波路、光配線、光電気混載基板および電子機器。
JP5409262B2 (ja) * 2009-10-28 2014-02-05 京セラ株式会社 光電気配線基板の製造方法、および光電気配線基板
JP5313849B2 (ja) * 2009-11-30 2013-10-09 新光電気工業株式会社 光導波路装置及びその製造方法
KR102052596B1 (ko) * 2014-06-25 2019-12-06 삼성전기주식회사 칩형 코일 부품 및 그 제조방법
JP7511395B2 (ja) 2020-06-23 2024-07-05 Nissha株式会社 光電変換素子とその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63253305A (ja) * 1987-04-09 1988-10-20 Ricoh Co Ltd 光合分波器の作成方法
JPH06118256A (ja) * 1992-10-09 1994-04-28 Furukawa Electric Co Ltd:The 石英系光導波路部品およびその製造方法
JPH08286064A (ja) 1995-04-19 1996-11-01 Nippon Telegr & Teleph Corp <Ntt> 高分子光導波路の作製方法
JP2002107560A (ja) * 2000-09-29 2002-04-10 Dainippon Printing Co Ltd 実装用基板
CN1281367C (zh) 2001-07-06 2006-10-25 惠亚集团公司 对用于电路板间通信的pcb中的光层进行集成的方法
JP3846284B2 (ja) * 2001-11-26 2006-11-15 株式会社トッパンNecサーキットソリューションズ 光導波路の製造方法
JP4539031B2 (ja) 2002-05-28 2010-09-08 パナソニック電工株式会社 光電気混載基板の製造方法
US6956997B2 (en) * 2002-11-25 2005-10-18 Emcore Corporation Methods for fabricating an aligned optoelectronic waveguide circuit
KR20050040589A (ko) * 2003-10-29 2005-05-03 삼성전기주식회사 광도파로가 형성된 인쇄회로 기판 및 그 제조 방법
AT413891B (de) * 2003-12-29 2006-07-15 Austria Tech & System Tech Leiterplattenelement mit wenigstens einem licht-wellenleiter sowie verfahren zur herstellung eines solchen leiterplattenelements
JP2005258311A (ja) * 2004-03-15 2005-09-22 Showa Electric Wire & Cable Co Ltd 有機材料系光導波路型配線板の製造方法
JP2006091241A (ja) * 2004-09-22 2006-04-06 Hitachi Cable Ltd 光電気複合配線部品及びこれを用いた電子機器
JP2006189483A (ja) * 2004-12-28 2006-07-20 Sumitomo Bakelite Co Ltd 光導波路形成基板の製造方法および光導波路形成基板
JP4760126B2 (ja) * 2005-05-20 2011-08-31 住友ベークライト株式会社 光導波路構造体
TWI300141B (en) * 2005-06-30 2008-08-21 Mitsui Chemicals Inc Optical waveguide film and optoelectrical hybrid film
JP2007093747A (ja) * 2005-09-27 2007-04-12 Mitsumi Electric Co Ltd 光導波路フィルム及び光導波路フィルムの製造方法
KR20090127614A (ko) * 2008-06-09 2009-12-14 삼성전기주식회사 광도파로, 이를 구비한 광 인쇄회로기판 및 그들의 제조방법

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102262266A (zh) * 2010-05-27 2011-11-30 欣兴电子股份有限公司 光电基板的制作方法
CN103809237A (zh) * 2012-11-08 2014-05-21 日东电工株式会社 光电混载基板
CN103809237B (zh) * 2012-11-08 2018-04-20 日东电工株式会社 光电混载基板
CN105612444A (zh) * 2013-10-29 2016-05-25 日东电工株式会社 光电混载基板和其制造方法
CN105612444B (zh) * 2013-10-29 2019-03-29 日东电工株式会社 光电混载基板和其制造方法
CN106796325A (zh) * 2014-10-24 2017-05-31 日东电工株式会社 光电混载基板及其制造方法
CN106796325B (zh) * 2014-10-24 2021-07-23 日东电工株式会社 光电混载基板及其制造方法
CN109073829A (zh) * 2016-05-09 2018-12-21 日东电工株式会社 光回路基板片以及具有该光回路基板片的光电混载基板片
CN109073829B (zh) * 2016-05-09 2020-07-07 日东电工株式会社 光回路基板片以及具有该光回路基板片的光电混载基板片
TWI702428B (zh) * 2016-05-09 2020-08-21 日商日東電工股份有限公司 光電路基板片及具有其之光電混合基板片

Also Published As

Publication number Publication date
US20100065309A1 (en) 2010-03-18
WO2008078680A1 (ja) 2008-07-03
US8175424B2 (en) 2012-05-08
JPWO2008078680A1 (ja) 2010-04-22
EP2096473A4 (en) 2010-07-21
CN101568867B (zh) 2011-04-20
EP2096473B1 (en) 2012-08-08
KR20090049618A (ko) 2009-05-18
JP5512131B2 (ja) 2014-06-04
KR101084407B1 (ko) 2011-11-18
EP2096473A1 (en) 2009-09-02

Similar Documents

Publication Publication Date Title
CN101568867B (zh) 光电混载基板及其制造方法
JP3570882B2 (ja) 光素子実装基板、該実装基板を用いた光モジュール、およびそれらの製造方法
US6222967B1 (en) Packaging platform, optical module using the platform, and methods for producing the platform and the module
CN100529814C (zh) 光配线基板及光电混载基板
US8041159B2 (en) Optical/electrical hybrid substrate and method of manufacturing the same
US10135224B2 (en) Apparatus and method of forming chip package with waveguide for light coupling having a molding layer for a laser die
CN104412139A (zh) 光纤连接器、其制造方法、光纤连接器与光纤的连接方法、光纤连接器与光纤的组装体
US10168495B1 (en) Optical waveguide and optical circuit board
US20170307833A1 (en) Opto-electric hybrid board, and production method therefor
US9459391B2 (en) Optical printed circuit board and method for manufacturing the same
SE503905C2 (sv) Förfarande för framställning av en optokomponent samt optokomponent
JP2022163007A (ja) 光学素子を取り付けるためのキャリア及び関連する製造工程
JP2008216712A (ja) 光部品の実装方法
JP2011118163A (ja) 光電気モジュール及びその製造方法並びに光電気モジュール基板
CN110537125A (zh) 光波导芯形成用感光性环氧树脂组合物、感光性薄膜、光电混载基板、光波导及其制造方法
JP5278644B2 (ja) 光電気基板及びその製造方法、光集積回路、光インターコネクタ、光合分波器
TWI452364B (zh) 線路板及其製作方法與具有此線路板的光電裝置
JP2016118594A (ja) 位置決め構造を有するポリマ光導波路の製造方法、これによって作製されるポリマ光導波路、並びにこれを用いた光モジュール
JP2006098672A (ja) フレキシブル光基板
JP2007033776A (ja) 積層型光導波路の製法
JPS63306402A (ja) 光素子の実装方法
JP4742771B2 (ja) 光電複合基板の製造方法
KR20130059375A (ko) 배선판
CN109427729A (zh) 半导体装置封装和其制造方法
CN215499732U (zh) 具有埋置光纤的pcb

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110420

Termination date: 20161221

CF01 Termination of patent right due to non-payment of annual fee