CN101562952B - 线路基板、线路基板的制作方法及电路板的制作方法 - Google Patents

线路基板、线路基板的制作方法及电路板的制作方法 Download PDF

Info

Publication number
CN101562952B
CN101562952B CN200810301211.3A CN200810301211A CN101562952B CN 101562952 B CN101562952 B CN 101562952B CN 200810301211 A CN200810301211 A CN 200810301211A CN 101562952 B CN101562952 B CN 101562952B
Authority
CN
China
Prior art keywords
substrate
conducting wire
base plate
circuit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200810301211.3A
Other languages
English (en)
Other versions
CN101562952A (zh
Inventor
黄百弘
杨智康
林承贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peng Ding Polytron Technologies Inc
Avary Holding Shenzhen Co Ltd
Original Assignee
Fukui Precision Component Shenzhen Co Ltd
Zhending Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fukui Precision Component Shenzhen Co Ltd, Zhending Technology Co Ltd filed Critical Fukui Precision Component Shenzhen Co Ltd
Priority to CN200810301211.3A priority Critical patent/CN101562952B/zh
Priority to US12/332,321 priority patent/US8268537B2/en
Publication of CN101562952A publication Critical patent/CN101562952A/zh
Application granted granted Critical
Publication of CN101562952B publication Critical patent/CN101562952B/zh
Priority to US13/461,749 priority patent/US20120211267A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1554—Rotating or turning the PCB in a continuous manner
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明提供一种线路基板，其包括第一基板及多个线路板。该第一基板包括第一基材层及贴合于第一基材层的第一金属层。该多个线路板数量为n，其具有相同导电线路，n为大于1的自然数。该多个线路板的导电线路贴合于第一基材层，该多个线路板的导电线路及该第一金属层分别位于该第一基材层的两侧。使多个线路板中的一个线路板绕位于第一基板的旋转中心旋转角度mθ后的导电线路与其余(n-1)个线路板中的一个线路板的导电线路重合，m为小于n的自然数，θ＝360/n度。本发明还提供一种线路基板的制作方法以及一种电路板的制作方法。

Description

线路基板、线路基板的制作方法及电路板的制作方法
技术领域
本发明涉及电路板技术领域，特别涉及一种线路基板、线路基板的制作方法及电路板的制作方法。
背景技术
多层印刷电路板是由多于两层的导电线路与绝缘材料交替粘结在一起且层间导电线路按设计要求进行互连的印刷电路板。多层印刷电路板因具有装配密度高等优点而得到了广泛的应用，参见文献Takahashi，A.Ooki，N.Nagai，A.Akahoshi，H.Mukoh，A.Wajima，M.Res.Lab.，High density multilayer printed circuit board for HITACM-880，IEEE Trans.on Components，Packaging，and ManufacturingTechnology，1992，15(4)：418-425。多层印刷电路板有硬性、软性、软硬结合等多种类型。多层软性电路板由于体积小、重量轻，可自由弯曲、卷绕或折叠等特点近来发展迅速。
目前，为提高制作效率适应大批量的制作多层软硬结合电路板，一般是将多个线路板(软板)与基板(硬板)贴合，使基板外表面形成与多个线路板相对应的多个线路区。再对该多个线路区同时进行曝光、显影、蚀刻，在每个线路区形成与相对应的线路板的导电线路相对应的外层线路，以形成能实现内层与外层电连接的导电线路。在制作外层线路时，通常采用一张光掩膜与整个基板对位然后完成曝光。该光掩膜具有该多个线路区所需的线路图形，即与多个线路板相对应的线路图形。由于该线路板已做好导电线路，故该线路图形必须根据预先设计的多个线路板与基板的分布位置来设计。当光掩膜上的线路图形与多个线路板准确对位时，才能在基板的每个线路区制作出位置准确的外层线路。
然而，多个线路板在与基板贴合时，由于多次贴合过程中可能存在误差，以及加热贴合会引起线路板或基板的不同材料发生不同程度的涨缩，从而使多个线路板在基板之间实际分布位置与预先设计的位置之间存在偏差，即偏位。此时，如果采用前述方法制作线路，可能出现光掩膜与多个线路板的导电线路出现对位误差。经后续制作后，所得到的软硬结合板不能实现导电线路与外层线路良好的电连通，严重地会使整个软硬结合板报废。
发明内容
因此，有必要提供一种线路基板、线路基板的制作方法及电路板的制作方法，以解决所述问题，提高内层导电线路与外层线路的对位精度。
以下将以实施例说明一种线路基板、线路基板的制作方法及电路板的制作方法。
所述线路基板，其包括第一基板及多个线路板。该第一基板包括第一基材层及贴合于第一基材层的第一金属层。该多个线路板的导电线路及该第一金属层分别位于该第一基材层的两侧。该多个线路板数量为n，其具有相同导电线路，n为大于1的自然数。该多个线路板的导电线路贴合于第一基材层，使多个线路板中的一个线路板绕位于第一基板的旋转中心旋转角度mθ后的导电线路与其余(n-1)个线路板中的一个线路板的导电线路重合，m为小于n的自然数，θ＝360/n度。
所述线路基板的制作方法，其包括以下步骤：首先，提供第一基板及多个线路板。该第一基板包括第一基材层及贴合于第一基材层的第一金属层。该多个线路板的导电线路及该第一金属层分别位于该第一基材层的两侧。该多个线路板数量为n，其设有相同的导电线路，n为大于1的自然数。然后，将多个线路板中的一个线路板压合于第一基板上，再绕位于第一基板的旋转中心将第一基板旋转角度mθ，m为小于n的自然数，θ＝360/n度，将其余(n-1)个线路板分别于旋转前所述一个线路板所在的位置压合于第一基板，使压合后所述其余(n-1)个线路板的导电线路分别与旋转前所述一个线路板的导电线路重合，从而形成线路基板。
所述电路板的制作方法，其采用所述线路基板制作线路板，其包括以下步骤：首先，于线路基板定义多个加工区，该加工区数量为n，每个加工区对应于一个线路板。然后，在第一金属层表面涂布光阻层，对多个线路板中的一个加工区对应的光阻层进行曝光。再将线路基板绕位于第一基板的旋转中心旋转角度mθ，使其余(n-1)个加工区分别位于旋转前所述一个加工区曝光所在的位置，并分别对(n-1)个加工区对应的光阻层进行曝光。最后，经显影、蚀刻，从而在第一金属层形成与多个线路板的导电线路相对应的导电线路。
与现有技术相比，该线路基板的具有相同导电线路的n个线路板是以一个线路板的导电线路为参照物依次旋转θ角分别设置其余(n-1)个线路板的导电线路。利用该线路基板制作电路板中进行曝光时，根据n个线路板的分布规律，将线路基板旋转mθ角，使每个线路板均位于相同的位置并采用相同的光掩膜进行曝光。即进行曝光的每个线路板的导电线路的位置相重合。该方法以分别确定n个线路板设置于第一基板的位置以提高曝光对位的精度。另外，即使压合时存在偏位，只要每次曝光时在前一步的对位基础上进行微调即可对位，节约多次曝光的时间。
附图说明
图1是本技术方案实施例提供的线路基板的仰视图。
图2是沿图1中V-V线的线路基板的剖面图。
图3是本技术方案实施例提供的光掩膜的俯视图。
图4A是本技术方案实施例提供的第一次曝光后线路基板仰视图。
图4B是本技术方案实施例提供的第二次曝光后线路基板仰视图。
图4C是本技术方案实施例提供的第三次曝光后线路基板仰视图。
图4D是本技术方案实施例提供的第四次曝光后线路基板仰视图。
图5是本技术方案实施例提供的电路板的剖面图。
具体实施方式
下面将结合附图及实施例对本技术方案提供的线路基板、线路基板的制作方法及电路板的制作方法作进一步详细说明。
图1至图5为电路板的制作过程，其包括以下步骤。
第一步，提供第一基板及多个线路板。
请参阅图1及图2，本实施例中，提供第一基板110a及第二基板110b，以备后续制作所需线路基板。第一基板110a及第二基板110b可为软板或硬板。第一基板110a包括第一基材层111a及设置于第一基材层111a表面的第一金属层112a。相应地，第二基板110b包括相贴合的第二基材层111b与第二金属层112b。该第一金属层112a与第二金属层112b用于后续制作导电线路。该第一基材层111a及第二基材层111b可以为单层绝缘基材层，也可为导电线路层与绝缘层形成的复合基材层。当然，也可仅提供第一基板110a，用于制作所需线路基板，是否需要第二基板110b根据实际设计需要而定。
该多个线路板可以为软板或硬板，单层板或多层板，其形状、尺寸及数量根据实际需要而定，只要线路板已制作好的线路即可。请参阅图1及图2，本实施例中，提供具有相同导电线路的四个线路板，即第一线路板120a、第二线路板120b、第三线路板120c及第四线路板120d。该第一线路板120a、第二线路板120b、第三线路板120c及第四线路板120d均为单层绝缘层及设置于该绝缘层相对两表面的导电线路构成的矩形双面线路板。第一线路板120a具有相对设置的第一导电线路121a及第二导电线路122a。相应地，第二线路板120b具有相对设置的第三导电线路121b及第四导电线路122b。第三线路板120c具有相对设置的第五导电线路121c及第六导电线路(图未示)。第四线路板120d具有相对设置的第七导电线路121d及第八导电线路(图未示)。其中，第一导电线路121a、第二导电线路122a、第三导电线路121b、第四导电线路122b、第五导电线路121c、第六导电线路、第七导电线路121d及第八导电线路具有相同的线路图形。当然，线路板相对两表面的导电线路也可具有不同的线路图形。
第二步，制作线路基板100。
请参阅图1及图2，本实施例中，将第一线路板120a的第一导电线路121a直接压合于第一基板110a的第一基材层111a。然后绕旋转中心A将第一基板110a逆时针旋转90度，将第二线路板120b位于第一次旋转前第一线路板120a所在的位置，并压合于第二基板110b，使压合后第二线路板120b的第三导电线路121b及第四导电线路122b分别与旋转前第一线路板120a的第一导电线路121a及第二导电线路122a重合。再绕旋转中心A将第一基板110a逆时针旋转90度，将第三线路板120c位于第一次旋转前第一线路板120a所在的位置，并压合于第二基板110b，使压合后第三线路板120c的第五导电线路121c及第六导电线路分别与第一次旋转前第一导电线路121a及第二导电线路122a重合。接着绕旋转中心A将第一基板110a逆时针旋转90度，将第四线路板120d位于第一次旋转前第一线路板120a所在的位置，并压合于第二基板110b，使压合后第四线路板120d的第七导电线路121d及第八导电线路分别与第一次旋转前第一导电线路121a及第二导电线路122a重合。该旋转中心A为第一基板110a内的任意点，只要第一基板110a绕该旋转中心A旋转后，仍有足够大小的第一基板110a位于第一次旋转前第一线路板120a所在位置，用于压合第二线路板120b、第三线路板120c及第四线路板120d即可。
然后，将第一基板110a的第一基材层111a直接贴合于第一导电线路121a、第三导电线路121b、第五导电线路121c及第七导电线路121d上，使四个线路板不相互重叠地压合于第一基板110a与第二基板110b之间，从而形成用于制作双面线路的线路基板100。
如果线路板相对两表面设置的导电线路不同，只要分别贴合于同一基材层的多个线路板的导电线路相同即可。即，贴合于第一基材层111a的第一导电线路121a、第三导电线路121b、第五导电线路121c与第七导电线路121d相同，而贴合于第二基材层111b的第二导电线路122a、第四导电线路122b、第六导电线路与第八导电线路相同。
线路板的数量可以根据实际需要以及线路板相对于第一基板110a的尺寸大小而决定，当需要压合n(n为大于1的自然数)个设有相同的导电线路的线路板于第一基板110a的第一基材层111a形成线路基板100时，其压合过程为：将n个线路板中的一个线路板压合于第一基板110a上。然后，绕位于第一基板110a的旋转中心A将第一基板110a旋转角度mθ，θ＝360/n度，m为小于n的自然数，将其余(n-1)个线路板分别于旋转前该一个线路板所在的位置压合于第一基板110a，使压合后该其余(n-1)个线路板的导电线路分别与旋转前该一个线路板的导电线路重合，从而形成线路基板100。
该线路基板100包括第一基板110a及n个线路板，n为大于1的自然数。该第一基板110a包括第一基材层111a及贴合于第一基材层111a的第一金属层112a。该n个线路板具有相同导电线路，该多个线路板的导电线路贴合于第一基材层111a，使n个线路板中的一个线路板绕位于第一基板110a的旋转中心A旋转角度mθ后的导电线路与其余(n-1)个线路板中的一个线路板的导电线路重合，θ＝360/n度，m为小于n的自然数。
为清楚说明如何对线路基板100进行电路板的制作，本实施例中，利用相互垂直且经过旋转中心A的两条虚线将线路基板100定义出四个大小相等且相连接的加工区(如图1所示)，即第一加工区101、第二加工区102、第三加工区103及第四加工区104。该第一加工区101、第二加工区102、第三加工区103及第四加工区104分别与该第一线路板120a、第二线路板120b、第三线路板120c与第四线路板120d相对应，用于制作分别与第一导电线路121a及第二导电线路121b、第三导电线路121b及第四导电线路122b、第五导电线路121c及第六导电线路以及第七导电线路121d及第八导电线路相对应的导电线路。
第三步，在线路基板100的金属层涂布光阻层。
本实施例中，在线路基板100的第一金属层112a制作线路，因此在第一金属层112a的表面涂布光阻层。该光阻层可为正光阻材料或负光阻材料制成。
第四步，对已涂布光阻层的线路基板100进行曝光。
本实施例中，线路基板100的第一金属层112a的四个加工区上需制作相同的导电线路，故采用同一光掩膜即可完成第一金属层112a的曝光。请参阅图3，为降低成本且方便操作，本实施例采用与每个加工区大小相等的光掩膜200，即光掩膜200与四分之一第一金属层112a大小相同，其具有第一金属层112a的第一加工区101所需形成的线路图形，其与第一导电线路121a、第三导电线路121b、第五导电线路121c及第七导电线路121d相对应。
本实施例有四个加工区需要分别曝光，因此以下将分四个步骤分别详细说明对本实施例中已涂布光阻层的第一金属层112a的四次曝光过程(请参阅图4A至图4D)。
a.第一次曝光。
请参阅图3及图4A，将光掩膜200与第一加工区101进行对位，使光掩膜200的线路图形与第一线路板120a的第一导电线路121a的位置相对应。然后对第一加工区101进行曝光，使第一加工区101对应的光阻层在光的化学作用下发生变化，将光掩膜200的图形转移至第一加工区101对应的光阻层，用于经显影及蚀刻后在第一加工区101对应的第一金属层112a形成与第一导电线路121a对应导电线路。最后自第一加工区101取下光掩膜200即完成第一次曝光。图4A中与第一导电线路121a相交叉的虚线图形为转移至第一加工区101对应的光阻层的光掩膜200图形。图4B至图4D中均以相同的标记方式标出转移至每个加工区对应的光阻层的图形。
b.第二次曝光。
请参阅图4B，将已涂布光阻层的线路基板100绕旋转中心A逆时针旋转90度，使第二加工区102位于与a步骤中第一加工区101相同的位置，即与第二加工区102相对的第三导电线路121b位于与a步骤中第一导电线路121a完全重合的位置。然后使用光掩膜200与第二加工区102对位，重复a步骤的曝光过程完成第二次曝光，从而将光掩膜200的图形转移至第二加工区102对应的光阻层，以经显影及蚀刻后在第二加工区102对应的第一金属层112a形成与第三导电线路121b对应的导电线路。
由于第二次曝光与第一次曝光的位置相同且使用相同的光掩膜，故第二次对位只需在第一次对位的基础上微调即可实现精确对位，曝光只需重复与上一步相同操作即可，因此既提高对位精度，又节省多次曝光的时间。
c.第三次曝光。
请参阅图4C，将已涂布光阻层的线路基板100继续绕旋转中心A逆时针旋转90度，使与第三加工区103对应的第五导电线路121c位于与a步骤中第一导电线路121a完全重合的位置。然后使用光掩膜200与第三加工区103对位，重复a步骤的曝光过程完成第三次曝光，从而将光掩膜200的图形转移至第三加工区103对应的光阻层，以经显影及蚀刻后在第三加工区103对应的第一金属层112a形成与第五导电线路121c对应的导电线路。
d.第四次曝光。
请参阅图4D，将已涂布光阻层的线路基板100继续绕旋转中心A逆时针旋转90度，使与第四加工区104相对的第七导电线路121d位于与a步骤中第一导电线路121a完全重合的位置。然后使用光掩膜200与第四加工区104对位，重复a步骤的曝光过程完成第四次曝光，从而将光掩膜200的图形转移至第四加工区104对应的光阻层，以经显影及蚀刻后在第四加工区104对应的第一金属层112a形成与第七导电线路121d对应的导电线路。
当然，b至d步骤中线路基板100也可绕旋转中心A顺时针方向依次旋转，只要使第三导电线路121b、第五导电线路121c及第七导电线路121d均有机会位于与a步骤中第一导电线路121a相同位置即可。
如果对贴合于第一基板110a的n个线路板形成的线路基板100进行曝光，其中线路基板定义多个加工区，每个加工区对应于一个线路板。首先在第一金属层112a表面涂布光阻层。然后，对n个线路板中的一个加工区对应的光阻层进行曝光。再将线路基板100绕位于第一基板110a的旋转中心A旋转角度mθ，使其余(n-1)个加工区分别位于旋转前所述一个加工区曝光所在的位置，并分别对其余(n-1)个加工区对应的光阻层进行曝光，从而将光掩膜200的图形转移至光阻层，以经显影、蚀刻在第一金属层112a形成与n个线路板的导电线路相对应的导电线路。
由于线路板相对两表面具有相同的导电线路，而第二基板110b的第二金属层112b所需制作的导电线路与第一基板110a的第一金属层112a所需制作的导电线路相同。因此重复第三步及第四步的操作在第二金属层112b形成光阻层并对其进行曝光，将光掩膜200的图形转移至光阻层上，以经显影及蚀刻在第二金属层112b形成分别与第二导电线路122a、第四导电线路122b、第六导电线路及第八导电线路相对应的导电线路。
请参阅图5，对已曝光的线路基板100进行显影及蚀刻，使第一金属层112a与第二金属层112b经显影及蚀刻形成相应的第一外层导电线路310及第二外层导电线路320。具体地，第一外层导电线路310包括与第一导电线路121a、第三导电线路121b、第五导电线路121c及第七导电线路121d相对应的导电线路，第二外层导电线路320包括与第二导电线路122a、第四导电线路122b、第六导电线路及第八导电线路相对应的导电线路。最后去除光阻从而完成包括第一外层导电线路310及第二外层导电线路320的电路板300的制作。
后续还可根据实际需要，进一步对电路板300选择性地进行其它制作，例如钻孔、电镀、印刷文字、防焊曝光等。其中，如果该制作有需要对位的步骤均可采用该电路板的制作方法中第四步曝光步骤中的对位方法来完成。最后切割电路板300，从而完成最终电路板产品的整个制作过程。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种线路基板，其包括第一基板及多个线路板，所述第一基板包括第一基材层及贴合于第一基材层的第一金属层，所述多个线路板具有相同导电线路，所述多个线路板的导电线路贴合于第一基材层，使得所述多个线路板的导电线路及所述第一金属层分别位于所述第一基材层的两侧，所述多个线路板的数量为n，其特征在于，多个线路板中的一个线路板绕位于第一基板的旋转中心旋转角度mθ后的导电线路与其余(n-1)个线路板中的一个线路板的导电线路重合，n为大于1的自然数，m为小于n的自然数，θ＝360/n度。
2.如权利要求1所述的线路基板，其特征在于，所述线路基板包括第二基板，所述多个线路板压合于所述第一基板与所述第二基板之间。
3.如权利要求2所述的线路基板，其特征在于，所述第二基板包括第二基材层与第二金属层，所述多个线路板的相对两表面分别贴合于所述第一基材层与第二基材层之间。
4.如权利要求3所述的线路基板，其特征在于，所述第二基材层与所述第一基材层为单层绝缘层或导电线路层与绝缘层形成的复合基材层。
5.如权利要求1所述的线路基板，其特征在于，所述线路板为双面板，其具有位于相对两表面的导电线路。
6.一种线路基板的制作方法，其包括以下步骤：
提供第一基板及多个线路板，所述第一基板包括第一基材层及贴合于第一基材层的第一金属层，所述多个线路板数量为n，其设有相同的导电线路，n为大于1的自然数；
将多个线路板中的一个线路板压合于第一基板上；
绕位于第一基板的旋转中心将第一基板旋转角度mθ，m为小于n的自然数，θ＝360/n度，将其余(n-1)个线路板分别于旋转前所述一个线路板所在的位置压合于第一基板，使压合后所述其余(n-1)个线路板的导电线路分别与旋转前所述一个线路板的导电线路重合，从而形成线路基板。
7.如权利要求6所述的线路基板的制作方法，其特征在于，所述线路基板的制作方法进一步提供第二基板，并将第二基板于压合于多个线路板的步骤，以使所述多个线路板压合于第一基板与第二基板之间。
8.一种用如权利要求1所述的线路基板制作电路板的方法，其包括以下步骤：
于线路基板定义多个加工区，所述加工区数量为n，每个加工区对应于一个线路板；
在第一金属层表面涂布光阻层；
对多个线路板中的一个加工区对应的光阻层进行曝光；
将线路基板绕位于第一基板的旋转中心旋转角度mθ，使其余(n-1)个加工区分别位于旋转前所述一个加工区曝光所在的位置，并分别对(n-1)个加工区对应的光阻层进行曝光；
显影、蚀刻，从而在第一金属层形成与多个线路板的导电线路相对应的导电线路。
9.如权利要求8所述的线路基板制作电路板的方法，其特征在于，所述线路基板绕位于第一基板的旋转中心顺时针或逆时针旋转。
10.如权利要求9所述的线路基板制作电路板的方法，其特征在于，所述线路基板绕位于第一基板的旋转中心依次旋转相同角度。
CN200810301211.3A 2008-04-18 2008-04-18 线路基板、线路基板的制作方法及电路板的制作方法 Expired - Fee Related CN101562952B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN200810301211.3A CN101562952B (zh) 2008-04-18 2008-04-18 线路基板、线路基板的制作方法及电路板的制作方法
US12/332,321 US8268537B2 (en) 2008-04-18 2008-12-10 Method for manufacturing printed circuit board
US13/461,749 US20120211267A1 (en) 2008-04-18 2012-05-01 Printed circuit board substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810301211.3A CN101562952B (zh) 2008-04-18 2008-04-18 线路基板、线路基板的制作方法及电路板的制作方法

Publications (2)

Publication Number Publication Date
CN101562952A CN101562952A (zh) 2009-10-21
CN101562952B true CN101562952B (zh) 2012-04-11

Family

ID=41200170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810301211.3A Expired - Fee Related CN101562952B (zh) 2008-04-18 2008-04-18 线路基板、线路基板的制作方法及电路板的制作方法

Country Status (2)

Country Link
US (2) US8268537B2 (zh)
CN (1) CN101562952B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102656956B (zh) * 2010-07-26 2015-02-18 日本梅克特隆株式会社 柔性印刷电路板及其制造方法
CN111935902A (zh) * 2020-09-23 2020-11-13 歌尔股份有限公司 印制电路板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240746A (en) * 1991-02-25 1993-08-31 Delco Electronics Corporation System for performing related operations on workpieces
US5224023A (en) * 1992-02-10 1993-06-29 Smith Gary W Foldable electronic assembly module
ATE180137T1 (de) * 1992-06-15 1999-05-15 Heinze Dyconex Patente Verfahren zur herstellung von leiterplatten unter verwendung eines halbzeuges mit extrem dichter verdrahtung für die signalführung
JP3979391B2 (ja) * 2004-01-26 2007-09-19 松下電器産業株式会社 回路形成基板の製造方法および回路形成基板の製造用材料
US7746656B2 (en) * 2005-05-16 2010-06-29 Stats Chippac Ltd. Offset integrated circuit package-on-package stacking system
JP2007067244A (ja) * 2005-08-31 2007-03-15 Sony Corp 回路基板

Also Published As

Publication number Publication date
US20090260867A1 (en) 2009-10-22
CN101562952A (zh) 2009-10-21
US8268537B2 (en) 2012-09-18
US20120211267A1 (en) 2012-08-23

Similar Documents

Publication Publication Date Title
CN105723817B (zh) 柔性印刷电路基板及其制造方法
US8629354B2 (en) PCB having embedded IC and method for manufacturing the same
JPH03504065A (ja) プリント回路の改良された作製方法
CN102196668B (zh) 电路板制作方法
CN101562952B (zh) 线路基板、线路基板的制作方法及电路板的制作方法
JP2013541195A (ja) 多層ビア積層構造
CN104768318B (zh) 软硬结合电路板及其制作方法
CN113163626B (zh) 一种超薄印制电路板的制作方法
CN100469216C (zh) 多层柔性布线板的制造方法
JP2021034662A (ja) 積層コイル部品の製造方法及び積層コイル部品
CN101184363B (zh) 具有埋置电阻器的印刷电路板及其制备方法
US20200296840A1 (en) Folded Multilayered Flexible Circuit Board and Methods of Manufacturing Thereof
TWI343775B (en) Circuit substrate, manufacturing method of circuit substrate and printed circuit board
US7892412B2 (en) Manufacturing process of embedded type flexible or rigid printed circuit board
CN108271319A (zh) 可挠性电路板的制造方法
JP2006287138A (ja) 受動部品形成用積層フィルム及びシート型受動部品並びにその製造方法
US20120152595A1 (en) Multilayer printed circuit board and method of manufacturing the same
US7611982B2 (en) Method of forming sheet having foreign material portions used for forming multi-layer wiring board and sheet having foreign portions
CN115985782A (zh) 一种fcbga封装基板的制备方法
JP2007067427A (ja) 電子部品の構成に用いられるシート
US7841074B2 (en) Method of fabricating paste bump for printed circuit board
JP2010287765A (ja) インプリント方法、配線パターンの形成方法、および積層電子部品
CN109951969B (zh) 薄型化埋入式线路卷式制造方法
JPH07202429A (ja) 多層回路基板の製造方法
JP2023128871A (ja) 配線回路基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1

Applicant after: FUKU PRECISION COMPONENTS (SHENZHEN) Co.,Ltd.

Co-applicant after: Zhen Ding Technology Co.,Ltd.

Address before: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1

Applicant before: FUKU PRECISION COMPONENTS (SHENZHEN) Co.,Ltd.

Co-applicant before: Hongsheng Technology Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170307

Address after: Guangdong city of Shenzhen province Baoan District Songgang streets Yan Chuanyan Luzhen Luo Ding Technology Park plant A1 building to building A3

Patentee after: FUKU PRECISION COMPONENTS (SHENZHEN) Co.,Ltd.

Patentee after: Peng Ding Polytron Technologies Inc.

Address before: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1

Patentee before: FUKU PRECISION COMPONENTS (SHENZHEN) Co.,Ltd.

Patentee before: Zhen Ding Technology Co.,Ltd.

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Guangdong city of Shenzhen province Baoan District Songgang street Chuanyan Luo Lu Yan

Co-patentee after: Peng Ding Polytron Technologies Inc.

Patentee after: AVARY HOLDING (SHENZHEN) Co.,Ltd.

Address before: 518000 Guangdong city of Shenzhen province Baoan District Songgang streets Yan Chuanyan Luzhen Luo Ding Technology Park plant A1 building to building A3

Co-patentee before: Peng Ding Polytron Technologies Inc.

Patentee before: FUKU PRECISION COMPONENTS (SHENZHEN) Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120411