CN101552245A - 覆晶封装结构及其制程 - Google Patents
覆晶封装结构及其制程 Download PDFInfo
- Publication number
- CN101552245A CN101552245A CN 200810092121 CN200810092121A CN101552245A CN 101552245 A CN101552245 A CN 101552245A CN 200810092121 CN200810092121 CN 200810092121 CN 200810092121 A CN200810092121 A CN 200810092121A CN 101552245 A CN101552245 A CN 101552245A
- Authority
- CN
- China
- Prior art keywords
- chip
- barricade
- colloid
- chip carrier
- those
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000012856 packing Methods 0.000 title claims abstract description 30
- 238000012545 processing Methods 0.000 title abstract description 6
- 239000013078 crystal Substances 0.000 title abstract 3
- 239000000084 colloidal system Substances 0.000 claims description 94
- 239000000463 material Substances 0.000 claims description 41
- 229920001187 thermosetting polymer Polymers 0.000 claims description 35
- 239000002131 composite material Substances 0.000 claims description 27
- 230000004888 barrier function Effects 0.000 claims description 16
- 238000003466 welding Methods 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 239000011889 copper foil Substances 0.000 claims description 8
- 239000004568 cement Substances 0.000 claims description 6
- 239000000853 adhesive Substances 0.000 abstract description 22
- 230000001070 adhesive effect Effects 0.000 abstract description 22
- 239000011248 coating agent Substances 0.000 description 10
- 238000000576 coating method Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 238000007639 printing Methods 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- 239000004697 Polyetherimide Substances 0.000 description 4
- 238000007598 dipping method Methods 0.000 description 4
- 229920001601 polyetherimide Polymers 0.000 description 4
- 239000003292 glue Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 229920002873 Polyethylenimine Polymers 0.000 description 1
- VIRZZYBEAHUHST-UHFFFAOYSA-N bicyclo[4.2.0]octa-1,3,5-triene Chemical compound C1CC=2C1=CC=CC2.C2CC=1C2=CC=CC1 VIRZZYBEAHUHST-UHFFFAOYSA-N 0.000 description 1
- 230000021615 conjugation Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明揭示一种覆晶封装结构和封装制程。覆晶封装结构包括一芯片承载器、一芯片、多个凸块、一非导电胶体以及一挡墙。芯片承载器具有多个第一接点。芯片具有一有源表面以及多个位于有源表面上的焊垫，其中这些焊垫配置于芯片的有源表面的一中心区域内。凸块配置于焊垫上以使第一接点与焊垫电性连接。非导电胶体配置于芯片与芯片承载器之间以包覆凸块。挡墙配置于芯片与芯片承载器之间，且位于被非导电胶体包覆的凸块周边，而且挡墙与有源表面的部分区域接触。
Description
技术领域
本发明是有关于一种芯片封装结构及其制程，且特别是有关于一种可防止配置于芯片承载器上的芯片倾斜的芯片封装结构及其制程。
背景技术
在现今的资讯社会中，均追求高速度、高品质、多工能性的产品，而就产品外观而言，是朝向轻、薄、短、小的趋势迈进。一般电子产品均具有芯片及与芯片连接的基板(例如芯片承载器)，芯片主要可通过打线接合(wire bonding，WB)技术、覆晶接合(flip chip，FC)技术或是卷带自动接合(tape automatedbonding，TAB)技术与基板电性连接。而现有覆晶接合及卷带自动接合封装技术中，芯片的有源表面上主要配置有多个凸块，芯片透过凸块与基板电性连接，然后在芯片与基板之间会填充一封胶体(encapsulant)以保护凸块且增加芯片和基板的接合度。
因芯片是通过凸块从基板接收到信号或传送信号到基板，所以凸块与基板之间接合的可靠度对于芯片与基板之间的信号传输品质有决定性的影响。一般而言，凸块可视需求而配置于芯片的有源表面的中心区域或者是周边区域。当凸块需配置于芯片的有源表面的中心区域时，凸块将位于芯片的多个中心焊垫上。
图1绘示现有的具有中心焊垫的覆晶封装结构的剖面图。请参照图1，覆晶封装结构100具有一芯片承载器110、一芯片120、多个凸块130(于图1中仅绘示一个凸块130做为代表)以及一封胶体140。其中，芯片120配置于芯片承载器110上。芯片120具有多个中心焊垫122，这些中心焊垫122配置于芯片120的有源表面124的一中心区域F内。凸块130配置于中心焊垫122上，并电性连接于芯片120以及芯片承载器110之间，也就是说凸块130也是配置于芯片120的有源表面124的中心区域F内。封胶体140配置于芯片120以及芯片承载器110之间并包覆凸块130。
于现有技术中，封胶体140的材质为液态胶材时，制作覆晶封装结构100的方法为先将芯片120与芯片承载器110接合，之后再以点胶方式涂布于芯片120周边，并利用毛细作用使其流入芯片120与芯片承载器110之间。然而，以此种方法需先将芯片120固定于芯片承载器110后才填入封胶体140，且凸块130配置于芯片120的有源表面124的中心区域F内，因此将芯片120与芯片承载器110接合时容易有倾斜问题。此外，封胶体140需透过毛细现象填充于芯片120与芯片承载器110之间，因此封胶体140容易因为不易填满芯片120与芯片承载器110之间而产生孔隙且需时较久。
而后，随着业界于材料与制程上的不断研发，非导电胶体(Non-conductivepaste，NCP)亦可被用做为封胶体140。当封胶体140的材质为非导电胶体时，制作覆晶封装结构100的方法可以是先在芯片承载器110上涂布封胶体140，然后再将芯片120配置于芯片承载器110上使凸块130与芯片承载器110连接。然而，此方法容易因封胶体140的表面不平坦而造成芯片120倾斜，且封胶体140容易溢流并产生孔洞。
发明内容
本发明提出一种覆晶封装结构，可避免现有芯片易于倾斜、非导电胶体容易溢流及产生气泡或液态胶材不易填满的问题。
本发明另提出一种覆晶封装制程，可于芯片接合至芯片承载器时使芯片获得支撑而不易倾斜，且可防止非导电胶体溢流。
为具体描述本发明的内容，在此提出一种覆晶封装结构包括一芯片承载器、一芯片、多个凸块、一非导电胶体(non-conductive paste)以及一挡墙。芯片承载器具有多个第一接点。芯片具有一有源表面以及多个位于有源表面上的焊垫，其中焊垫配置于有源表面的一中心区域内。凸块配置于焊垫上以使第一接点与焊垫电性连接。非导电胶体配置于芯片与芯片承载器之间以包覆凸块。挡墙配置于芯片与芯片承载器之间，且位于被非导电胶体包覆的凸块周边，而且挡墙与有源表面的部分区域接触。
在本发明的一实施例中，芯片承载器包括一可挠性电路板。
在本发明的一实施例中，可挠性电路板是由聚酰亚胺(Polyimide，PI)、聚酯类化合物(polyethylene terephthalate，PET)、聚醚酰亚胺(Polyetherimide，PEI)或纸所制成。
在本发明的一实施例中，可挠性电路板具有多条铜箔引线，且这些第一接点为这些铜箔引线的端部。
在本发明的一实施例中，凸块包括多个金凸块、多个铜凸块或多个锡铅凸块。
在本发明的一实施例中，凸块包括多个结线凸块或多个电镀凸块。
在本发明的一实施例中，挡墙包括多个条状阻挡图案，且各条状阻挡图案的边缘与芯片的边缘切齐。
在本发明的一实施例中，挡墙包括一环状阻挡图案，且环状阻挡图案的外缘与芯片的边缘切齐。
在本发明的一实施例中，挡墙的材质包括二阶段热固性胶体或防焊材料。
在本发明的一实施例中，非导电胶体与挡墙连接。
在本发明的一实施例中，芯片承载器具有多个第二接点，且第一接点与第二接点分别位于芯片承载器的二相对表面上并对应电性连接。
在本发明的一实施例中，覆晶封装结构还包括多个焊球，且焊球与第二接点电性连接。
为具体描述本发明的内容，在此提出一种覆晶封装制程。首先，提供一芯片，芯片具有一有源表面以及多个位于有源表面上的焊垫。接着，于芯片的焊垫上形成多个凸块。然后，于有源表面上形成一挡墙，挡墙避开凸块形成区域围出一区块。之后，于区块内的有源表面上形成一非导电胶体，以包覆凸块。然后，令芯片通过凸块与一芯片承载器电性连接。
在本发明的一实施例中，挡墙的材质包括二阶段热固性胶体，而令芯片与芯片承载器电性连接的方法可以是先部分固化二阶段热固性胶体，以使二阶段热固性胶体形成B阶胶体。然后，翻转芯片，以使芯片通过凸块与芯片承载器电性连接。之后，固化B阶胶体与非导电胶体以使芯片粘着于芯片承载器上。
在本发明的一实施例中，挡墙的材质包括防焊材料，而令芯片与芯片承载器电性连接的方法可以是先翻转芯片，以使芯片通过凸块与芯片承载器电性连接。然后，固化非导电胶体，使芯片粘着于芯片承载器上。
在本发明的一实施例中，覆晶封装制程还包括于芯片承载器上形成多个焊球，其中焊球与芯片分别位于芯片承载器的二相对表面。
为具体描述本发明的内容，在此提出一种覆晶封装制程。首先，提供一芯片，芯片具有一有源表面以及多个位于有源表面上的焊垫。接着，于芯片的焊垫上形成多个凸块。然后，于一芯片承载器上形成一挡墙。之后，于挡墙所围出的一区块内的芯片承载器上形成一非导电胶体。然后，令芯片通过凸块与芯片承载器电性连接，以使非导电胶体包覆凸块，且挡墙位于被非导电胶体包覆的凸块周边。
在本发明的一实施例中，挡墙的材质包括二阶段热固性胶体，而令芯片与芯片承载器电性连接的方法可以是先部分固化二阶段热固性胶体，以使二阶段热固性胶体形成B阶胶体。接着，翻转芯片，以使芯片通过凸块与芯片承载器电性连接。然后，固化B阶胶体与非导电胶体，使芯片粘着于芯片承载器上。
在本发明的一实施例中，挡墙的材质包括防焊材料，而令芯片与芯片承载器电性连接的方法可以是先翻转芯片，以使芯片通过凸块与芯片承载器电性连接。然后，固化非导电胶体以使芯片粘着于芯片承载器上。
在本发明的一实施例中，覆晶封装制程还包括于芯片承载器上形成多个焊球，而且焊球与芯片分别位于芯片承载器的二相对表面。
综上所述，本发明的覆晶封装结构的挡墙配置于芯片与芯片承载器之间且位于凸块周边。因此，挡墙可支撑芯片使芯片在芯片承载器上保持平衡，以避免现有技术中的覆晶封装结构的芯片因非导电胶体表面不平坦而易于倾斜的问题。此外，挡墙还可防止非导电胶体溢流及减少非导电胶体产生气泡。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1绘示现有的具有中心焊垫的覆晶封装结构的剖面图。
图2为本发明一实施例的覆晶封装结构的剖面示意图。
图3A至图3D绘示本发明一实施例的覆晶封装制程的剖面图。
图4A至图4D绘示本发明另一实施例的覆晶封装制程的剖面图。
主要元件符号说明：
100、200：覆晶封装结构
110、210、350、430：芯片承载器
120、220、310、410：芯片
122：中心焊垫
124、222、312、412：有源表面
130、230、320、420：凸块
140：封胶体
240、340、450：非导电胶体
212：铜箔引线
212a：第一接点
214：第二接点
224、314、414：焊垫
226：边缘
250、330、440：挡墙
260、360、460：焊球
322：侧面
324：表面
A：区域
B、C：区块
F：中心区域
具体实施方式
图2为本发明一实施例的覆晶封装结构的剖面示意图。请参照图2，本实施例的覆晶封装结构200包括一芯片承载器210、一芯片220、多个凸块230(于图2中仅绘示一个凸块230做为代表)、一非导电胶体240以及一挡墙250。其中，芯片承载器210具有多个第一接点212a(于图2中仅绘示一个第一接点212a做为代表)。而于本实施例中，第一接点212a例如是芯片承载器210所具有的多条铜箔引线212(于图2中仅绘示一条铜箔引线212做为代表)的端部。此外，芯片承载器210例如是一可挠性电路板，而且可挠性电路板例如是由聚酰亚胺、聚酯类化合物、聚醚酰亚胺或纸所制成，也就是说，可挠性电路板除了铜箔引线212以外的部分例如是由聚酰亚胺所制成。
芯片220具有一有源表面222以及多个位于有源表面222上的焊垫224(于图2中仅绘示一个焊垫224做为代表)。而且，焊垫224配置于有源表面222的一中心区域F内，亦即本实施例的焊垫224为中心焊垫。此外，焊垫224可以排列成单排或多排，而于本实施例中，焊垫224是以单排的方式排列，但并非用以限定本发明。此外，凸块230配置于芯片220的焊垫224上以使第一接点212a与焊垫224电性连接。也就是说，凸块230配置于芯片220与芯片承载器210之间，且电性连接第一接点212a与焊垫224。其中，就凸块230的材质而言，凸块230例如是金凸块、铜凸块、或锡铅凸块、或是以其他适当的材质所形成的凸块。此外，凸块230例如是通过焊线机(wire bonder)所形成的结线凸块(stud bumps)、通过电镀制程所形成的电镀凸块(plating bumps)或是通过印刷方式所形成的焊料凸块(solder bumps)。
非导电胶体240配置于芯片220与芯片承载器210之间以包覆凸块230。挡墙250配置于芯片220与芯片承载器210之间，并位于被非导电胶体240包覆的凸块230周边，且挡墙250与有源表面222的部分区域接触。详细而言，挡墙250围绕凸块230与非导电胶体240，且非导电胶体240配置于凸块230与挡墙250之间。于本实施例中，非导电胶体240与挡墙250连接。
承上所述，由于挡墙250配置于芯片220与芯片承载器210之间且位于凸块230周边，因此挡墙250可支撑芯片220，以使芯片220与芯片承载器210之间的间距(gap)维持固定。换句话说，挡墙250有助于使芯片220在芯片承载器210上保持平衡，以避免现有的覆晶封装结构100(请参照图1)的芯片120因受封胶体140的表面不平坦影响而易于倾斜的问题。而且，挡墙250还可防止非导电胶体240溢流及减少非导电胶体240产生气泡的问题。此外，由于挡墙250配置于芯片220与芯片承载器210之间，且挡墙250与有源表面222的部分区域接触，因此挡墙250可提升芯片220与芯片承载器210之间接合的可靠度。
此外，于本实施例中，挡墙250可以是多个条状阻挡图案，且各条状阻挡图案的边缘与芯片220的边缘226切齐。此外，各条状阻挡图案也可以是仅位于芯片220与芯片承载器210之间，或者是芯片220覆盖各条状阻挡图案。另外，挡墙250也可以是一环状阻挡图案，且环状阻挡图案的外缘与芯片220的边缘226切齐。此外，环状阻挡图案也可以是仅位于芯片220与芯片承载器210之间，或者是芯片220覆盖环状阻挡图案。
另外，挡墙250的材质例如是二阶段热固性胶体(two-stage adhesive)或防焊材料(solder resist material)。其中，二阶段热固性胶体包括溶剂型二阶段热固性胶体(solvent type two-stage adhesive)及无溶剂型二阶段热固性胶体(non-solvent type two-stage adhesive)。二阶段热固性胶体的材质包括聚酰亚胺、苯并环丁烯(benzocyclobutene)、或是其他适合的二阶段热固性胶体材料。此外，防焊材料例如是树脂或是其他适合的绝缘材料。
此外，于本实施例中，芯片承载器210可具有多个第二接点214，而且第一接点212a与第二接点214分别位于芯片承载器210的二相对表面上并对应电性连接。另外，覆晶封装结构200还包括多个焊球260，且焊球260与第二接点214电性连接。焊球260适于电性连接第二接点214与一电子元件(例如电路板)。
图3A至图3D绘示本发明一实施例的覆晶封装制程的剖面图。首先，请参照图3A，提供一芯片310，芯片310具有一有源表面312以及多个位于有源表面上的焊垫314(于本实施例中仅绘示一个焊垫314做为代表)。这些焊垫314例如是配置于有源表面312的一中心区域F内，这些焊垫314可以排列成单排或多排，而于本实施例中，焊垫314是以单排的方式排列，但并非用以限定本发明。接着，于芯片310的焊垫314上形成多个凸块320(于本实施例中仅绘示一个凸块320做为代表)，也就是说这些凸块320也配置于有源表面312的一中心区域F内。形成凸块320的方式例如是电镀、印刷或是打线形成。
然后，请参照图3B，于有源表面312上形成一挡墙330，挡墙330避开凸块320形成区域A围出一区块B。也就是说，挡墙330围绕凸块320且挡墙330与凸块320之间有一间距。当挡墙330的材质为二阶段热固性胶体时，形成挡墙330的方法包括印刷、涂布(coating)、压印(printing)、喷雾(spraying)、旋转涂布(spin-coating)或浸沾(dipping)等的方式。当挡墙330的材质为防焊材料时，形成挡墙330的方法包括贴附干膜(dry film)或涂布绝缘材料。
之后，请参照图3C，于区块B内的有源表面312上形成一非导电胶体(non-conductive paste)340，以包覆凸块320。详细而言，非导电胶体340包覆凸块320的侧面322并暴露出凸块320的远离芯片310的一表面324。形成非导电胶体340的方法包括涂布。之后，请参照图3D，令芯片310通过凸块320与一芯片承载器350电性连接。此外，于本实施例中，还可以在芯片承载器350上形成多个焊球360，而且焊球360与芯片310分别位于芯片承载器350的二相对表面。
承上所述，由于本实施例在形成非导电胶体340之前先形成挡墙330，因此挡墙330可防止非导电胶体340溢流。此外，当芯片310通过凸块320与芯片承载器350电性连接时，挡墙330可支撑芯片310，使芯片310与芯片承载基板350之间的间距维持固定。因此，挡墙330可使芯片310在芯片承载器350上保持平衡。
于本实施例中，当挡墙330的材质为二阶段热固性胶体时，令芯片310与芯片承载器350电性连接的方法可以是如下所述。首先，请参照图3C，部分固化(partial cure)二阶段热固性胶体，以使二阶段热固性胶体形成B阶胶体。也就是说，先部分固化二阶段热固性胶体，以使二阶段热固性胶体预先形成半固化胶态，较佳地，二阶段热固性胶体于半固化胶态时具有粘性。然后，请参照图3D，翻转芯片310，以使芯片310通过凸块320与芯片承载器350电性连接。之后，固化(post cure)B阶胶体与非导电胶体340以使芯片310粘着于芯片承载器350上。当二阶段热固性胶体经部分固化形成具有粘性的半固化胶态时，更有助于使芯片310粘着于芯片承载器350上。
于本实施例中，当挡墙330的材质为防焊材料时，令芯片310与芯片承载器350电性连接的方法如下所述。首先，请参照图3D，可先翻转芯片310，以使芯片310通过凸块320与芯片承载器350电性连接。然后，固化非导电胶体340，使芯片310粘着于芯片承载器350上。
图4A至图4D绘示本发明另一实施例的覆晶封装制程的剖面图。首先，请参照图4A，提供一芯片410，芯片410具有一有源表面412以及多个位于有源表面412上的焊垫414(于本实施例中仅绘示一个焊垫414做为代表)。这些焊垫414例如是配置于有源表面412的一中心区域F内，这些焊垫414可以排列成单排或多排，而于本实施例中，焊垫414是以单排的方式排列，但并非用以限定本发明。接着，于芯片410的焊垫414上形成多个凸块420(于本实施例中仅绘示一个凸块420做为代表)，也就是说这些凸块420也配置于有源表面412的一中心区域F内。
然后，请参照图4B，于一芯片承载器430上形成一挡墙440。当挡墙440的材质为二阶段热固性胶体时，形成挡墙440的方法包括印刷、涂布、压印(printing)、喷雾(spraying)、旋转涂布(spin-coating)或浸沾(dipping)等的方式。当挡墙440的材质为防焊材料时，形成挡墙440的方法包括贴附干膜或涂布绝缘材料。
之后，请参照图4C，于挡墙440所围出的一区块C内的芯片承载器430上形成一非导电胶体450。形成非导电胶体450的方法包括涂布。然后，请参照图4D，令芯片410通过凸块420而与芯片承载器430电性连接，以使非导电胶体450包覆凸块420。而且，挡墙440位于被非导电胶体450包覆的凸块420周边。此外，于本实施例中，还可以在芯片承载器430上形成多个焊球460，而且焊球460与芯片410分别位于芯片承载器430的二相对表面。
于本实施例中，当挡墙440的材质为二阶段热固性胶体时，使芯片410与芯片承载器430电性连接方式可为如下所述。首先，请参照图4C，部分固化二阶段热固性胶体，以使二阶段热固性胶体形成B阶胶体。也就是说，先通过部分固化二阶段热固性胶体，以使二阶段热固性胶体预先形成半固化胶态，较佳地，二阶段热固性胶体于半固化胶态时具有粘性。接着，请参照图4D，翻转芯片410，以使芯片410通过凸块420而与芯片承载器430电性连接。然后，固化B阶胶体与非导电胶体450，以使芯片410粘着于芯片承载器430上。
此外，于本实施例中，当挡墙440的材质为防焊材料时，使芯片410与芯片承载器430电性连接的方法可为如下所述。首先，请参照图4D，翻转芯片410，以使芯片410通过凸块420而与芯片承载器430电性连接。然后，固化非导电胶体450以使芯片410粘着于芯片承载器430上。
综上所述，本发明的覆晶封装结构的挡墙配置于芯片与芯片承载器之间且位于凸块周边。因此，挡墙可支撑芯片，以使芯片与芯片承载器之间的间距维持固定并有助于使芯片在芯片承载器上保持平衡，以避免现有技术中的覆晶封装结构的芯片因非导电胶体表面不平坦而易于倾斜的问题。而且，挡墙还可防止非导电胶体溢流及减少非导电胶体产生气泡。此外，由于挡墙配置于芯片与芯片承载器之间，且挡墙与有源表面的部分区域接触，因此挡墙还可提升芯片与芯片承载器之间接合的可靠度。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。
Claims (14)
1.一种覆晶封装结构，包括：
一芯片承载器，具有多个第一接点；
一芯片，具有一有源表面以及多个位于该有源表面上的焊垫，其中该些焊垫配置于该有源表面的一中心区域内；
多个凸块，配置于该些焊垫上，使该些第一接点与该些焊垫电性连接；
一非导电胶体，配置于该芯片与该芯片承载器之间以包覆该些凸块；以及
一挡墙，配置于该芯片与该芯片承载器之间，且位于被该非导电胶体包覆的该些凸块周边，其中该挡墙与该有源表面的部分区域接触。
2.如权利要求1所述的覆晶封装结构，其特征在于，该芯片承载器包括一可挠性电路板。
3.如权利要求2所述的覆晶封装结构，其特征在于，该可挠性电路板具有多条铜箔引线，且该些第一接点为该些铜箔引线的端部。
4.如权利要求1所述的覆晶封装结构，其特征在于，该挡墙包括多个条状阻挡图案，且各该条状阻挡图案的边缘与该芯片的边缘切齐。
5.如权利要求1所述的覆晶封装结构，其特征在于，该挡墙包括一环状阻挡图案，且该环状阻挡图案的外缘与该芯片的边缘切齐。
6.如权利要求1所述的覆晶封装结构，其特征在于，该挡墙的材质包括二阶段热固性胶体或防焊材料。
7.如权利要求1所述的覆晶封装结构，其特征在于，该非导电胶体与该挡墙连接。
8.如权利要求1所述的覆晶封装结构，其特征在于，该芯片承载器具有多个第二接点，且该些第一接点与该些第二接点分别位于该芯片承载器的二相对表面上并对应电性连接。
9.一种覆晶封装制程，包括：
提供一芯片，该芯片具有一有源表面以及多个位于该有源表面上的焊垫；
于该芯片的该些焊垫上形成多个凸块；
于该有源表面上形成一挡墙，该挡墙避开该些凸块形成区域围出一区块；
于该区块内的该有源表面上形成一非导电胶体，以包覆该些凸块；以及
令该芯片通过该些凸块与一芯片承载器电性连接。
10.如权利要求9所述的覆晶封装制程，其特征在于，该挡墙的材质包括二阶段热固性胶体，而令该芯片与该芯片承载器电性连接的方法包括：
部分固化该二阶段热固性胶体，以使该二阶段热固性胶体形成B阶胶体；
翻转该芯片，以使该芯片透过该些凸块与该芯片承载器电性连接；以及
固化该B阶胶体与该非导电胶体，使该芯片粘着于该芯片承载器上。
11.如权利要求9所述的覆晶封装制程，其特征在于，该挡墙的材质包括防焊材料，而令该芯片与该芯片承载器电性连接的方法包括：
翻转该芯片，以使该芯片透过该些凸块与该芯片承载器电性连接；以及
固化该非导电胶体，使该芯片粘着于该芯片承载器上。
12.一种覆晶封装制程，包括：
提供一芯片，该芯片具有一有源表面以及多个位于该有源表面上的焊垫；
于该芯片的该些焊垫上形成多个凸块；
于一芯片承载器上形成一挡墙；
于该挡墙所围出的一区块内的该芯片承载器上形成一非导电胶体；以及
令该芯片通过该些凸块与该芯片承载器电性连接，以使该非导电胶体包覆该些凸块，且该挡墙位于被该非导电胶体包覆的该些凸块周边。
13.如权利要求12所述的覆晶封装制程，其特征在于，该挡墙的材质包括二阶段热固性胶体，而令该芯片与该芯片承载器电性连接的方法包括：
部分固化该二阶段热固性胶体，以使该二阶段热固性胶体形成B阶胶体；
翻转该芯片，以使该芯片通过该些凸块与该芯片承载器电性连接；以及
固化该B阶胶体与该非导电胶体，使该芯片粘着于该芯片承载器上。
14.如权利要求12所述的覆晶封装制程，其特征在于，该挡墙的材质包括防焊材料，而令该芯片与该芯片承载器电性连接的方法包括：
翻转该芯片，以使该芯片通过该些凸块与该芯片承载器电性连接；以及
固化该非导电胶体，使该芯片粘着于该芯片承载器上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200810092121 CN101552245B (zh) | 2008-04-03 | 2008-04-03 | 覆晶封装制程 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200810092121 CN101552245B (zh) | 2008-04-03 | 2008-04-03 | 覆晶封装制程 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101552245A true CN101552245A (zh) | 2009-10-07 |
| CN101552245B CN101552245B (zh) | 2010-12-01 |
Family
ID=41156367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200810092121 Expired - Fee Related CN101552245B (zh) | 2008-04-03 | 2008-04-03 | 覆晶封装制程 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101552245B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102110666A (zh) * | 2010-11-23 | 2011-06-29 | 威盛电子股份有限公司 | 集成电路芯片封装及实体层介面排列 |
| CN103594387A (zh) * | 2012-08-16 | 2014-02-19 | 英飞凌科技股份有限公司 | 焊盘侧壁间隔和制造焊盘侧壁间隔的方法 |
| CN111696874A (zh) * | 2019-03-15 | 2020-09-22 | 南茂科技股份有限公司 | 芯片封装结构及其制作方法 |
| CN112638025A (zh) * | 2019-10-08 | 2021-04-09 | 南茂科技股份有限公司 | 可挠性线路基板及薄膜覆晶封装结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6555412B1 (en) * | 1999-12-10 | 2003-04-29 | Micron Technology, Inc. | Packaged semiconductor chip and method of making same |
| CN100403532C (zh) * | 2005-08-19 | 2008-07-16 | 南茂科技股份有限公司 | 散热型球格阵列封装结构 |
-
2008
- 2008-04-03 CN CN 200810092121 patent/CN101552245B/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102110666A (zh) * | 2010-11-23 | 2011-06-29 | 威盛电子股份有限公司 | 集成电路芯片封装及实体层介面排列 |
| CN102110666B (zh) * | 2010-11-23 | 2012-12-12 | 威盛电子股份有限公司 | 集成电路芯片封装及实体层介面排列 |
| CN103594387A (zh) * | 2012-08-16 | 2014-02-19 | 英飞凌科技股份有限公司 | 焊盘侧壁间隔和制造焊盘侧壁间隔的方法 |
| CN111696874A (zh) * | 2019-03-15 | 2020-09-22 | 南茂科技股份有限公司 | 芯片封装结构及其制作方法 |
| CN112638025A (zh) * | 2019-10-08 | 2021-04-09 | 南茂科技股份有限公司 | 可挠性线路基板及薄膜覆晶封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101552245B (zh) | 2010-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100499289B1 (ko) | 패턴 리드를 갖는 반도체 패키지 및 그 제조 방법 | |
| US20040178508A1 (en) | Stacked semiconductor device | |
| US20080237887A1 (en) | Semiconductor die stack having heightened contact for wire bond | |
| US7749806B2 (en) | Fabricating process of a chip package structure | |
| JP2001217388A (ja) | 電子装置およびその製造方法 | |
| US6337226B1 (en) | Semiconductor package with supported overhanging upper die | |
| CN101552245B (zh) | 覆晶封装制程 | |
| US6781221B2 (en) | Packaging substrate for electronic elements and electronic device having packaged structure | |
| US7554197B2 (en) | High frequency IC package and method for fabricating the same | |
| CN101770994A (zh) | 具有金属突点的半导体封装基板 | |
| US8187922B2 (en) | Low cost flexible substrate | |
| US7960214B2 (en) | Chip package | |
| JP2870533B1 (ja) | 半導体装置およびその製造方法 | |
| US20080242076A1 (en) | Method of making semiconductor die stack having heightened contact for wire bond | |
| CN101625986B (zh) | 芯片封装结构制程 | |
| JP2008198916A (ja) | 半導体装置及びその製造方法 | |
| TW200941651A (en) | Flip chip package structure and process thereof | |
| WO2008121552A2 (en) | Semiconductor die stack having heightened contact for wire bond | |
| CN216563093U (zh) | 封装模组 | |
| US6420210B2 (en) | Semiconductor device and method for manufacturing the same | |
| TWI393197B (zh) | 晶片封裝 | |
| CN101740410B (zh) | 芯片封装结构的制程 | |
| KR100394775B1 (ko) | 와이어본딩 방법 및 이를 이용한 반도체패키지 | |
| JP3457547B2 (ja) | 半導体装置およびその製造方法ならびにフィルムキャリア | |
| CN101281895A (zh) | 电路板嵌埋有半导体芯片的电性连接结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101201 Termination date: 20200403 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |