CN101545947B - 通用于多种产品的老化测试板及老化测试方法 - Google Patents

Abstract

本发明提供一种通用于多种产品的老化测试板及老化测试方法，其上设有集线板插接区，而利用改变插入其中的集线板来代替先前技术中的更换整个老化测试板方案，降低测试成本的同时提高了测试效率。该老化测试板包括：集线板，集成有一测试周边电路；芯片插接区，具有多个芯片插座，以插接待测试芯片；集线板插接区，具有一个或多个集线板插座，以插接一个或多个集线板，该集线板插接区电性连接于上述芯片插接区，以使得所插接的集线板与待测试芯片电性连接，其中插接于集线板插接区的集线板集成有与芯片插接区所插接的芯片相匹配的测试周边电路。

Description

通用于多种产品的老化测试板及老化测试方法

技术领域

本发明涉及一种集成电路测试板及测试方法，特别是涉及一种通用于多种产品的老化测试板及老化测试方法。

背景技术

老化测试广泛应用于集成电路可靠性测试领域，老化测试板插入测试机台后，可通过其内集成的测试通道电路将信号引到被测芯片的引脚上。而被测芯片种类繁多，其封装类型以及引脚的排列不同，故针对不同类型的被测芯片，需要使用不同的老化测试板。目前老化测试板的设计与制造成本较高，如此就需要一系列的老化测试板来匹配各种封装类型的芯片，带来了很高的测试成本；同时针对某些产品，需提前订制老化测试板，准备周期较长，降低的测试效率。

为此，如何解决现有老化测试中成本高，效率低的问题已成为业界研究的重要课题。

发明内容

本发明的目的在于提供一种通用于多种产品的老化测试板，以解决现有老化测试中成本高，效率低的问题。

本发明的另一目的在于提供一种老化测试方法，以解决现有老化测试中成本高，效率低的问题。

为此，本发明提供一种通用于多种产品的老化测试板，与测试机台相连而用于不同封装类型的多种芯片的测试，该老化测试板包括：集线板，集成有一测试周边电路；芯片插接区，具有多个芯片插座，以插接待测试芯片；集线板插接区，具有一个或多个集线板插座，以插接一个或多个集线板，该集线板插接区电性连接于上述芯片插接区，以使得所插接的集线板与待测试芯片电性连接，其中插接于集线板插接区的集线板集成有与芯片插接区所插接的芯片相匹配的测试周边电路。

进一步的，插接于集线板插接区的集线板的个数与芯片插接区所插接的芯片的类型数相一致。

进一步的，上述集线板包括：第一接脚区，电性连接测试机台信号；第二接脚区，电性连接待测试芯片引脚，其中测试周边电路电性连接第一接脚区与第二接脚区。

进一步的，上述芯片插接区的多个芯片插座相互并联，以插接同一种类型的待测试芯片。

进一步的，上述集线板插接区具有一个集线板插座，插接有与待测试芯片相匹配的集线板。

进一步的，上述芯片插接区的多个芯片插座分为若干组，且相同组的芯片插座相互并联且插接相同类型的待测试芯片，不同组的芯片插座插接不同类型的待测试芯片。

进一步的，上述相同组的芯片插座位于芯片插接区同一排或者同一列的位置上。

进一步的，上述集线板插接区具有多个集线板插座，且每个集线板插座电性连接于一组芯片插座且插接有与所连接组芯片插座上的待测试芯片相匹配的集线板。

进一步的，所述的通用于多种产品的老化测试板还包括：测试信号连接区，以引入外接测试信号。

本发明另提供一种老化测试方法，用于不同封装类型的多种芯片的测试，该方法包括如下步骤：针对不同封装类型的待测试芯片，将与之匹配的测试周边电路集成于不同的集线板中；于老化测试板上设置多个相互并联的芯片插座，以插置同一类型的待测试芯片；于老化测试板上设置一个集线板插座，以插置集线板，其中该集线板插座与上述芯片插座电性连接；将同一类型的待测试芯片插入上述芯片插座；将与待测芯片相匹配的集线板插入上述集线板插座；将老化测试板与测试机台相连接，以通过集线板将测试信号引入待测试芯片引脚进行测试。

进一步的，所述的老化测试方法还包括：当更换插接于芯片插座的待测试芯片的类型时，同时更换插接于集线板插座的集线板以匹配待测试芯片。

本发明另提供一种老化测试方法，用于不同封装类型的多种芯片的测试，该方法包括如下步骤：针对不同封装类型的待测试芯片，将与之匹配的测试周边电路集成于不同的集线板中；于老化测试板上设置多组芯片插座，其中相同组的芯片插座相互并联以插接相同类型的待测试芯片，不同组的芯片插座用以插接不同类型的待测试芯片；于老化测试板上设置多个集线板插座，其中每个集线板插座电性连接于一组芯片插座以插接与所连接组芯片插座上的待测试芯片相匹配的集线板；将同一类型的待测试芯片插入同一组芯片插座且将不同类型的待测试芯片插入不同组芯片插座；根据每组芯片插座所插接的芯片类型，选择匹配的集线板插入对应的集线板插座；将老化测试板与测试机台相连接，以通过集线板将测试信号引入待测试芯片引脚进行测试。

进一步的，上述每组芯片插座是以列或行的形式设置于上述老化测试板上。

综上所述，本发明所提供的老化测试板设有集线板插接区，而利用改变插入其中的集线板来代替先前技术中的更换整个老化测试板方案，降低测试成本的同时提高了测试效率。

附图说明

图1为本发明一实施例所提供的老化测试板的集线板的平面示意图；

图2为本发明第一实施例所提供的老化测试板的结构示意图；

图3为本发明第一实施例所提供的老化测试方法的流程图；

图4本发明第二实施例所提供的老化测试板的结构示意图；

图5本发明第二实施例所提供的老化测试方法的流程图。

具体实施方式

为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。

本发明所提供的通用于多种产品的老化测试板，与测试机台相连而用于不同封装类型的多种芯片的测试，该老化测试板包括集成有测试周边电路的集线板，而集线板可插接于老化测试板的一集线板插接区，该集线板插接区具有一 个或多个集线板插座，即可插接一个或者多个集线板。该老化测试板还包括一芯片插接区，其具有多个芯片插座，以插接待测试芯片；其中插接于集线板插接区的集线板集成有与芯片插接区所插接的芯片相匹配的测试周边电路，且插接于集线板插接区的集线板的个数与芯片插接区所插接的芯片的类型数相一致。

请参考图1，其为本发明一实施例所提供的老化测试板的集线板的平面示意图。该集线板S具有与机台信号电性相连的第一接脚区S100以及与芯片引脚电性相连的第二接脚区S200，其间通过测试周边电路电性连接；而对于不同类型的测试芯片，根据测试芯片的引脚排列来集成所需的测试周边电路，而通过此电路将所需的机台信号引入测试芯片的引脚，其中对于测试周边电路的集成方法，已为本领域所熟知，在此不再赘述。

接下来以两个实施例详细描述本发明的实现情况：

实施例一：

请参考图2，其为本发明第一实施例所提供的老化测试板的结构示意图。该老化测试板的芯片插接区10具有多个相互并联的芯片插座12，其插接同一种类型的待测试芯片。而该老化测试板的集线板插接区20具有一个集线板插座22，插接有与待测试芯片相匹配的集线板S，即该集线板S所集成的测试周边电路与芯片插接区所插接的芯片相匹配。当需要测试另一种类型的芯片时，只需更换集线板S，而不需更换整个老化测试板，如此降低了测试成本，提高了测试效率。

相应的，本发明一实施例还提供一种老化测试方法，如图3所示。该方法用于不同封装类型的多种芯片的测试，包括以下步骤：

Step101：针对不同封装类型的待测试芯片，将与之匹配的测试周边电路集成于不同的集线板中；

Step102：于老化测试板上设置多个相互并联的芯片插座，以插置同一类型的待测试芯片；

Step103：于老化测试板上设置一个集线板插座，以插置集线板，其中该集线板插座与上述芯片插座电性连接；

Step104：将同一类型的待测试芯片插入上述芯片插座；

Step105：将与待测芯片相匹配的集线板插入上述集线板插座；

Step106：将老化测试板与测试机台相连接，以通过集线板将测试信号引入待测试芯片引脚进行测试。

此外，当更换插接于芯片插座的待测试芯片的类型时，同时更换插接于集线板插座的集线板以匹配待测试芯片。

实施例二：

请参考图4，其为本发明第二实施例所提供的老化测试板的结构示意图。该老化测试板的芯片插接区10具有多组芯片插座，在此以四组为例，分别为G1，G2，G3和G4。当然其组数并不以此为限，设计者可根据需要分为任意组。同组内的芯片插座相互并联，以插接相同类型的待测试芯片，而不同组的芯片插座插接不同类型的待测试芯片。相应的，老化测试板的集线板插接区20具有多个集线板插座22，其与芯片插座的组数相应，在此也以四个为例，分别插接有集线板S1，S2，S3和S4，其与每组芯片插座对应连接。即插接有集线板S1的集线板插座22与第一组芯片插座G1电性连接，且集线板S1集成有与第一组芯片插座G1所插置的芯片相匹配的测试周边电路；同理插接有集线板S2的集线板插座22与第二组芯片插座G2电性连接，且集线板S2集成有与第二组芯片插座G2所插置的芯片相匹配的测试周边电路，对于其他组在此不再赘述。此外，如图所示，相同组的芯片插座位于芯片插接区同一排或者同一列的位置上。

可见此老化测试板通用于多种类型的芯片的测试，相对于先前技术无需更换整个老化测试板，降低了测试成本，提高了测试效率。

相应的，本发明一实施例还提供一种老化测试方法，如图5所示。该方法用于不同封装类型的多种芯片的测试，包括以下步骤：

Step201：针对不同封装类型的待测试芯片，将与之匹配的测试周边电路集成于不同的集线板中；

Step202：于老化测试板上设置多组芯片插座，其中相同组的芯片插座相互并联以插接相同类型的待测试芯片，不同组的芯片插座用以插接不同类型的待测试芯片；

Step203：于老化测试板上设置多个集线板插座，其中每个集线板插座电性连接于一组芯片插座以插接与所连接组芯片插座上的待测试芯片相匹配的集线板；

Step204：将同一类型的待测试芯片插入同一组芯片插座且将不同类型的待测试芯片插入不同组芯片插座；

Step205：根据每组芯片插座所插接的芯片类型，选择匹配的集线板插入对应的集线板插座；

Step206：将老化测试板与测试机台相连接，以通过集线板将测试信号引入待测试芯片引脚进行测试。

此外，上述每组芯片插座可以是以列或行的形式设置于上述老化测试板上。

请合并参考图2与图4，在以上第一实施例与第二实施例中，为了引入测试机台的测试信号，该老化测试板还包括测试信号连接区30，以引入外接测试信号。

综上所述，本发明实施例所提供的老化测试板具有如下优点：

1.针对不同类型测试芯片而设计的集线板，可以满足不同类型芯片的测试要求，而无需更换整块老化测试板，从而降低了测试成本；

2.使得老化测试板可通用于多种产品的测试；

3.支持多引脚产品的测试解决方案；

4.将客户所需的测试电路集成到集线板中，而更好的满足了客户的订制需求；

5.缩短了测试周期，提高了测试效率。

以上仅为举例，并非用以限定本发明，本发明的保护范围应当以权利要求书所涵盖的范围为准。

Claims (13)

1.一种通用于多种产品的老化测试板，与测试机台相连而用于不同封装类型的多种芯片的测试，其特征是，包括：

集线板，集成有一测试周边电路；

芯片插接区，具有多个芯片插座，以插接待测试芯片；

集线板插接区，具有一个或多个集线板插座，以插接一个或多个集线板，该集线板插接区电性连接于上述芯片插接区，以使得所插接的集线板与待测试芯片电性连接，

其中插接于集线板插接区的集线板集成有与芯片插接区所插接的芯片相匹配的测试周边电路。

2.根据权利要求1所述的通用于多种产品的老化测试板，其特征是，其中插接于集线板插接区的集线板的个数与芯片插接区所插接的芯片的类型数相一致。

3.根据权利要求1所述的通用于多种产品的老化测试板，其特征是，其中上述集线板包括：

第一接脚区，电性连接测试机台信号；

第二接脚区，电性连接待测试芯片引脚，

其中测试周边电路电性连接第一接脚区与第二接脚区。

4.根据权利要求1所述的通用于多种产品的老化测试板，其特征是，其中上述芯片插接区的多个芯片插座相互并联，以插接同一种类型的待测试芯片。

5.根据权利要求4所述的通用于多种产品的老化测试板，其特征是，其中上述集线板插接区具有一个集线板插座，插接有与待测试芯片相匹配的集线板。

6.根据权利要求1所述的通用于多种产品的老化测试板，其特征是，其中上述芯片插接区的多个芯片插座分为若干组，且相同组的芯片插座相互并联且插接相同类型的待测试芯片，不同组的芯片插座插接不同类型的待测试芯片。

7.根据权利要求6所述的通用于多种产品的老化测试板，其特征是，其中上述相同组的芯片插座位于芯片插接区同一排或者同一列的位置上。

8.根据权利要求6所述的通用于多种产品的老化测试板，其特征是，其中上述集线板插接区具有多个集线板插座，且每个集线板插座电性连接于一组芯片插座且插接有与所连接组芯片插座上的待测试芯片相匹配的集线板。

9.根据权利要求1所述的通用于多种产品的老化测试板，其特征是，还包括：

测试信号连接区，以引入外接测试信号。

10.一种老化测试方法，用于不同封装类型的多种芯片的测试，其特征是，包括如下步骤：

针对不同封装类型的待测试芯片，将与之匹配的测试周边电路集成于不同的集线板中；

于老化测试板上设置多个相互并联的芯片插座，以插置同一类型的待测试芯片；

于老化测试板上设置一个集线板插座，以插置集线板，其中该集线板插座与上述芯片插座电性连接；

将同一类型的待测试芯片插入上述芯片插座；

将与待测芯片相匹配的集线板插入上述集线板插座；

将老化测试板与测试机台相连接，以通过集线板将测试信号引入待测试芯片引脚进行测试。

11.根据权利要求10所述的老化测试方法，其特征是，还包括：

当更换插接于芯片插座的待测试芯片的类型时，同时更换插接于集线板插座的集线板以匹配待测试芯片。

12.一种老化测试方法，用于不同封装类型的多种芯片的测试，其特征是，包括如下步骤：

针对不同封装类型的待测试芯片，将与之匹配的测试周边电路集成于不同的集线板中；

于老化测试板上设置多组芯片插座，其中相同组的芯片插座相互并联以插接相同类型的待测试芯片，不同组的芯片插座用以插接不同类型的待测试芯片；

于老化测试板上设置多个集线板插座，其中每个集线板插座电性连接于一组芯片插座以插接与所连接组芯片插座上的待测试芯片相匹配的集线板；

将同一类型的待测试芯片插入同一组芯片插座且将不同类型的待测试芯片插入不同组芯片插座；

根据每组芯片插座所插接的芯片类型，选择匹配的集线板插入对应的集线板插座；

将老化测试板与测试机台相连接，以通过集线板将测试信号引入待测试芯片引脚进行测试。

13.根据权利要求12所述的老化测试方法，其特征是，其中上述每组芯片插座是以列或行的形式设置于上述老化测试板上。

Images