CN101540766A - 一种基于FPGA实现ATM-over-SDH协议处理的装置 - Google Patents
一种基于FPGA实现ATM-over-SDH协议处理的装置 Download PDFInfo
- Publication number
- CN101540766A CN101540766A CN200910103714A CN200910103714A CN101540766A CN 101540766 A CN101540766 A CN 101540766A CN 200910103714 A CN200910103714 A CN 200910103714A CN 200910103714 A CN200910103714 A CN 200910103714A CN 101540766 A CN101540766 A CN 101540766A
- Authority
- CN
- China
- Prior art keywords
- module
- atm
- fpga
- cell
- physical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明请求保护一种基于FPGA实现ATM－over－SDH协议处理的装置，涉及通信技术领域，本发明以FPGA为控制处理核心，实现SDH链路中ATM数据的采集，并完成从ATM物理层到AAL层的协议处理，本发明采用的技术方案具体为，FPGA模块控制物理层处理模块完成STM－1帧和ATM信元之间的转换，并负责ATM适配层处理；UTOPIA2接口提供物理层处理模块和FPGA模块之间的ATM信元透明传输通道，由FPGA采用IP核实现PCI CORE模块的PCI接口电路，提供符合PCI 2.3规范的总线接口。作为3G网络测试仪的目标数据来源，满足日益广泛的网络协议测试需求。
Description
技术领域
本发明涉及通信技术领域，尤其涉及ATM技术，具体是在基于STM-1光接口的3G网络中实现ATM数据采集。
背景技术
ATM是一项国际标准的电信传输技术，它使用多路复用技术、交换技术以及分段/重组操作等技术来提供高速率、低延时的多路复用交换网络，以支持各种类型的用户应用，如语音、数据和视频应用等。ATM在ATM适配层(AAL)为面向连接和无连接的可变比特率应用提供会聚功能。目前，3G接入网中的主要接口几乎全部采用ATM技术，因此ATM数据采集的研究开发有着重要的现实意义，本发明涉及基于STM-1光接口的ATM数据采集。
目前国际上已经出现了一些ATM数据采集的设备，其实现原理大致可归结为采用网络处理器、专用拆装子层处理芯片以及软件包来实现AAL层协议处理功能三大类型。基于网络处理器是利用微码实现AAL层协议处理，是一种软件实现方案，处理速度受限，且成本较高；专用拆装子层处理芯片一般功能固定，灵活性比较差，如果用户需要完成某些特定的功能，就需要和芯片供应商联系定制符合用户要求的芯片，这样势必会增加成本，增大开销；采用纯软件实现会占用有限的主机微处理器资源，对系统的实时性造成一定影响。
发明内容
针对现有技术中存在的上述缺陷，本发明设计一种基于FPGA实现ATM-over-STM-1(STM-1承载ATM)协议处理的装置，以FPGA为控制处理核心，实现SDH链路中ATM数据的采集，并完成从ATM物理层到AAL层的协议处理，作为3G网络测试仪的目标数据来源，满足日益广泛的网络协议测试需求。
本发明解决上述技术问题的技术方案是：利用FPGA对物理层芯片进行配置，使其完成STM-1帧和ATM信元之间的转换，同时FPGA实现与物理层处理芯片的通用ATM测试和操作物理接口(UTOPIA2接口)逻辑功能，从物理层处理芯片正确接收ATM信元，物理层处理芯片与光电转换器组成物理层处理模块，负责从链路接收STM-1光信号并完成ATM信元的提取与物理层处理，并通过UTOPIA2接口与FPGA进行ATM信元发送。
具体包括，物理层处理模块、通用ATM测试和操作物理接口UTOPIA2接口、FPGA模块，FPGA模块控制物理层处理模块完成STM-1帧和ATM信元之间的转换，并负责ATM适配层处理；UTOPIA2接口提供物理层处理模块和FPGA模块之间的ATM信元透明传输通道，由FPGA采用IP核实现PCI CORE模块的PCI接口电路，提供符合PCI 2.3规范的总线接口。其ATM适配层处理具体包括，AAL层处理模块将所接收的ATM信元的VPI/VCI值与数据表中数据进行查找对比，判断其信元类型，按照不同信元类型送入相应的AAL2处理模块或AAL5处理模块根据AAL2协议和AAL5协议对信元进行重组和拆装处理；PCI CORE模块采用IP核实现信元传输；
SDRAM控制器模块根据SDRAM的读写时序要求写入和读出ATM信元；物理层芯片配置模块采用硬件描述语言对物理层芯片进行配置，通过配置内置寄存器来设定物理层芯片的运行模式。UTOPIA2 IP核包括一个单独的发射模块和接收模块；支持多PHY运行模式，支持多达31个物理层器件的信元级别通信。本发明以FPGA为控制处理核心，实现SDH链路中ATM数据的采集，并完成从ATM物理层到AAL层的协议处理，作为3G网络测试仪的目标数据来源，满足日益广泛的网络协议测试需求。该方案采用纯硬件的方式实现，处理速度高、灵活性好。
附图说明
图1为ATM-over-SDH协议处理装置硬件功能框图
图2为FPGA内部功能模块图
图3为UTOPIA Level 2 Master IP核方框图
具体实施方式
本装置在现场工作中可从SDH链路上采集两路STM-1光信号，经光电转换后分别送到两片物理层芯片处理为ATM信元，将ATM信元送入FPGA完成ATM信元的重组/拆分，经过重组/拆分的ATM信元数据送入SDRAM(同步动态存储器)中进行存储，并通过FPGA(现场可编程门阵列)中的FIFO(先进先出)经PCI总线传输到PC机的内存中作进一步分析与处理。FPGA对物理层芯片进行配置，使其完成STM-1帧到ATM接收和ATM到STM-1帧的发送过程，此过程中关于如何将物理层芯片配置成ATM-over-STM-1的工作模式可以由物理层芯片的数据单给出，并由FPGA实现。
以下结合附图和具体实例对本发明的具体实施方式进行说明：
ATM-over-SDH协议处理装置包括物理层处理模块、UTOPIA2接口、FPGA模块和同步动态随机存取存储器(SDRAM)，其功能原理框图如图1所示。
物理层处理模块由物理层处理芯片与光电转换器组成，在FPGA模块的控制下，从SDH链路上采集的STM-1光信号，经光电转换后送入物理层处理芯片完成STM-1帧和ATM信元之间的转换；UTOPIA2接口提供物理层处理模块和FPGA模块之间的ATM信元透明传输通道；FPGA模块对ATM-over-SDH协议处理装置进行整体控制，并具体负责ATM适配层处理。
FPGA模块完成适配层处理，具体包括AAL层处理模块、PCI CORE模块、SDRAM控制器模块、物理层芯片配置模块，其功能模块示意图如图2所示。
由上层控制软件在AAL层处理模块内部设置一个数据表，将所接收的ATM信元的VPI/VCI值与数据表中数据进行查找对比，由信元类型判断模块对其进行判断该ATM信元为AAL2信元类型或AAL5信元类型，按照不同信元类型送入相应的AAL2处理模块或AAL5处理模块，分别根据AAL2协议和AAL5协议对AAL2信元或AAL5信元进行重组，和拆装处理。
由FPGA实现PCI CORE(PCI接口的IP核形式)模块的PCI接口电路，提供符合PCI 2.3规范的总线接口，该模块采用IP核实现，简化了逻辑设计的大量任务。SDRAM控制器模块根据SDRAM的读写时序要求，处理控制信号和刷新的操作，完成对SDRAM数据(经重组或拆装的ATM信元)的正确写入和读出ATM信元。物理层芯片配置模块，上电后对物理层芯片内部寄存器进行初始化配置。采用硬件描述语言的方式对物理层芯片进行配置，通过配置内置寄存器来设定物理层芯片的运行模式，即在FPGA内部设置一独立模块实现物理层芯片微处理器控制口的读写时序及配置语句的先后关系，向物理层芯片写入控制程序，以达到修改寄存器实现对物理层芯片模式配置的目的。SDRAM用于ATM信元缓存，可采用4片HY57V561620芯片，规格是4bank*4m*16bits，总共容量为128Mbyte。ATM-over-SDH协议处理的装置采用符合PCI 2.3规范的32位通用型PCI接口完成装置与主机的交互。
如图1中所示，FPGA模块和物理层处理芯片之间的ATM信元是经过UTOPIA2接口传输的。UTOPIA2接口数据宽度可为16比特，最高传输速率可达52MHZ。具体传输过程为，物理层处理芯片作为FPGA的从设备，对发送方，当某一块物理层芯片在被轮询到时，恰好有空闲的接收缓存，则该物理层芯片向FPGA发出一个发送信元有效TCA信号(高电平有效，由PHY层提供，指示PHY层可以接收从ATM层传输来的一个完整的信元)。如果此时FPGA模块有信元要发，就置发送使能TENB有效(低电平有效，由ATM层提供，说明允许ATM层向PHY层传输有效信元)。同时发出发送信元开始TSOC信号(高电平有效，由ATM层提供，指示TDAT开始从ATM层向PHY层传输第一个有效字节)，表示信元开始发送，在数据线TDAT[0-15](从ATM层向PHY层传输待发送的以字节为传输宽度的数据线)上发送信元数据。相似地，在接收方向，FPGA模块向物理层芯片发出地址轮询信号，当有信元要发送时，物理层处理芯片向FPGA发出接收信元有效RCA(高电平有效，由物理层芯片PHY层提供，指示PHY层接收缓冲区中有一个完整的信元可向ATM层传输)信号。如果FPGA有空闲的缓存时，就将发送使能RENB置为有效，低电平有效，由ATM层提供，指示下一个时钟周期可以对RDAT和RSOC采样。在此有效期间，物理层芯片发出信元接收开始RSOC信号，高电平有效，PHY层提供，指示RDAT开始从PHY层向ATM层传输第一个有效字节，表示信元传送开始，信元数据开始在数据线RDAT[0-15](从PHY层向ATM层传输接收到的以字节为传输宽度的数据线)上传输。
可采用Altera公司的IP核实现通用ATM测试和操作物理接口UTOPIA2接口和对SDRAM的控制。设置UTOPIA Level 2 Master IP核专门用于异步转移模式中ATM层设备使用标准UTOPIA Level 2总线与物理层器件进行数据的发送和接收。
如图3所示为UTOPIA Level 2 Master IP核方框图。该IP核负责和物理层处理芯片间ATM信元的正确接收和发送。UTOPIA2 IP核包括一个单独的发射模块和接收模块；支持多PHY运行模式，支持多达31个物理层器件的信元级别通信；发送模块通过轮询方式确定可以接收的物理层芯片，并将接收自ATM层设备的信元通过ATM重组模块进行重组送入UTOPIA2接口主设备逻辑，经标准UTOPIA Level 2总线发送至相应物理层器件，通过UTOPIA2接口从设备逻辑进行处理送入物理层处理，从端口PORT1、PORT2输出，同时使用奇偶校验保证传输的准确性。接收方向原理类似。
本发明以FPGA为控制处理核心，实现SDH链路中ATM数据的采集，并完成从ATM物理层到AAL层的协议处理，作为3G网络测试仪的目标数据来源，满足日益广泛的网络协议测试需求。
Claims (5)
1.一种基于FPGA实现ATM-over-SDH协议处理的装置，包括，物理层处理模块、通用ATM测试和操作物理接口UTOPIA2接口、FPGA模块，其特征在于，FPGA模块控制物理层处理模块完成STM-1帧和ATM信元之间的转换，并负责ATM适配层处理；UTOPIA2接口提供物理层处理模块和FPGA模块之间的ATM信元透明传输通道，由FPGA采用IP核实现PCI CORE模块的PCI接口电路，提供符合PCI 2.3规范的总线接口。
2.根据权利要求1所述的装置，其特征在于，物理层处理模块由物理层处理芯片与光电转换器组成。
3.根据权利要求1所述的装置，其特征在于，FPGA模块包括AAL层处理模块、PCI CORE模块、SDRAM控制器模块、物理层芯片配置模块，AAL层处理模块将所接收的ATM信元的VPI/VCI值与数据表中数据进行查找对比，判断其信元类型，按照不同信元类型送入相应的AAL2处理模块或AAL5处理模块根据AAL2协议和AAL5协议对信元进行重组和拆装处理；PCI CORE模块采用IP核实现ATM信元传输；SDRAM控制器模块根据SDRAM的读写时序要求写入和读出ATM信元；物理层芯片配置模块采用硬件描述语言对物理层芯片进行配置，通过配置内置寄存器来设定物理层芯片的运行模式。
4.根据权利要求1所述的装置，其特征在于，设置UTOPIA2 IP核用于异步转移模式中ATM层设备使用标准UTOPIA Level 2总线与物理层器件进行数据发送和接收；UTOPIA2 IP核包括一个单独的发射模块和接收模块；支持多PHY运行模式，支持31个物理层器件的信元级别通信。
5.根据权利要求3所述的装置，其特征在于，物理层芯片向FPGA模块发出一个发送/接收信元有效信号，当FPGA模块有信元要发送，就置发送/接收使能有效，同时发出发送/接收信元开始信号，并在数据线TDAT上发送信元数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910103714A CN101540766A (zh) | 2009-04-29 | 2009-04-29 | 一种基于FPGA实现ATM-over-SDH协议处理的装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910103714A CN101540766A (zh) | 2009-04-29 | 2009-04-29 | 一种基于FPGA实现ATM-over-SDH协议处理的装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101540766A true CN101540766A (zh) | 2009-09-23 |
Family
ID=41123755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910103714A Pending CN101540766A (zh) | 2009-04-29 | 2009-04-29 | 一种基于FPGA实现ATM-over-SDH协议处理的装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101540766A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101834664A (zh) * | 2010-04-29 | 2010-09-15 | 西安电子科技大学 | 一种sdh多域综合测试装置及测试方法 |
| CN105812282A (zh) * | 2016-05-12 | 2016-07-27 | 苏州联视泰电子信息技术有限公司 | 一种基于fpga的atm分路合路装置 |
-
2009
- 2009-04-29 CN CN200910103714A patent/CN101540766A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101834664A (zh) * | 2010-04-29 | 2010-09-15 | 西安电子科技大学 | 一种sdh多域综合测试装置及测试方法 |
| CN101834664B (zh) * | 2010-04-29 | 2013-01-23 | 西安电子科技大学 | 一种sdh多域综合测试装置及测试方法 |
| CN105812282A (zh) * | 2016-05-12 | 2016-07-27 | 苏州联视泰电子信息技术有限公司 | 一种基于fpga的atm分路合路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101834664B (zh) | 一种sdh多域综合测试装置及测试方法 | |
| CN101540766A (zh) | 一种基于FPGA实现ATM-over-SDH协议处理的装置 | |
| US6094432A (en) | Apparatus for and method of segmenting and reassembling constant bit rate traffic in asynchronous transfer mode network | |
| US6430197B1 (en) | Asynchronous transfer mode (ATM) cell multiplexing/demultiplexing apparatus | |
| CN100403700C (zh) | 异步传输模式反向复用的测试方法及设备 | |
| RU98103163A (ru) | Терминальный адаптер для широкополосной цифровой сети с интеграцией служб | |
| KR100258764B1 (ko) | 에이티엠 계층과 물리 계층간의 셀전송 장치및 방법 | |
| KR100269261B1 (ko) | 에이티엠교환기가입자제어모듈의시험장치 | |
| KR100252502B1 (ko) | 비동기전달모드통신에서 유토피아 레벨1을 유토피아레벨2로변환하는 장치 | |
| KR100369792B1 (ko) | 비동기전송모드 시스템의 셀 처리 장치 및 방법 | |
| KR100307495B1 (ko) | Ｎｏ.7 신호방식을 수용하는 비동기전송모드 교환기 | |
| KR100212831B1 (ko) | Atm 어답터의 유토피아 송신접속장치 | |
| KR20010063835A (ko) | 디지털가입자회선 가입자 다중화정합모듈의비동기전송모드 셀 다중화장치 | |
| KR100285323B1 (ko) | 비동기 전송망의 송신용 에이에이엘2 변환장치 | |
| CN101188609B (zh) | 一种atm与ip的转换装置、系统及方法 | |
| KR100337640B1 (ko) | 이동통신 제어국에서 음성 트래픽의 변환 및 역변환 장치 | |
| CN101783976B (zh) | 一种支持utopia和pos-phy的接口和方法 | |
| KR0129179B1 (ko) | Sscop부계층에서 pdu 해석회로 | |
| KR100372876B1 (ko) | 에스티엠-4씨급 가입자 정합 장치 및 방법 | |
| KR100204488B1 (ko) | 유토피아 인터페이스에 있어서 분할 및 조립 계층의 아이들셀 제거장치 및 그 제거방법 | |
| KR100269260B1 (ko) | 에이티엠용 가입자 단말장치 | |
| KR100252500B1 (ko) | Atm 교환기의 프레임 릴레이 가입자 보드에 있어서 버스 중재회로 | |
| KR100393480B1 (ko) | 제어국 시스템내 망 정합 장치 | |
| KR100810372B1 (ko) | 통신 시스템의 디지털신호처리부에서 셀 처리 장치 | |
| KR100204489B1 (ko) | 유토피아 인터페이스에 있어서 분할 및 조립 계층의 아이들셀 제거장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20090923 |