CN101834664B - 一种sdh多域综合测试装置及测试方法 - Google Patents

Abstract

本发明公开一种SDH多域综合测试装置及测试方法，主要解决单台测试设备测试以SDH方式传输的ATM网络或采用HDLC协议封装的IP分组网络的网络性能。该装置主要包括测试数据处理器、SDH处理器和微机控制系统。该测试方法包括以下步骤：1)初始化该装置的工作模式；2)测试数据处理器产生相应工作模式的测试信元或分组，SDH处理器将其映射到SDH帧中，并发送到被测试网元；3)SDH处理器从环回的SDH帧中提取测试信元或分组；4)测试数据处理器对接收的测试信元或分组进行处理；5)微机控制系统分析与显示测试结果。本发明不仅能对单模或多模的多种速率的SDH网络进行测试，而且能实现单个设备测试ATM网络和分组网络的网络性能，操作简便，性价比高。

Description

一种SDH多域综合测试装置及测试方法

技术领域

本发明属于网络测试技术领域，主要涉及光纤通信中的SDH传送技术，尤其涉及一种SDH多域性能和指标的综合测试装置及测试方法。 

背景技术

随着全球宽带骨干网、接入网和用户驻地网的迅猛发展，网络为用户提供越来越多的宽带业务，所有这些业务都是以网际协议IP技术为基础，并通过同步数字体系/同步光网络SDH/SONET(Synchronous Digital Hierarchy/Synchronous Optical Network)光纤网传输到用户所在地。 

同步数字体系SDH是一种将复用、传输及交换融为一体、并由统一网管系统操作的综合信息传送网络，是由美国贝尔通信技术研究所提出来的同步光网络(SONET)演变而来。国际电信联盟ITU-T的前身国际电话电报咨询委员会CCITT于1988年接受了SONET概念并重新命名为SDH，使其成为不仅适用于光纤，也适用于微波和卫星传输的通用传输技术体制。SDH可实现网络有效管理、实时业务监控、动态网络维护、不同厂商设备间的互通等多项功能，能大大提高网络资源利用率、降低管理及维护费用、实现灵活可靠和高效的网络运行与维护，因此SDH在传送网中获得广泛的应用。 

近年来，已经日臻成熟的SDH技术的研究应用得到进一步开展，并取得了一系列重要成果，实现了SDH技术对多业务传送平台MSTP(Multi-Service Transport Platform)的支持。MSTP技术通过支持IP/ATM(Internet Protocol/Asynchronous Transfer Mode)等多业务处理，能有效的支持分组数据业务。现有SDH网络可以承载包括ATM、PPP/HDLC(Point to PointProtocol/High-level Data Link Control)、IP等多种类型的数据业务，因此开发具有多域综合测试能力的SDH测试仪具有重要的应用价值。 

伴随着SDH网络及网络设备的迅速发展，SDH网络测试技术与测试仪器也在逐步发展。目前国内外出现的SDH测试技术大致可以分为两大方面： 

1.第一类测试技术即SDH线路测试。SDH线路测试以SDH帧为测试对象，进行SDH线路测试，这类测试的主要测试项目包括：抖动和漂移测试、误码测试、定时、同步与时钟 测试、保护倒换测试、环回功能测试、开销和维护信号测试等内容； 

2.第二类测试技术即SDH业务测试。目前骨干网广泛采用的宽带数据传输标准主要有两种：一种是IP over ATM over SDH的异步传送方式，另一种是IP over SDH，这些设备在生产及运营过程中需要对SDH网络进行承载业务级别的性能测试。这类测试的主要测试项目包括：线路接口负载测试、连接数测试、信元/分组差错率、信元/分组丢失率、时延和抖动测试等内容。 

现有代表性的SDH测试仪主要有以下产品 

1)思博伦Smartbits200/2000/600(B)/6000(B/C)系列性能分析系统 

思博伦是世界先进的检测仪器公司，其通信测试仪功能强大完备，测试范围广泛覆盖现有网络，但其价格昂贵，国内用户使用也常常是以租借的方式。其推出的网络性能分析系统Smartbits系列测试仪可以对包括ATM网络、HDLC网络和以太网等多种网络展开各种性能测试。这些测试仪采用一网一卡的插卡式测试方案，在测试不同的网络时仍需更换不同的测试卡，操作繁琐，而且不具备时延和抖动测试功能；这类测试仪只能将测试结果通过计算机显示出来，也不能对测试结果作进一步的分析、比较；而且这些测试仪普遍存在体积庞大，占用大量空间，而且工作时噪音很大，影响其它正在进行的工作。 

2)安捷伦三合-测试仪N2X 

安捷伦也是享有盛誉的测试设备生产商，其通信测试仪与思博伦公司的测试仪一样也是功能强大完备，其最新推出的一款三合-的测试仪器N2X，该测试仪包括900系列路由器测试仪、用于SONET的OmniBER XM测试仪和存储区域网络测试仪的功能。N2X具备一个专用40Gb OC-768端口，可用于高速光纤连接，具备通用2层多协议标签交换MPLS(Multi-Protocol Label Switch)的测试能力，ATM测试和分组网络测试虽然不是主要测试功能，但仍然非常强大。但该设备存在操作复杂，价格昂贵的缺点，一般用户都是从通信设备租赁商短期租用该设备，而且必须寻求技术支持。 

以上这些测试仪都是由国外公司生产，其中一些功能如SONET测试不符合我国实际需求，而且实际使用中存在操作繁琐，功能大量冗余，体积庞大，价格昂贵，不能单卡对多种类型网络进行测试，不能单卡测试时延，没有对测试结果作分析和比较等进一步处理等缺点。 

发明内容

本发明针对现有的SDH测试设备操作繁琐、测试分析比较能力差、体积庞大和价格昂贵等缺点，提供一种SDH多域综合测试装置及测试方法，具有单卡实现多网域、多功能测试的特点和较强的测试分析能力，具备价格低廉、体积小巧和操作简便的优点。 

本发明的SDH网络是指利用SDH方式进行传输的ATM网络或采用HDLC协议进行封装的IP分组网络。 

本发明所提供的SDH多域综合测试装置，包括测试数据处理器、SDH处理器、微机控制系统和光模块；所述测试数据处理器用于生成和接收测试信元/分组并发送到SDH处理器，对从SDH处理器接收的测试信元/分组进行处理，将测试结果送微机控制系统；SDH处理器用于对测试信元/分组进行SDH处理，将SDH线路测试信息送微机控制系统；其中： 

所述的测试数据处理器基于FPGA(现场可编程门阵列，Field Programmable Gate Array)实现测试数据处理功能，FPGA内设AAL5(ATM适配层协议5，ATMAdaptation Layer 5)处理子模块、分组处理子模块、时延处理子模块、信元/分组调度子模块、测试报文产生模块、微机接口、UL1/2(UTOPIA Level 1/2)接口和UL3/PL3(UTOPIA Level 3/PoS-PHY Level 3)接口；其中： 

(1)AAL5处理子模块：是实现ATM适配层第5类协议的模块，用于生成普通数据测试信元，该模块仅在FPGA片内AAL5处理模式下工作，完成的主要功能包括：在发送方向上将从测试报文产生模块收到的测试数据报文封装为普通数据测试信元，写入到相应的FIFO(先进先出队列，First In First Out)中；在接收方向上将接收到的普通数据测试信元重装为测试数据报文，并进行CRC(循环冗余校验)校验；在此过程中该子模块完成信元和测试数据报文的连接级计数以及连接级CRC错误测试数据报文的计数，并将计数结果存放在相应的计数值存储器中，等待微机接口读取。 

(2)分组处理子模块：是实现高级数据链路控制协议的模块，用于生成普通数据测试分组，该模块仅在分组处理模式下工作，完成的主要功能包括：在发送方向上，该子模块从测试报文产生模块得到测试数据报文，将其封装为HDLC(高级数据链路控制，High Data Link Contrl)协议数据帧即普通数据测试分组，写入到相应的FIFO中；在接收方向上，该子模块对接收到的HDLC协议数据帧进行解封装处理，将其还原为测试数据报文并进行CRC校验。在此过程中该子模块完成CRC错误数据帧数的累计，并将计数结果存放在相应的计数值存储器中，等待微机接口读取。 

(3)时延处理子模块：该模块用于生成时延测试信元或时延测试分组(以下简写为“时延测试信元/分组”)，并将其写入到相对应的FIFO中；或从相对应的FIFO中读取时延测试信元或时延测试分组，并对其进行相关处理，从而获取测试网络的实时时延数据。 

(4)信元/分组调度子模块：在发送方向上，本模块完成时延测试信元/分组与普通数据测试信元/分组之间的优先级调度功能，保证优先发送时延测试信元/分组；在接收方向上，本 模块分离时延测试信元/分组与数据测试信元/分组，并将时延测试信元/分组与数据测试信元/分组写入到不同的FIFO中。 

(5)测试报文产生模块：用于产生测试数据报文，在测试时将该报文发送到AAL5处理子模块或分组处理子模块。在测试装置初始化时，通过微机接口将测试数据报文写入到该模块内部存储器中，并针对定量发送工作模式设置报文发送计数器。 

(6)微机接口：测试数据处理器与外部控制逻辑之间通信的数据、地址和控制三总线接口，微机控制系统通过该接口访问测试数据处理器内部的寄存器和相关RAM存储区。 

(7)UL1/2接口：用以与AAL5处理芯片进行信元传输，完成数据位宽变换。 

(8)UL3/PL3接口：用以与SDH处理芯片进行信元或分组传输。 

所述的SDH处理器，在测试数据流的发送方向上用以将测试数据处理器通过UL3/PL3接口发送过来的信元或分组映射到虚容器中，嵌入相应的开销字段封装为SDH数据帧并完成并串变换，最后通过光模块发送到光纤网络中；在测试数据流的接收方向上利用光模块从SDH光网络中接收SDH数据帧，对接收到的SDH数据帧进行串并变换，对SDH数据帧进行SDH处理，提取其有效载荷(即信元或分组)并送往UL3/PL3接口。 

所述的微机控制系统模块，在测试装置上电后，初始化SDH测试装置的各项参数，以确定测试装置的工作状态；在测试装置工作时，获取实时测试结果，并对测试结果进行处理；本模块可选用微型计算机或者ARM微控制器作为控制核心： 

(1)控制核心由微型计算机、PCI(Peripheral Component Interconnect，外围部件互连)总线转换模块和测试装置内部微机接口模块构成；计算机完成对测试装置的初始化和参数设置，通过PCI接口读取测试结果，经过分析处理后输出到显示界面进行显示； 

(2)控制核心由ARM微控制器、以太网控制器及以太网接口和测试装置内部微机接口模块构成；ARM微控制器完成对测试装置的初始化和参数配置，读取各模块的测试结果数据，经过分析处理后输出到显示界面进行显示；通过以太网口可以与ARM微控制器建立通信，改变测试装置的初始化和参数配置。 

所述的时延处理子模块生成的时延测试信元依次由信元头、时间戳、填充域和校验码字段组成。本发明通过设置信元头中的载荷类型PT字段PT＝111B(2进制)来标识该信元是时延测试信元，并在载荷域中划分出时间戳、填充域和校验码字段。 

上述SDH多域综合测试装置生成的时延测试分组或普通数据测试分组采用HDLC无编号帧格式，并在载荷字段中划分出载荷类型标识字段用于区分时延测试分组和普通数据测试分组。时延测试分组或普通数据测试分组依次由Flag、地址域、控制域、载荷字段和CRC校 验字段组成。通过设置载荷字段中的帧载荷类型字段FPT＝0xAA(10101010B)来标识某个测试分组是时延测试分组，其有效载荷中插入的内容是时间戳；用FPT＝0x55(01010101B)来标识某个测试分组是数据测试分组，其有效载荷中插入的内容是测试数据报文。 

本测试装置还提供了一种基于SDH多域综合测试装置的测试方法，包括发送和接收两个过程，其中： 

所述发送过程包括以下步骤： 

(1)微机控制系统完成测试装置的初始化及必要的参数设置，并对SDH处理器等处理模块的相关寄存器赋初值，根据设定的工作速率和被测试设备的光纤模式为测试装置选用合适的光模块； 

(2)设置待发送测试数据报文的内容； 

(3)设置测试装置工作模式为AAL5处理模式或分组处理模式，在AAL5处理模式下继续设置FPGA片内AAL5处理模式或AAL5芯片处理模式；在以上所述的三种不同的工作模式下再设置连续发送模式或定量发送模式。测试装置根据不同的工作模式使能不同的功能块，根据不同的发送模式来决定是否设定数据帧发送计数器。对定量发送模式设定数据报文发送计数器并设置初始值，当发送计数器为0时停止发送测试数据报文；对连续发送模式不设置计数器。 

(4)微机控制系统根据设置的参数，初始化测试装置。 

(5)测试报文产生模块根据不同的发送模式，将测试数据报文发送到AAL5处理子模块或分组处理子模块，包括两种情况： 

a)在连续发送模式下，测试报文产生模块直接将测试数据报文发送到AAL5处理子模块或分组处理子模块； 

b)在定量发送模式下，测试报文产生模块根据设置的数据报文发送计数器，每发送一帧测试数据报文，计数器自减1，当计数器为0时停止向AAL5处理子模块或分组处理子模块发送测试数据报文； 

(6)测试装置源端设备根据设置的测试数据报文，生成相应的普通数据测试信元或分组，并写入到相关发送FIFO中，普通数据测试信元用于对被测试设备进行一般性能测试，包括三种情况： 

a)在AAL5芯片处理模式下，AAL5处理芯片从微机控制系统接收测试数据报文，并对其进行AAL5处理，生成普通数据测试信元，通过UL1/2接口写入到测试装置内部相关FIFO中； 

b)在片内AAL5处理模式下，AAL5处理子模块对从测试报文产生模块收到的测试数据报文进行AAL5处理，生成普通数据测试信元，写入到测试装置内部相关FIFO中； 

c)在分组处理模式下，由分组处理子模块将从测试报文产生模块收到的测试数据报文封装为HDLC协议数据帧，生成普通数据测试分组，写入到测试装置内部相关FIFO中； 

(7)时延处理子模块生成当前时刻的时延测试信元/分组，并将其写入到相对应的FIFO中，时延测试信元/分组用于对被测试设备进行时延测试。 

(8)信元/分组调度子模块对时延测试信元/分组与普通数据测试信元/分组进行发送优先级调度，将用于测试的信元或分组发送到UL3/PL3接口。优先级调度保证优先发送时延测试信元/分组，在时延测试信元/分组的发送间隙发送普通数据测试信元/分组。 

(9)SDH处理器从UL3/PL3接口接收测试信元/分组，并将其映射到SDH数据帧中，将SDH数据帧完成并串变换后，通过光模块发送到待测试SDH设备中。 

所述接收过程包括以下步骤： 

(1)光模块从被测试设备中接收光信号，完成光电转换后送入SDH处理器； 

(2)SDH处理器对接收的SDH数据帧进行如下SDH处理： 

a)SDH处理器对接收的SDH数据帧进行开销处理，提取SDH帧的开销字节，给出各种线路告警信号，并通过相关接口输出处理结果。该处理结果中包含有该SDH线路的测试信息，也即SDH线路测试结果； 

b)SDH处理器从接收的SDH数据帧中提取的信元或分组，将有效的信元或分组送往UL3/PL3接口； 

(3)测试数据处理器从UL3/PL3接口接收测试信元或分组，信元/分组调度模块将时延测试信元/分组和普通数据测试信元/分组分类，并将它们分别写入相应的FIFO中； 

(4)时延处理子模块对接收的时延测试信元/分组进行相关处理，从而测得被测设备的时延，具体过程为： 

a)时延处理子模块从时延接收FIFO中读取时延测试信元/分组，同时向时钟锁存器发送一个数据锁存信号； 

b)时钟锁存器锁存当前时刻的计时时钟值T2； 

c)时延处理子模块提取该时延测试信元/分组的载荷，并对其进行CRC计算。若发生CRC校验错误，则丢弃该时延测试信元/分组，同时清空时钟锁存器；若校验正确，则是一次有效时延测试，提取该时延测试信元/分组的时间戳T1，并累计有效时延测试次数L； 

d)时延处理子模块将时钟锁存器锁存的当前时刻时钟值T2与该时间戳T1相减，求得 该时延测试信元/分组对应的传输时延τ； 

e)时延处理子模块内部比较器求出此次测试过程中的最大时延τ_max和最小时延τ_min； 

f)时延处理子模块累计所有测试时延之和τ_sum； 

g)时延处理子模块缓存测试结果，等待微机接口读取。 

(5)AAL5处理子模块或分组处理子模块对接收的普通数据测试信元或分组进行处理，包括三种情况： 

a)在AAL5芯片处理模式下，信元/分组调度模块将普通数据测试信元送往UL1/2接口，AAL5处理芯片从UL1/2接口读取普通数据测试信元，对普通数据测试信元进行AAL5处理，并对CRC校验错误的测试数据报文数进行计数，并暂存测试结果，等待微机控制系统读取； 

b)在片内AAL5处理模式下，信元/分组调度模块将普通数据测试信元送往AAL5处理子模块，AAL5处理子模块对普通数据测试信元进行AAL5处理，并对分属不同连接的普通数据测试信元进行发送信元和接收信元计数，对发送和接收的测试数据报文进行计数，对CRC校验错误的测试数据报文数进行计数，并暂存测试结果，等待微机控制系统读取； 

c)在分组处理模式下，信元/分组调度模块将普通数据测试分组送往分组处理子模块，分组处理子模块对其进行解封装处理，并对CRC校验错误的测试数据报文数进行计数，并暂存测试结果，等待微机控制系统读取。 

(6)微机控制系统从测试装置各处理模块读取测试结果，包括两种情况： 

a)微型计算机通过PCI接口从测试装置各处理模块读取测试结果，对测试结果进行分析和处理，并显示测试结果； 

b)ARM微控制器通过微机接口的数据、地址和控制三总线以及PCI接口从测试装置各处理模块读取测试结果，对结果进行分析和处理，并将测试结果输出到用户显示界面。 

上述基于SDH多域综合测试装置的测试方法，其中的AAL5处理过程包括发送和接收两个方向功能：在发送方向上，AAL5处理能将上层测试分组封装为普通数据测试信元；在接收方向上，AAL5处理能将普通数据测试信元还原为上层测试分组。 

上述基于SDH多域综合测试装置的测试方法，其中分组处理过程包括发送和接收两个方向：在发送方向上，分组处理子模块将测试报文产生模块产生的测试数据报文作为HDLC帧的有效载荷，封装为HDLC协议数据帧，在此过程中，对发送测试报文数TM进行计数；在接收方向上，分组处理子模块将HDLC帧的有效载荷提取出来，并根据FCS字段对该帧进行CRC校验，在此过程中，对接收测试报文数RM和CRC校验错误数据帧数EM进行计数。 

上述基于SDH多域综合测试装置的测试方法，发送过程第(8)步所述的信元/分组调度 子模块发送优先级调度的处理过程为：发送调度模块检测发送时延FIFO中是否包含有一个或一个以上完整的时延测试信元/分组：若没有，则将发送数据FIFO中的普通数据测试信元/分组发送到UL3/PL3接口；若有，则在发送完当前正在发送的信元/分组后，立即将发送时延FIFO中所有时延测试信元/分组发送到UL3/PL3接口。 

上述基于SDH多域综合测试装置的测试方法，接收过程第(3)步所述的信元/分组调度子模块将时延测试信元/分组和普通数据测试信元/分组分类的处理过程为： 

(1)在AAL5处理模式下，信元/分组调度模块查询每个信元的信元头中PT字段的值，将PT＝111B的时延测试信元写入接收时延FIFO，将PT≠111B的普通数据测试信元写入接收数据FIFO； 

(2)在分组处理模式下，信元/分组调度模块查询每个测试分组载荷字段中载荷类型标志字段FPT的值，将FPT＝0xAA的时延测试分组写入接收时延FIFO，将FPT＝0x55的数据测试分组写入接收数据FIFO。 

上述基于SDH多域综合测试装置的测试方法，其特征在于接收过程第(6)步所述的微机控制系统从时延测试信元/分组生成与处理模块读取的时延测试信息，计算平均时延τ_ave，在平均时延的基础上计算时延抖动jitter；从AAL5处理子模块、分组处理子模块或AAL5处理芯片读取信元或分组的计数信息，计算信元丢失率CLR、测试数据报文丢失率MLR和测试数据报文错误率MER，计算方法为： 

连接级信元丢失率CLR＝该连接的接收信元总数RCn/该连接的发送信元总数TCn 

                                                        ------(式1) 

测试数据报文丢失率MLR＝接收数据报文数RM/发送数据报文数TM 

                                                        ------(式2) 

测试数据报文错误率MER＝接收错误数据报文数EM/发送数据报文数TM 

                                                        ------(式3) 

本发明与现有技术对比具有如下特点： 

(1)与现有的一网一卡式的网络测试仪器(如：SmartBits200)相比，可实现一台SDH测试装置对ATM网络和使用HDLC协议封装的分组网络两种网络的测试，提高了测试效率，降低了操作难度； 

(2)与现有的一张测试卡只能测试一种速率等级网络的测试仪器(如：SmartBits6000)相比，实现了一台SDH测试装置对155.520Mb/s、622.20Mb/s和2.5Gb/s的不同速率等级的SDH网络的测量，提高了测试效率，充分利用了测试仪器的软硬件资源； 

(3)与采用固定式光电模块的测试仪器(如：AV5271ATM分析仪)相比，实现了一台 SDH测试装置对使用单模或多模光纤进行传输的SDH网络的测量，极大地增加了设备使用 的灵活性和可用性； 

(4)实现了一台SDH测试装置同时对SDH网络进行线路级测试和业务级测试，扩展了测试范围，增强了测试效果，使得测试内容更丰富、更全面； 

(5)与现有测试仪器(如：SmartBits200)相比，实现了一台SDH测试装置对时延和抖动的测量； 

(6)可根据使用要求选择使用测试装置内部的AAL5信元产生源，或者选择由外部输入测试使用的AAL5信元源，配置灵巧，更适于使用者的实际需要； 

(7)与国内目前最好的ATM网络测试仪器(AV5271ATM分析仪)155.520Mb/s的测试速率相比，最高2.5Gb/s的测试速率已经达到国际先进水平，国内领先。 

本发明克服了国内外以往SDH测试设备操作繁琐、测试分析比较能力差、体积庞大和价格昂贵的缺点，具有单卡实现多网域(ATM网络和HDLC分组网络)、多功能测试(SDH线路级测试和SDH业务级测试)和多速率等级(155.520Mb/s、622.20Mb/s和2.5Gb/s)测试的特点和较强的测试分析能力，具备价格低廉、体积小巧、操作简便和性价比高的优点。 

附图说明

图1是本发明的SDH多域综合测试装置结构示意图 

图2是本发明SDH多域综合测试装置的功能模块构成图 

图3是本发明SDH多域综合测试方法发送方向原理框图 

图4是本发明SDH多域综合测试方法接收方向原理框图 

图5是AAL5处理过程示意图，其中向下的箭头指示了AAL5处理的发送过程，向上的箭头指示了AAL5处理的接收过程 

图6是本发明SDH多域综合测试装置内部时延处理子模块的工作原理流程图，其中(a)是时延处理子模块发送方向流程图，(b)是时延处理子模块接收方向流程图 

图7是本发明信元/分组调度子模块的功能结构框图，其中(a)是信元/分组调度子模块发送方向的工作原理框图，(b)是信元/分组调度子模块接收方向的工作原理框图 

图8是本发明利用的SDH处理器的功能模块构成图 

图9是测试分组封装格式图，图中标明了数据测试分组与时延测试分组两种不同测试分组的具体帧格式 

图10是用于SDH测试的信元格式图，其中(a)是时延测试信元封装格式图，(b)是普通数据测试信元封装格式图 

具体实施方式

以下结合附图详细描述本发明的测试装置和测试方法。 

参见图1、图2、图3和图4，对本发明装置的具体功能模块的实施方式和工作流程详细描述如下： 

如图1所示，本发明提供了一种SDH多域综合测试装置，包括测试数据处理器、SDH处理器、微机控制系统和光模块。其中测试数据处理器和SDH处理器通过微机接口总线与微机控制系统相连，SDH处理器通过UL3/PL3接口与测试数据处理器相连，光模块与SDH处理器相连。 

(一)测试数据处理器用于产生测试数据和对输入的测试数据进行处理，通过对现场可编程门阵列FPGA(Field Programmable Gate Array)进行编程实现其功能，本装置的FPGA选用Altera公司型号为Stratrx II EP2S130的FPGA作为可编程器件来实现测试数据处理器的功能。 

在发送方向上，测试数据处理器产生用于测试的信元或分组，并将这些测试数据通过UL3/PL3接口发送给SDH处理器作SDH处理；在接收方向上，测试数据处理器通过UL3/PL3接口从SDH处理器接收测试数据，并对其进行相关处理，获得测试结果。在测试数据流的发送和接收过程中测试数据处理器执行相关计数功能，微机控制系统读取测试结果并处理。 

如图2所示，测试数据处理器包括AAL5处理子模块、分组处理子模块、时延处理子模块、信元/分组调度子模块、测试报文产生模块以及微机接口、UL1/2接口和UL3/PL3接口，其中： 

如图2中的AAL5实现方案A和AAL5实现方案B所示，AAL5处理子模块的实现方案有两种方式： 

AAL5实现方案A：即片内AAL5处理实现方式，在基于FPGA实现的测试数据处理器内部使用可编程逻辑资源实现AAL5处理功能，该方案能支持较多的连接数和较高的处理速度；在片内AAL5处理子模块的处理过程中，能对不同的连接(对应不同的VPI+VCI)进行发送信元数TCn和接收信元数RCn计数，对发送测试数据报文数TM和接收测试数据报文数RM进行计数，并对CRC校验错误的测试数据报文数EM进行计数，这些计数结果存放在相应的计数值寄存器中，测试时微机控制系统可以通过微机接口访问这些寄存器。 

AAL5实现方案B：即AAL5处理芯片实现方式，外置一个AAL5处理芯片，使用PCI接口从微机控制系统接收测试数据报文，通过UL2接口与测试数据处理器交换AAL5信元，该方案支持的速率较低，但实现方式灵活多变，适用于复杂多变的测试场合。 

(1)AAL5处理子模块，是实现ATM适配层第5类协议的模块，该模块用于进行AAL5处理，如图3、图4并结合图5所示，向下的箭头指示了AAL5处理的发送过程，向上的箭头指示了AAL5处理的接收过程，其中：

发送方向AAL5处理过程：AAL5处理子模块得到测试报文产生模块或者微机控制系统通过PCI接口发送的测试数据报文，将该测试数据报文作为公共部分汇聚子层协议数据单元CPCS-PDU(Common Part Convergence Sub-layer-Protocol Data Unit)的有效载荷，在其后添加适当长度的PAD域和8字节的CPCS-PDU尾，形成长度为48字节整数倍的CPCS-PDU；再将CPCS-PDU切割成48字节长度的SAR-PDU(分段与重装协议数据单元，Segmentation and Reassembly-Protocol Data Unit)，添加上4字节的AAL5信元头，形成52字节的AAL5信元；在AAL5发送处理过程中，对不同连接(对应不同的VPI+VCI)所发送的信元进行发送信元计数，计数值为TCn，其中n不同对应不同连接的计数结果；对得到的测试数据报文数TM进行计数。 

接收方向AAL5处理过程：AAL5处理子模块对接收的AAL5信元按照不同的连接进行处理，对于同属一个数据报文的AAL5信元，取出其48字节的载荷部分，重装为CPCS-PDU，并对其进行CRC校验和去PAD域处理，取出其有效载荷即测试数据报文；在AAL5接收处理过程中，对不同连接(对应不同的VPI+VCI)所接收的信元进行接收信元计数，计数值为RCn，对CRC校验错误数据报文数EM和重装还原的数据报文数RM进行计数。 

(2)分组处理子模块，该模块在分组处理模式下工作，完成的主要功能包括：在发送方向上，该子模块从测试报文产生模块得到测试数据报文，将其封装为HDLC协议数据帧，并写入到信元或分组调度子模块的发送数据FIFO3中等待发送；在接收方向上，分组处理子模块从信元或分组调度子模块的接收数据FIFO1中读取接收到的HDLC协议数据帧，并根据FCS字段对该帧进行CRC校验，取出其载荷中的测试数据报文。 

在分组处理子模块的处理过程中，对发送测试数据报文数TM和接收测试数据报文数RM进行计数，并对CRC校验错误的测试数据报文数EM进行计数，将计数结果存放在相应的计数值寄存器中，微机控制系统可以通过微机接口读取这些计数值。 

(3)时延处理子模块，如图3、图4并结合图6所示，完成以下功能： 

如图6的(a)，在发送方向上，时延处理子模块根据时延测试信元/分组的格式，为时延测试信元/分组打上当前时刻的时间戳T1，并完成其CRC计算，形成当前时刻的时延测试信元/分组，写入到信元/分组调度子模块的发送时延FIFO4中等待发送； 

如图6的(b)，在接收方向上，时延处理子模块从信元/分组调度子模块的接收时延FIFO2中读取接收到的时延测试信元或分组，同时锁存当前时刻时钟计数器的值T2，并对接收的时延测试信元或分组进行CRC校验计算，若校验正确，则是一次有效时延测试，提取该时延测 试信元或分组的时间戳T1，并累计有效时延测试次数L，再利用减法器求其时延为： 

时延τ＝当前时刻时钟值T2-时间戳T1，                            -----(式4) 

同时时延处理子模块累计所有测试时延总和为τ_sum，并通过其内部比较器求出此次测试过程中的最大时延τ_max和最小时延τ_min； 

时延测试结果存放在该子模块内部的RAM区中，由微机控制系统通过微机接口定时访问读取，并计算平均时延和时延抖动。 

(4)信元/分组调度子模块，如图3、图4并结合图7所示，完成以下功能： 

见图7的(a)，在发送方向上，本模块完成时延测试信元/分组与普通数据测试信元/分组之间的优先级调度功能，保证优先发送时延测试信元/分组。在发送时延FIFO4中至少包含有一个或一个以上时延测试信元/分组时，该子模块在完成当前信元或分组的传输后，立即读取发送时延FIFO4中的时延测试信元/分组并发送到UL3/PL3接口。该子模块仅在发送时延FIFO4为空或不足一个时延测试信元/分组时才读取发送数据FIFO3中的普通数据测试信元/分组并发送到UL3/PL3接口。 

见图7的(b)，在接收方向上，信元/分组调度子模块分离时延测试信元/分组与数据测试信元/分组，将时延测试信元/分组写入接收时延FIFO2，将数据测试信元/分组写入接收数据FIFO1中，其具体处理过程为： 

a)在信元处理模式下，信元/分组调度子模块查询每个信元头PT字段的值，将PT＝111B的时延测试信元写入接收时延FIFO2，将PT≠111B的普通数据测试信元写入接收数据FIFO1； 

b)在分组处理模式下，信元/分组调度模块查询每个测试分组载荷字段中载荷类型标志字段FPT的值，将FPT＝0xAA(10101010B)的时延测试分组写入接收时延FIFO2，将FPT＝0x55(01010101B)的数据测试分组写入接收数据FIFO1。 

(5)测试报文产生模块，完成以下功能：根据初始化时设置的测试报文内容，产生测试数据报文，测试过程中根据不同的发送模式，将该报文发送到AAL5处理子模块或分组处理子模块。包括两种情况： 

a)在连续发送模式下，将测试数据报文直接发送到AAL5处理子模块或分组处理子模块； 

b)在定量发送模式下，在数据报文发送计数器N不为0的条件下，将测试数据报文发送到AAL5处理子模块或分组处理子模块，发送完一个测试数据报文后，计数器N自减1；在数据报文发送计数器N为0时，停止向相关处理模块发送测试数据报文，停止测试。 

(6)微机接口：测试数据处理器与外部控制逻辑之间通信的数据、地址和控制三总线接口，微机控制系统通过该接口访问测试数据处理器内部的寄存器和相关RAM存储区。 

(7)UL1/2接口：UTOPIA Level 1/2接口，在AAL5处理芯片模式下用以与AAL5处理芯片进行信元交换。而AAL5处理芯片内部集成的该接口包括主端和从端两种工作模式，本测试装置使AAL5处理芯片内部的该接口工作在从端模式，在测试数据处理器内部实现该接口主端模块。同时完成UL1/2接口8位数据总线到UL3接口32位数据总线之间的位宽变换，并在32位宽数据前添加4个物理端口指示比特位，将32位数据宽度变换到36位数据宽度。 

(8)UL3/PL3接口：UTOPIA Level 3/PoS-PHY Level 3接口，由于该接口用以与SDH处理芯片进行信元或分组传输，而SDH处理芯片内部集成的该接口包括主端和从端两种工作模式，本测试装置使SDH处理芯片内部的该接口工作在从端模式，在测试数据处理器内部实现该接口主端模块。 

(二)微机控制系统用于在测试装置上电后，设置SDH测试装置的各项测试参数，以确定测试装置的工作状态；在测试装置工作时，获取实时测试结果，并对测试结果进行处理。 

如图2的方案1和方案2所示，微机控制系统可选用微型计算机或者ARM微控制器作为控制核心： 

方案1：微机控制系统通过PCI接口与测试数据处理器和SDH处理器相连。由带PCI接口的微型计算机、PCI总线转换和测试数据处理器内部微机接口模块构成。由计算机完成对本测试装置的初始化和参数设置，也由计算机通过PCI接口读取测试结果，并经过分析处理后输出到显示界面进行显示。 

方案2：控制核心由ARM微控制器、以太网控制器及以太网接口和测试数据处理器内部微机接口模块构成。微机控制系统通过微机接口总线与测试数据处理器和SDH处理器相连；在AAL5处理芯片模式下，微机控制系统通过PCI接口与AAL5处理芯片相连；ARM微控制器完成对测试装置的初始化和参数配置，读取各模块的测试结果数据，经处理后输出到显示界面进行显示；通过以太网口可以与ARM建立通信，改变测试装置的初始化和参数配置。 

微机控制系统根据测试前设置的相关测试参数，对本发明SDH测试装置的SDH处理器和测试数据处理器的工作状态进行初始化。其步骤为： 

(1)该SDH测试装置完成上电初始化后，设置SDH测试装置的各项参数； 

(2)根据所要测试的SDH网元，进行如下相关设置： 

a)设置工作状态为ATM网络测试或者分组网络测试； 

b)在ATM网络测试条件下，设置测试数据源为内部产生模式(即片内AAL5处理模式)或者外部输入模式(即AAL5处理芯片模式)； 

c)设置发送模式为定量发送模式或者连续发送模式； 

d)在定量发送模式下，设置数据报文发送计数器N的初始值； 

e)设置待测试网络的工作速率等级：155Mbps、622Mbps或2.5Gbps； 

f)设置待发送的测试数据报文的内容。 

(3)微机控制系统根据设置好的各项参数，初始化测试数据处理器和SDH处理器。 

测试结束后，微机控制系统通过微机接口访问测试数据处理器和SDH处理器内部相关计数值寄存器，读取测试结果并清零这些寄存器。微机控制系统对这些测试结果的分析和处理过程为： 

(1)对于从SDH处理器读取的线路开销处理测试结果，微机控制系统仅统计这些线路测试信息，不做进一步处理，直接将测试结果输出显示； 

(2)对于从测试数据处理器读取的时延测试信息，包括多次测试的时延之和τ_sum、时延测试次数L、最大时延τ_max和最小时延τ_min，微机控制系统统计这些时延测试信息，计算平均时延τ_ave和时延抖动jitter，它们的计算方法为： 

平均时延τ_ave＝时延之和τ_sum/时延测试次数L         ------(式5) 

时延抖动jitter＝当前信元或分组时延τ-平均时延τ_ave ------(式6) 

(3)对于从测试数据处理器或AAL5处理芯片读取的信元或分组的计数信息，微机控制系统计算信元丢失率CLR、测试数据报文丢失率MLR和测试数据报文错误率MER，它们的计算方法为： 

连接级信元丢失率CLR＝该连接的接收信元数RCn/该连接的发送信元数TCn 

------(式1) 

测试数据报文丢失率MLR＝接收数据报文数RM/发送数据报文数TM 

------(式2) 

测试数据报文错误率MER＝接收错误数据报文数EM/发送数据报文数TM 

------(式3) 

式2和式3的计算方法，既适用于ATM网络测试，也适用于分组网络测试。 

(三)SDH处理器用于对AAL5信元或HDLC帧进行SDH处理，本装置使用PMC-Sierra公司生产的PM5360芯片作为本测试装置的SDH处理器。 

在发送方向上，如图8所示，SDH处理器通过系统侧UL3/PL3接口接收测试数据处理器发送过来的信元或分组，将其映射到虚容器VC(Virtual Container)中，并嵌入相应的SDH线路开销字段封装为SDH数据帧，在线路侧接口完成并串变换，发送给光模块； 

在接收方向上，如图8所示，SDH处理器从光模块接收SDH数据帧，SDH线路接口对接收到的SDH数据帧进行串并变换，SDH处理芯片的再生与复用段处理器、通道处理器对 SDH帧的开销字节进行处理，提取其有效载荷(即信元或分组)并送往UL3/PL3接口。 

SDH处理器通过相关接口输出开销处理结果，用于表示当前SDH线路的工作状态。嵌入在该SDH处理器中的ATM处理器或分组处理器执行相关发送和接收计数功能，对发送信元或分组数、接收信元或分组数、HEC或FCS错误的信元或分组数进行计数，这些计数结果存放在相应的计数值寄存器中，测试时微机控制系统可以通过微机接口访问这些寄存器。 

(四)光模块用于电信号与光信号之间的转换，本测试装置使用武汉电信设备有限公司生产的RTXM139/159/192系列的可插拔小封装SFP光模块，能实现用于单模光纤或多模光纤的155Mbps、622Mbps和2.5Gbps三种SDH光线路接口；光模块从SDH处理器接收串行电信号，转换成串行光信号后发送到被测试SDH网络中，从被测试SDH网络接收串行光信号，转换成串行电信号后发送到SDH处理器。 

图9是本发明所提出的测试分组封装格式，这种封装格式将时延测试分组和普通数据测试分组的封装从形式上统一起来，并采用不同的载荷类型标识字段来区分它们。包括Flag、地址域、控制域、载荷字段和CRC校验字段，其中各字段的具体含义如下： 

(1)Flag，头尾标志字段，该字段用于表示一帧的开始或结束，并且规定Flag＝01111110B。 

(2)地址(Address)域，该字段为1个字节，设置为11111111B。 

(3)控制(Control)域，该字段采用无编号帧的编码值，设置为00000011B。 

(4)载荷字段，该字段用于承载测试分组的载荷，包括两个部分： 

a)载荷类型标志字段FPT(Frame Payload Type)，该字段用于标识测试分组是一个普通数据测试分组，还是一个时延测试分组。该字段设置为1字节01010101B(0x55)时，标识该分组是一个普通数据测试分组，有效载荷域承载的是测试数据报文；该字段设置为1字节10101010B(0xAA)时，标识该分组是一个时延测试分组，有效载荷字段承载的是时间戳。 

b)有效载荷：该字段用于承载该测试分组的有效载荷。在普通数据测试分组中，该字段插入测试数据报文；在时延测试分组中，该字段用于插入当前时刻的时间戳。用于插入时间戳的时间计数器为32位，计时时钟频率为32.768MHz，时延测试精度约为30.5ns，最大可测时延为131.072s。 

(5)循环冗余校验CRC校验字段，该字段用于对时间戳字段进行纠检错，采用CRC-CCITT校验，即使用生成多项式g(x)＝x¹⁶+x¹²+x⁵+1。在具体计算CRC校验码时，将地址域和控制域取反后参与CRC计算，在求得的余数取反后，形成CRC字段。 

其中SDH处理器通过字符转义来保证HDLC帧的传输透明性。 

图10的(a)是本发明所提出的时延测试信元封装格式，包括信元头、时间戳、填充域和校验码字段，其中： 

(1)信元头：包含时延测试信元的身份信息，由虚通道标识符VPI(Virtual Path Identifier)和虚通路标识符VCI(Virtual Channel Identifier)字段、载荷类型PT(Payload Type)字段、信元丢失优先级CLP(Cell Lose Priority)字段和信元头差错控制HEC(Head Error Control)字段组成，其中： 

a)虚通道标识符VPI和虚通路标识符VCI字段，该字段用于标识本信元所属的连接，用VPI标识信元所属的VP连接，用VPI+VCI标识信元所属的VC连接；按照ATM信元格式，VPI字段占有8位或12位，VCI字段占有16位。该VPI或VPI+VCI字段必须在测试开始前进行设置，数据测试信元的VPI或VPI+VCI值与时延测试信元的VPI或VPI+VCI值可以相同，也可以不同。 

b)载荷类型PT字段：该字段用于标明载荷类型，用载荷类型PT＝111B标识该信元是时延测试信元，用PT≠111B标识该信元不是时延测试信元。 

c)信元丢失优先级CLP字段，CLP＝1时该信元会被优先丢弃，用于时延测试信元时设置为0。 

d)信元头差错控制HEC字段，该字段用于信元标头前4字节的纠检错，即采用生成多项式g(x)＝x⁸+x²+x+1对信元头4字节信息多项式与x⁸相乘的结果求余数，该余数经加入01010101B处理后放入该字段。 

(2)时间戳：该字段用于插入当前时刻时钟值。在时延测试中，时间计数器采用32位，计时时钟频率为32.768MHz，时延测试精度约为30.5ns，最大可测时延为131.072s。 

(3)填充域：该字段用于填充信元载荷域中未使用的部分，在时延测试中，填充40字节的全1序列。 

(4)校验码字段：循环冗余校验CRC校验字段，该字段用于对时间戳字段和填充字段进行纠检错，为信元载荷域最后4字节，采用CRC-32校验，生成多项式为： 

g(x)＝x³²+x²⁶+x²²+x¹⁶+x¹²+x¹¹+x¹⁰+x⁸+x⁷+x⁵+x⁴+x²+x+1，对信元载荷域前44字节信息多项式与x³²相乘的结果求余数，将余数放入该字段 

图10的(b)是本发明利用的普通数据测试信元格式图，符合ATMAAL5信元格式规范；本发明的图9的(a)在图9的(b)的信元载荷中插入了时间戳、填充域和校验码字段，并设置信元头中的载荷类型PT字段PT＝111B来标识该信元是时延测试信元。 

需要说明的是图9和图10的(a)中的时间戳字段是在发送前才添加上并进行CRC计算的。 

Claims (8)

1.一种SDH多域综合测试装置，包括测试数据处理器、SDH处理器、微机控制系统和光模块；所述测试数据处理器用于生成和接收测试信元或分组并发送到SDH处理器，对从SDH处理器接收的测试信元或分组进行处理，将测试结果送微机控制系统；所述SDH处理器用于对测试信元或分组进行SDH处理，将SDH线路测试信息送微机控制系统；其特征在于：所述的测试数据处理器基于FPGA实现测试数据处理功能，FPGA内设AAL5处理子模块、分组处理子模块、时延处理子模块、信元/分组调度子模块、测试报文产生模块、微机接口、UL1/2接口和UL3/PL3接口；其中：

AAL5处理子模块，是实现ATM适配层第5类协议的模块，用于生成普通数据测试信元，在FPGA片内AAL5处理模式下工作，在发送方向上将从测试报文产生模块收到的测试数据报文封装为普通数据测试信元，写入到相应的FIFO中；在接收方向上将接收到的普通数据测试信元重装为测试数据报文，并进行CRC校验；在此过程中该子模块完成普通数据测试信元和测试数据报文的连接级计数以及连接级CRC错误测试数据报文的计数，将计数结果存放在相应的计数值存储器中，等待微机接口读取；

分组处理子模块，是实现高级数据链路控制协议的模块，用于生成普通数据测试分组，在分组处理模式下工作，在发送方向上，该子模块将从测试报文产生模块收到测试数据报文封装为HDLC协议数据帧即普通数据测试分组，写入到相应的FIFO中；在接收方向上，将接收到的HDLC协议数据帧还原为测试数据报文，进行CRC校验，完成CRC错误HDLC协议数据帧数的累计，将计数结果存放在相应的计数值存储器中，等待微机接口读取；

时延处理子模块，用于生成时延测试信元或时延测试分组，将其写入到相对应的FIFO中；从相对应的FIFO中读取时延测试信元或时延测试分组，对其进行相关处理，从而获取测试网络的实时时延数据；

信元/分组调度子模块，在发送方向上，完成时延测试信元/分组与普通数据测试信元/分组之间的优先级调度功能，保证优先发送时延测试信元/分组；在接收方向上，分离时延测试信元/分组与数据测试信元/分组，并将时延测试信元/分组与数据测试信元/分组写入到不同的FIFO中；

测试报文产生模块，用于产生测试数据报文，在测试时将该报文发送到AAL5处理子模块或分组处理子模块，在测试装置初始化时，微机控制系统通过微机接口将测试数据报文写入到该模块内部存储器中，并针对定量发送工作模式设置数据报文发送计数器； 

微机接口，测试数据处理器与外部控制逻辑之间通信的数据、地址和控制三总线接口，微机控制系统通过该接口访问测试数据处理器内部的寄存器和相关RAM存储区；

UL1/2接口，用以与AAL5处理芯片进行信元传输，完成数据位宽变换；

UL3/PL3接口，用以与SDH处理器进行信元或分组传输。

2.根据权利要求1所述的SDH多域综合测试装置，其特征在于：所述微机控制系统选用微型计算机或者ARM微控制器作为控制核心：

(1)控制核心由微型计算机、PCI总线转换模块和测试装置内部微机接口模块构成；计算机完成对测试装置的初始化和参数设置，通过PCI接口读取测试结果，经过分析处理后输出到显示界面进行显示；

(2)控制核心由ARM微控制器、以太网控制器及以太网接口和测试装置内部微机接口模块构成；ARM微控制器完成对测试装置的初始化和参数配置，读取各模块的测试结果数据，经过分析处理后输出到显示界面进行显示；通过以太网口与ARM微控制器建立通信，改变测试装置的初始化和参数配置。

3.根据权利要求1所述的SDH多域综合测试装置，其特征在于：所述时延处理子模块生成的时延测试信元依次由信元头、时间戳、填充域和校验码字段组成，其中：

(1)信元头：包含时延测试信元的身份信息，由虚通道标识符VPI和虚通路标识符VCI字段、载荷类型PT字段、信元丢失优先级CLP字段和信元头差错控制HEC字段组成，其中：

a)虚通道标识符VPI和虚通路标识符VCI字段，该字段用于标识本信元所属的连接；也可在时延测试时用特定的VPI和VCI来标识时延测试信元；

b)载荷类型PT字段：该字段用于标明载荷类型，在用PT特定值标识时延测试信元与普通数据测试信元时，将时延测试信元的PT字段设置为111B，用来标识该测试信元是时延测试信元；

c)信元丢失优先级CLP字段，CLP＝1时该信元会被优先丢弃，用于时延测试信元时设置为0；

d)信元头差错控制HEC字段，该字段用于信元标头前4字节的纠检错；

(2)时间戳：该字段用于插入当前时刻时钟值，在时延测试中，时间计数器采用32位，计时时钟频率为32.768MHz，相应的时延测试精度为30.5ns，最大可测时延为131.072s；

(3)填充域：该字段用于填充信元载荷域中未使用的部分，在时延测试中，填充40字节的全1序列。

(4)校验码字段：循环冗余校验CRC校验字段，该字段用于对时间戳字段和填充字段进行纠检错，采用CRC-32校验，生成多项式为：

g(x)＝x³²+x²⁶+x²²+x¹⁶+x¹²+x¹¹+x¹⁰+x⁸+x⁷+x⁵+x⁴+x²+x+1。

4.根据权利要求1所述的SDH多域综合测试装置，其特征在于：所述的时延测试分组或普通数据测试分组依次由Flag、地址域、控制域、载荷字段和CRC校验字段组成，时延测试分组或普通数据测试分组采用HDLC无编号帧格式，在载荷字段中划分出载荷类型标识字段用于区分时延测试分组和普通数据测试分组，其中：

(1)Flag：头尾标志字段，该字段表示一帧的开始或结束，并且规定Flag＝01111110B；

(2)地址域：该字段为1个字节，设置为11111111B；

(3)控制域：该字段用于表示该帧是一个用于时延测试的无编号帧，设置为11111111B；

(4)载荷字段，用于承载时延测试信息，包括两个部分：

a)载荷类型标志字段FPT，该字段用于区分时延测试分组和普通数据测试分组，当FPT＝0xAA时，标识该分组是时延测试分组，分组的载荷域中承载有该分组的发送时间戳；当FPT＝0x55时，标识该分组是普通数据测试分组，分组的载荷域中承载有测试数据；

b)有效载荷：时延测试分组的该字段用于插入当前时刻时钟值或时间戳，普通数据测试分组的该字段用于插入测试数据报文；

(5)CRC校验字段：循环冗余校验CRC校验字段，该字段用于对载荷字段进行纠检错，采用CRC-CCITT校验，生成多项式为g(x)＝x¹⁶+x¹²+x⁵+1。

5.一种基于权利要求1所述SDH多域综合测试装置的测试方法，包括发送和接收两个过程，其特征在于

所述的发送过程由以下步骤实现：

(1)微机控制系统完成测试装置的初始化及必要的参数设置，对SDH处理器、测试数据处理器和AAL5处理芯片的相关寄存器赋初值，根据设定的工作速率和被测试设备的光纤模式为测试装置选用合适的光模块；

(2)设置待发送测试数据报文的内容；

(3)设置测试装置工作模式为AAL5处理模式或分组处理模式，在AAL5处理模式 

设置FPGA片内AAL5处理模式或AAL5芯片处理模式；在这三种工作模式下再设置测试数据流为连续发送模式或定量发送模式；测试装置根据不同的工作模式使能不同的功能块，根据不同的发送模式决定是否设置数据报文发送计数器；对定量发送模式设定数据报文发送计数器并设置初始值，当发送计数器为0时停止发送测试数据报文；对连续发送模式不设置计数器； 

(4)测试报文产生模块根据两种发送模式，将测试数据报文发送到AAL5处理子模块或分组处理子模块：

a)在连续发送模式下，测试报文产生模块直接将测试数据报文发送到AAL5处理子模块或分组处理子模块；

b)在定量发送模式下，测试报文产生模块根据设置的数据报文发送计数器，每发送一帧测试数据报文，计数器自减1，当计数器为0时停止向AAL5处理子模块或分组处理子模块发送测试数据报文；

(5)测试装置源端设备根据设置的测试数据报文，生成相应的普通数据测试信元/分组，并写入到相关发送FIFO中，普通数据测试信元/分组用于对被测试设备进行一般性能测试如下：

a)在AAL5芯片处理模式下，AAL5处理芯片从微机控制系统接收测试数据报文，并对其进行AAL5处理，生成普通数据测试信元，通过UL1/2接口写入到测试装置内部相关FIFO中；

b)在片内AAL5处理模式下，AAL5处理子模块对从测试报文产生模块收到的测试数据报文进行AAL5处理，生成普通数据测试信元，写入到测试装置内部相关FIFO中；

c)在分组处理模式下，由分组处理子模块将从测试报文产生模块收到的测试数据报文封装为HDLC协议数据帧，生成普通数据测试分组，写入到测试装置内部相关FIFO中；

(6)时延处理子模块用于生成当前时刻的时延测试信元或分组，并将其写入到相对应的FIFO中；

(7)信元/分组调度子模块对时延测试信元/分组与普通数据测试信元/分组进行发送优先级调度，将用于测试的信元或分组发送到UL3/PL3接口；优先级调度保证优先发送时延测试信元/分组，在时延测试信元/分组的发送间隙发送数据测试信元或分组；

(8)SDH处理器从UL3/PL3接口接收测试信元或分组，将其映射到SDH数据帧中，在SDH数据帧完成并串变换后，通过光模块发送到待测试SDH设备中；

所述的接收过程由以下步骤实现：

(1)光模块从被测试设备接收光信号，完成光电转换后送入SDH处理器；

(2)SDH处理器对接收的SDH数据帧进行如下SDH处理：

a)SDH处理器对接收的SDH数据帧进行开销处理，提取SDH帧的开销字节，给出各种线路告警信号，并通过相关接口输出处理结果，该处理结果中包含有SDH线路测试信息；

b)SDH处理器从接收的SDH数据帧中提取信元或分组，将有效的信元或分组送往 UL3/PL3接口； 

(3)测试数据处理器从UL3/PL3接口接收信元或分组，信元/分组调度模块将时延测试信元/分组和普通数据测试信元/分组分类，并将其分别写入相应的FIFO中；

(4)时延处理子模块对接收的时延测试信元/分组进行处理，从而测得被测设备的时延，具体步骤为：

a)时延处理子模块从时延接收FIFO中读取时延测试信元/分组，同时向时钟锁存器发送一个数据锁存信号；

b)时钟锁存器锁存当前时刻的计时时钟值T2；

c)时延处理子模块提取该时延测试信元/分组的载荷，并对其进行CRC校验；若发生CRC校验错误，则丢弃该测试信元/分组，同时清空时钟锁存器；若校验正确，则是一次有效时延测试，提取该时延测试信元/分组的时间戳T1，并累计有效时延测试次数L；

d)时延处理模块将时钟锁存器锁存的当前时刻时钟值T2与该时间戳T1相减，求得该时延测试信元或分组对应的传输时延τ；

e)时延处理子模块内部比较器求出此次测试过程中的最大时延τ_max和最小时延τ_min；

f)时延处理子模块累计所有测试时延之和τ_sum；

g)时延处理子模块缓存测试结果，等待微机接口读取；

(5)AAL5处理子模块或分组处理子模块对接收的普通数据测试信元/分组进行如下处理：

a)在AAL5芯片处理模式下，信元/分组调度模块将普通数据测试信元送往UL1/2接口，AAL5处理芯片从UL1/2接口读取普通数据测试信元，对AAL5信元进行AAL5处理，并对CRC校验错误的测试数据报文数进行计数，暂存测试结果，等待微机控制系统读取；

b)在片内AAL5处理模式下，信元/分组调度模块将普通数据测试信元送往AAL5处理子模块，AAL5处理子模块对AAL5信元进行AAL5处理，并对分属不同连接的AAL5信元进行发送信元和接收信元计数，对发送和接收的测试数据报文进行计数，对CRC校验错误的测试数据报文数进行计数，暂存测试结果，等待微机控制系统读取；

c)在分组处理模式下，信元/分组调度模块将普通数据测试分组送往分组处理子模块对其进行解封装处理，对CRC校验错误的测试数据报文数进行计数，暂存测试结果，等待微机控制系统读取；

(6)微机控制系统可按两种方式从测试装置各处理模块读取测试结果：

a)微型计算机通过PCI接口从测试装置各处理模块读取测试结果，对测试结果进行分析和处理，并显示测试结果； 

b)ARM微控制器通过微机接口数据总线、地址总线和控制总线以及PCI接口从测试装置各处理模块读取测试结果，对结果进行分析和处理，并将测试结果输出到用户显示界面。

6.根据权利要求5所述的基于SDH多域综合测试装置的测试方法，其特征在于：所述发送过程第(8)步骤的信元/分组调度子模块发送优先级调度的处理过程为：发送调度模块检测发送时延FIFO中是否包含有一个或一个以上完整的时延测试信元/分组：若没有，则将发送数据FIFO中的普通数据测试信元/分组发送到UL3/PL3接口；若有，则在发送完当前正在发送的信元/分组后，立即将发送时延FIFO中所有时延测试信元/分组发送到UL3/PL3接口。

7.根据权利要求5所述的基于SDH多域综合测试装置的测试方法，其特征在于：所述接收过程第(3)步骤的信元/分组调度子模块将时延测试信元/分组和普通数据测试信元/分组分类的处理过程为：

(1)在AAL5处理模式下，信元/分组调度模块查询每个信元的信元头中PT字段的值，将PT＝111B的时延测试信元写入接收时延FIFO，将PT≠111B的普通数据测试信元写入接收数据FIFO；

(2)在分组处理模式下，信元/分组调度模块查询每个测试分组载荷字段中载荷类型标志字段FPT的值，将FPT＝0xAA的时延测试分组写入接收时延FIFO，将FPT＝0x55的数据测试分组写入接收数据FIFO。

8.根据权利要求5所述的基于SDH多域综合测试装置的测试方法，其特征在于：所述接收过程第(6)步骤的微机控制系统从时延测试信元/分组生成与处理模块读取的时延测试信息，计算平均时延τ_ave，在平均时延的基础上计算时延抖动jitter；从AAL5处理子模块、分组处理子模块或AAL5处理芯片读取信元或分组的计数信息，计算连接级信元丢失率CLR、测试数据报文丢失率MLR和测试数据报文错误率MER，计算方法为：

连接级信元丢失率CLR＝该连接的接收信元总数RCn/该连接的发送信元总数TCn

                                                        ------(式1)

测试数据报文丢失率MLR＝接收数据报文数RM/发送数据报文数TM

                                                        ------(式2)

测试数据报文错误率MER＝接收错误数据报文数EM/发送数据报文数TM

                                                        ------(式3) 

Images